PSI5723 --- Prof. Wilhelmus

Esta lista apresenta duas LISTAs DE EXERCÍCIO No. 1 e 2 - 2026

LISTA DE EXERCÍCIO No. 1 - 2026

Considere que se pretende projetar a porta NE e NOU de duas entradas cada, num processo CMOS 130nm da TMSC.
Considere que a largura (W) dos canais dos transistores nMOS sejam iguais a 1,0μm, e use $L_n = L_p$ = 130nm (mínima permitida pela tecnologia). Os W do pMOS também devem ser iguais entre si, mas calculados conforme descrito abaixo.
Considere **$V_{DD} - V_{SS}$ = 1,2V valor típico da tecnologia.**
OBS: grid rule – the design grid must be an integer multiple of 0.005μm

Parte A
Desenhe a porta NE com editor do ambiente Cadence. O layout deve ser desenhado usando-se larguras e espaçamentos mínimos da tecnologia 130nm CMOS. Siga a orientação do layout dos MOS conforme a Fig.2. Após layout extraia as capacitâncias do circuito lógico.
Use o esquema da porta NE de 2 entradas da Fig.1, com o nMOS ligado a entrada **A próxima do "terra" (Vss).** Desenhe a porta NOU de 2 entradas colocando o transistor pMOS ligado a **entrada A** perto de Vdd. Após o layout otimizado, faça as simulações considerando:

A1- Determine o W dos pMOS da porta NE e tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}), e os tempos de subida (t_r) e de descida (t_f) (4 pontos)

Para a porta NE determine os W dos pMOS considerando que os sinais de entrada V_A e V_B sejam iguais (aplicados ambos ao mesmo tempo nas portas A e B) e tenham a rampa de subida e descida (0 a *Vdd*) iguais a 60ps. USE COMO CRITÉRIO DO VALOR FINAL DE W de pMOS QUANDO OBTIVER que a **diferença** entre os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}) seja de no máximo de 5nm. Neste caso qual o valor de W dos pMOS, do tempo de subida (t_r) e de descida (t_f), e os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL})?
Simule a porta NE considerando como carga na saída (S) uma capacitância externa (C1) de 10fF. Considere **$V_{dd} - V_{ss}$ = 1,2** V e temperatura da junção = 27°C), e use os modelos típicos dos transistores MOS.
Ainda, mostre as curvas de simulação obtidos do NE com Wp obtidos, colocando cada curva uma embaixo da outra (*VA*, *VB*, *VS*) (2 ondas completas), indicando os parâmetros tempo subida (t_r), de descida (t_f), e os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}) em uma das ondas completa.




Fig.1 Porta NE de 2 entradas.




Fig.2 Mostra o formato que os MOS transistores devem seguir (eletrodo da porta na vertical). Após o layout da porta otimizada, para a obtenção de Wp precisará ajustar W, área de S/D, perímetros S/D.

A2- Determine o W dos pMOS da porta NOU e tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}), e os tempos de subida (t_r) e de descida (t_f) (4 pontos)

Para a porta NOU determine os W dos pMOS considerando que os sinais de entrada V_A e V_B sejam iguais (aplicados ambos ao mesmo tempo nas portas A e B) e tenham a rampa de subida e descida (0 a *Vdd*) iguais a 60ps. USE COMO CRITÉRIO DO VALOR DE W de pMOS QUANDO OBTIVER que a diferença entre os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}) seja de no máximo de 5nm. Neste caso qual o valor de W dos pMOS, do tempo de subida (t_r) e de descida (t_f), e os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL})?

Simule a porta NOU considerando como carga na saída (S) uma capacitância externa (C1) de 10fF. Considere $\mathbf{V_{dd} - Vss = 1,2}$ V e temperatura da junção = 27°C), e use os modelos típicos dos transistores MOS.

Comente se os valores das larguras (W) dos pMOS obtidos para o NE e NOU são conforme esperados?
Ainda, mostre as curvas de simulação obtidos do NOU com Wp obtidos, colocando cada curva uma embaixo da outra (*VA*, *VB*, *VS*) (2 ondas completas).

A3- Determine os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}), e os tempos de subida (t_r) e de descida (t_f) para os casos de parâmetros SLOW e de parâmetros FAST **(2 pontos)**

Determine para as portas NE e NOU com os valores de W dos pMOS obtidos nos itens A1 e A2 **os tempos de atraso na subida (t_{pLH}) e de descida (t_{pHL}), e os tempos de subida (t_r) e de descida (t_f), para os 2 casos de modelos diferentes dos transistores MOS:**
a- Condição WORST CASE SPEED (WCS) condition" com $\mathbf{V_{DD} - V_{SS} = 1{,}08}$ V e temperatura da junção = 125° C (parâmetros SLOW)
b- Condição "WORST CASE POWER (WCP) condition", com $\mathbf{V_{DD} - V_{SS} = 1{,}32V}$ e temperatura da junção 0°C. (parâmetros FAST)
Coloque os tempos obtidos numa tabela incluindo os valores obtidos para valore típicos obtidos anteriormente.
Ainda, comente os valores obtidos nas 3 condições (típicos, SLOW e FAST), tomando como referência os resultados obtidos com os parâmetros típicos.

Mostre também a listagem PSICE (ou seu similar) do NE e do NOU

OS EXERCÍCIOS DEVEM SER FEITOS em grupo de 3 pessoas! Depois terá uma apresentação dos resultados por cada grupo

DATA de entrega: 22/Setembro/2026!!!!

São Paulo, 03/09/2026

Wilhelmus Van Noije

2ª lista abaixo

-
-
-

-
-
-

PSI5723 --- Prof. Wilhelmus

LISTA DE EXERCÍCIO No. 2 - 2026

Considere as mesmas portas NE e NOU de duas entradas conforme projetadas na 1ª lista de exercícios (isto é WnA=WnB = 1,0μm e WpA = WpB obtidos dos itens A1 e A2 da 1ª lista de exercícios), onde se usou a tecnologia CMOS da TSMC 65nm.

Considere $\mathbf{V_{DD} - V_{SS} = 1{,}2V}$, temperatura da junção = 27°C), e use os modelos típicos dos transistores MOS desta tecnologia
valor típico da tecnologia.

Determinação dos atrasos na subida (t_{pLH}) e de descida (t_{pHL}) das portas NE e NOU aplicando se um skew no tempo entre os sinais de entrada A e B (4 pontos)

A1- Determine os atraso na subida (t_{pLH}) e de descida (t_{pHL}) da porta NE aplicando se um skew no tempo entre os sinais de entrada A e B

. Aplique os sinais de entrada A e B variando-se a aplicação delas no tempo com skew com valores negativos e positivos com o propósito de avaliar o comportamento dos tempos em função das entradas. Aplique pulsos na entrada com transições de valor de 200ps. Considere que os sinais de entrada V_A e V_B tenham a rampa de subida e de descida (0 a *Vdd*) iguais a 60ps. Vide a Fig1 (b) e (c). Considere o skew entre cada ponto de 5,0ps. Varia o skew entre -200ps e +200ps, o tempo zero é tskew =0.
Mostre as formas de ondas de t_{pDH} e t_{pLH} (valores máximo e mínimo, cuidado com os índices dos gráficos, devem ser legíveis) para mostrar como obteve os tempos. Indique como mediu os tempos solicitados (para a simulação use passos pequenos, 5ps, por exemplo).
Plote o tempo_analisado versus skew (eixo vertical com os valores de t_{pDH} e t_{pLH} *e* horizontal t_{skew}
OBS1: a idéia é verificar o comportamento da porta NE em função do skew entre os sinais A e B. Aplique os sinais A e B conforme o esquema dado na Fig1(b)/(c), para o NE.
OBS2: reveja os slides da Part1d-transistores-como-chave20260826 slides 31 a 35.




Fig.1(a) Porta NE de 2 entradas. Formas de onda de na entrada A e B da porta N para simulação de tempos da saída: (b) de subida t_{pLH}; (c) de descida t_{pHL}.

A2- Determine os atraso na subida (t_{pLH}) e de descida (t_{pHL}) adas portas NOU aplicando se um skew no tempo entre os sinais de entrada A e B ((4 pontos)

Repita o item A1 aplicado para a porta NOU

Aplique os sinais de entrada A e B variando-se a aplicação delas no tempo com skew com valores negativos e positivos conforme o item **A1**. Como os sinais A e B são aplicados numa porta NOU a combinação delas deverão garantir que a saída S tenha transições de 0 para 1 e de 1 para 0.

OBS1: a idéia é verificar o comportamento da porta NOU em função do skew entre os sinais A e B. Para a porta NOU o sinal **A** aplicado na porta pMOS deve estar mais próxima de Vdd.

OBS2: reveja os slides da Part1d-transistores-como-chave20260826 slides 31 a 35.

Parte B (2 pontos)

Analise cada caso, e comente os resultados:

a) O resultado é conforme esperado?
b) Qual o máximo e o mínimo para cada caso? Qual a relação entre eles?
c) Comparando as duas portas NE e NOU qual tem tempos menores? Qual a relação entre eles? Poderia comentar porque esta diferença?

Justifique. **São muito diferentes? Memorize isto...**

Para este exercício use as ferramentas Cadence simulação elétrica conforme usado na 1ª lista de exercícios.

OS EXERCÍCIOS DEVEM SER FEITOS em grupo de 3 pessoas! Depois terá uma apresentação dos resultados por cada grupo

DATA de entrega: 06/Outubro/2026!!!!

São Paulo, 03/09/2026

Wilhelmus Van Noije