PSI5723: INTRODUÇÃO AO PROJETO DE SISTEMAS VLSI EM CMOS

Lista de Exercícios 1

Gabriel Pereira de Carvalho NUSP: 11257668
Lucas Xavier de Morais NUSP: 18066592
Joaquin Lorenzo Pereira Condori NUSP: 11857963

SUMÁRIO

1 Cálculo dos parâmetros da porta NAND **3**
1.1 Configuração da simulação no ADE . . . 3
1.2 Varredura da largura dos transistores PMOS . . . 3
1.3 Atrasos de propagação na análise transitória . . . 6
1.4 Tempos de subida e de descida . . . 7
1.5 Simulação nos corners SLOW e FAST . . . 9
1.5.1 Atrasos de propagação . . . 10
1.5.2 Tempos de subida e de descida . . . 10
1.5.3 Comparação entre as condições de simulação . . . 12

2 Desenho do layout da porta NAND **13**
2.1 Estratégia de desenho e roteamento . . . 13
2.2 Definição dos pinos . . . 13
2.3 Verificação DRC . . . 13
2.4 Verificação LVS e extração de parasitas . . . 16

3 Cálculo dos parâmetros da porta NOR **21**
3.1 Configuração da simulação no ADE . . . 23
3.2 Varredura da largura dos transistores PMOS . . . 23
3.3 Atrasos de propagação na análise transitória . . . 25
3.4 Tempos de subida e de descida . . . 26
3.5 Simulação nos corners SLOW e FAST . . . 27
3.5.1 Atrasos de propagação . . . 27
3.5.2 Tempos de subida e de descida . . . 29
3.5.3 Comparação entre as condições de simulação . . . 30

4 Desenho do layout da porta NOR **31**
4.1 Estratégia de desenho e roteamento . . . 31
4.2 Definição dos pinos . . . 31
4.3 Verificação DRC . . . 31
4.4 Verificação LVS e extração de parasitas . . . 34

1 CÁLCULO DOS PARÂMETROS DA PORTA NAND

A porta NAND de duas entradas foi implementada em lógica CMOS estática no Cadence Virtuoso, conforme a Figura 1. Observa-se que na condição pedida para simulações com $A = B$, a porta se comporta como um inversor.

A rede de transistores PMOS é formada por dois dispositivos em paralelo entre a alimentação e a saída, enquanto a rede NMOS possui dois dispositivos em série entre a saída e o terra. Assim, a saída assume nível baixo apenas quando ambas as entradas estão em nível alto. Nas demais combinações, pelo menos um PMOS conduz e o caminho de descarga pelos NMOS é interrompido, estabelecendo nível alto na saída.

No esquemático, os quatro transistores apresentam comprimento de canal de $L = 130\,\text{nm}$. Cada NMOS possui largura de $W_n = 1\,\mu\text{m}$, enquanto a largura dos PMOS é parametrizada para permitir o ajuste do comportamento dinâmico da porta.

O circuito de teste é apresentado na Figura 2. A alimentação é de $V_{DD} = 1{,}2\,\text{V}$, com $V_{SS} = 0\,\text{V}$, e a saída está conectada a uma capacitância de carga de $C_L = 10\,\text{fF}$. Assim como especificado no enunciado, as entradas são excitadas por fontes pulsadas entre 0 e 1,2 V, com tempo de subida configurado em 60 ps.

1.1 Configuração da simulação no ADE

A Figura 3 mostra a configuração usada para análise transitória no Analog Design Environment (ADE). A simulação abrange o intervalo de 0 a 5 ns, à temperatura de 27 °C, com a variável `W_pmos` representando a largura dos dispositivos PMOS. Para os plots foram selecionados o sinal de saída e das duas entradas, além de expressões para os tempos de carga e descarga, `tplh` e `tphl`, respectivamente.

1.2 Varredura da largura dos transistores PMOS

A variável `W_pmos` foi utilizada na ferramenta Parametric Analysis, variada de 0,5 a 2,0 μm. A varredura permite comparar o atraso de propagação associado à subida da saída, t_{pLH}, com aquele associado à descida, t_{pHL}. Na Figura 4, observa-se que t_{pLH} diminui com o aumento de `W_pmos`, enquanto t_{pHL} aumenta moderadamente.

A redução do atraso de subida é compatível com o aumento da capacidade de condução da rede PMOS. Já o aumento do atraso de descida é compatível com o acréscimo de capacitâncias associado ao aumento dos dispositivos, sem alteração da largura dos NMOS responsáveis pela descarga.

O marcador próximo à interseção das curvas indica uma largura de aproximadamente 790,3 nm e um atraso de 45,02 ps. Portanto, a escolha de $W_p \approx 800\,\text{nm}$ por transistor é uma referência para obter $t_{pLH} \approx t_{pHL}$ nas condições dessa varredura. Esse critério busca equilibrar os atrasos, não necessariamente minimizar cada um deles isoladamente.




Figura 1: Esquemático da porta NAND de duas entradas, com PMOS em paralelo e NMOS em série.




Figura 2: Circuito de teste da porta NAND, com alimentação de 1,2 V, duas fontes de entrada e carga de 10 fF.




Figura 3: Configuração e resultados da simulação da NAND no ADE, com $W_p = 800\,\text{nm}$, temperatura de 27 °C e análise transitória até 5 ns.




Figura 4: Atrasos de propagação em função de `W_pmos`: t_{pLH} em amarelo e t_{pHL} em vermelho. O marcador indica a região de equilíbrio entre os atrasos.

Estimativa teórica para a largura dos PMOS da NAND

Na condição simulada $A = B$, o caminho de carga é formado pelos dois PMOS em paralelo e na descarga os dois NMOS conduzem em série. Dessa forma, calculam-se os tempos de carga e descarga com $R_{p,\text{eq}} = \frac{R_p}{2}$ e $R_{n,\text{eq}} = 2R_n$ respectivamente

$$t_{pLH} = 0,69 \left(\frac{R_p}{2}\right) C_L \tag{1}$$

$$t_{pHL} = 0,69(2R_n)C_L \tag{2}$$

A igualdade $t_{pLH} = t_{pHL}$ ocorre quando

$$4\frac{R_n}{R_p} = 1 \iff 4\left(\frac{W_p}{W_n}\right)\left(\frac{\mu_p}{\mu_n}\right) = 1 \iff W_p = \frac{1}{4}\left(\frac{\mu_n}{\mu_p}\right) W_n \tag{3}$$

Para $W_n = 1\,\mu\text{m}$ e adotando $\frac{\mu_n}{\mu_p} \approx 2$, a estimativa é $W_p \approx 500\,\text{nm}$. Assim, o valor experimental $W_p \approx 800\,\text{nm}$ está próximo do dimensionamento teórico da NAND.

1.3 Atrasos de propagação na análise transitória

A Figura 5 mostra a resposta transitória da saída e das duas entradas, identificadas nos gráficos como `/net5` e `/net6` com marcadores horizontais mostrando os pontos onde as curvas atingem 50% da alimentação. No trecho apresentado, as entradas comutam simultaneamente: quando ambas sobem, a saída desce; quando ambas descem, a saída sobe. Esse comportamento é coerente com a função NAND para as combinações $A = B = 0$ e $A = B = 1$.

Conforme orientação do Professor Bruno, ignoramos os primeiros dois períodos na simulação, onde condições iniciais definidas no software poderiam impactar os valores medidos e utilizamos o trecho dos dois períodos

seguintes para apresentar no relatório e realizar as medidas pedidas.

Os atrasos de propagação são medidos entre os cruzamentos da entrada e da saída por 50% da alimentação, isto é, 0,6 V:

$$t_{pLH} = t_{\text{out},\uparrow}(50\%) - t_{\text{in},\downarrow}(50\%), \tag{4}$$
$$t_{pHL} = t_{\text{out},\downarrow}(50\%) - t_{\text{in},\uparrow}(50\%). \tag{5}$$




Figura 5: Medição dos atrasos de propagação por marcadores no nível de 600 mV, correspondente a 50% de V_{DD}.

Utilizando os marcadores do primeiro par de transições exibido na Figura 5, obtêm-se

$$t_{pLH} = (1{,}57307 - 1{,}53000)\,\text{ns} = 43{,}07\,\text{ps}, \tag{6}$$
$$t_{pHL} = (2{,}07505 - 2{,}03000)\,\text{ns} = 45{,}05\,\text{ps}. \tag{7}$$

O atraso médio de propagação nesse par de transições é, portanto,

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 44{,}06\,\text{ps}. \tag{8}$$

No ciclo seguinte, os marcadores fornecem $t_{pLH} = 43{,}05$ ps e $t_{pHL} = 45{,}07$ ps, valores próximos aos anteriores. Esses resultados são extraídos diretamente da resposta transitória e são consistentes com os valores das expressões inseridas no ADE para $W_p = 800$ nm (Figura 3).

1.4 Tempos de subida e de descida

Além dos atrasos de propagação, foram medidos os tempos de transição da própria saída, conforme a Figura 6 utilizando a ferramenta Direct Measurements do ADE. O critério selecionado na ferramenta utiliza os níveis de 10% e 90%, aproximadamente 0,12 V e 1,08 V. O tempo de subida, t_r, corresponde ao intervalo de 10% a 90%, enquanto o tempo de descida, t_f, corresponde ao intervalo de 90% a 10%.

Os resultados de todas as medições que discutimos estão reunidos na Tabela 1. Diferentemente dos atrasos de propagação, que relacionam uma transição de entrada à resposta da saída, t_r e t_f descrevem a duração das bordas da saída. Na condição apresentada, a subida é ligeiramente mais lenta que a descida, embora os atrasos de propagação sejam próximos.




Figura 6: Medição dos tempos de subida e de descida da saída pelo critério de 10%–90%, com $t_r = 59{,}66\,\text{ps}$ e $t_f = 55{,}42\,\text{ps}$.

Tabela 1: Resumo das medições transitórias da porta NAND em nível de esquemático, com $V_{DD} = 1{,}2\,\text{V}$ e $C_L = 10\,\text{fF}$. Os atrasos correspondem ao primeiro par de transições analisado.

Grandeza	Critério de medição	Valor (ps)
Atraso de subida, t_{pLH}	Entrada–saída, 50%	43,07
Atraso de descida, t_{pHL}	Entrada–saída, 50%	45,05
Atraso médio, t_p	$(t_{pLH} + t_{pHL})/2$	44,06
Tempo de subida, t_r	Saída, 10% $\rightarrow$ 90%	59,66
Tempo de descida, t_f	Saída, 90% $\rightarrow$ 10%	55,42

1.5 Simulação nos corners SLOW e FAST

A simulação da porta NAND nos corners SLOW e FAST, mantendo o mesmo valor de $W_p = 800\,\text{nm}$ e a capacitância de carga de 10 fF permite avaliar a influência das variações de processo, tensão de alimentação e temperatura. As Figuras 7 e 8 apresentam, respectivamente, as configurações das simulações SLOW e FAST. Os valores mostrados pelo ADE para os atrasos foram obtidos entre os cruzamentos das entradas e da saída por 50% da tensão de alimentação. Dessa forma, os níveis de referência são 540 mV no corner SLOW e 660 mV no corner FAST.




Figura 7: Configuração da simulação da NAND no corner SLOW (WCS), com $V_{DD} = 1{,}08\,\text{V}$ e temperatura de 125 °C. O ADE fornece $t_{pHL} = 56{,}1065\,\text{ps}$ e $t_{pLH} = 48{,}831\,\text{ps}$.




Figura 8: Configuração da simulação da NAND no corner FAST (WCP), com $V_{DD} = 1{,}32\,\text{V}$ e temperatura de 0 °C. O ADE fornece $t_{pHL} = 39{,}7086\,\text{ps}$ e $t_{pLH} = 38{,}7455\,\text{ps}$.

1.5.1 • Atrasos de propagação

As medições por marcadores são apresentadas nas Figuras 9 e 10. No corner SLOW, a transição de subida da entrada cruza 540 mV em 2,03000 ns e a saída cruza esse nível, durante a descida, em 2,08611 ns. Para a transição oposta, os cruzamentos ocorrem em 2,53000 ns e 2,57883 ns. Logo,

$$t_{pHL,\text{SLOW}} = (2{,}08611 - 2{,}03000)\,\text{ns} \approx 56{,}11\,\text{ps}, \tag{9}$$

$$t_{pLH,\text{SLOW}} = (2{,}57883 - 2{,}53000)\,\text{ns} = 48{,}83\,\text{ps}. \tag{10}$$




Figura 9: Medição de t_{pHL} e t_{pLH} da NAND no corner SLOW, utilizando o nível de 540 mV, correspondente a 50% de V_{DD}.

No corner FAST, os cruzamentos das entradas ocorrem em 2,03000 ns e 2,53000 ns, enquanto os cruzamentos correspondentes da saída ocorrem em 2,069709 ns e 2,568745 ns. Portanto,

$$t_{pHL,\text{FAST}} = (2{,}069709 - 2{,}030000)\,\text{ns} = 39{,}709\,\text{ps}, \tag{11}$$

$$t_{pLH,\text{FAST}} = (2{,}568745 - 2{,}530000)\,\text{ns} = 38{,}745\,\text{ps}. \tag{12}$$

Os atrasos médios de propagação são $t_{p,\text{SLOW}} = 52{,}47\,\text{ps}$ e $t_{p,\text{FAST}} = 39{,}23\,\text{ps}$, calculados pela média entre t_{pLH} e t_{pHL} de cada corner.

1.5.2 • Tempos de subida e de descida

Os tempos de transição da saída foram medidos na ferramenta Direct Measurements pelo critério de 10%–90% da excursão de tensão. As Figuras 11 e 12 mostram os resultados. Para o corner SLOW, foram obtidos $t_r = 70{,}75\,\text{ps}$ e $t_f = 75{,}34\,\text{ps}$. Para o corner FAST, foram obtidos $t_r = 53{,}24\,\text{ps}$ e $t_f = 48{,}21\,\text{ps}$.




Figura 10: Medição de t_{pHL} e t_{pLH} da NAND no corner FAST, utilizando o nível de 660 mV, correspondente a 50% de V_{DD}.




Figura 11: Tempos de subida e de descida da NAND no corner SLOW, medidos pelo critério de 10%–90%: $t_r = 70{,}75$ ps e $t_f = 75{,}34$ ps.




Figura 12: Tempos de subida e de descida da NAND no corner FAST, medidos pelo critério de 10%–90%: $t_r = 53{,}24\,\text{ps}$ e $t_f = 48{,}21\,\text{ps}$.

1.5.3 • Comparação entre as condições de simulação

A Tabela 2 reúne todos os resultados obtidos nos corners típico, SLOW e FAST. Os valores típicos correspondem à simulação anterior com $V_{DD} = 1{,}2\,\text{V}$ e temperatura de $27\,^\circ\text{C}$.

Tabela 2: Comparação dos tempos da porta NAND nas condições típica, SLOW e FAST.

Condição	V_{DD} (V)	T (°C)	t_{pLH} (ps)	t_{pHL} (ps)	t_r (ps)	t_f (ps)
Típica	1,20	27	43,07	45,05	59,66	55,42
SLOW	1,08	125	48,83	56,11	70,75	75,34
FAST	1,32	0	38,75	39,71	53,24	48,21

Tomando a condição típica como referência, o corner SLOW aumenta t_{pLH} em aproximadamente 13,4% e t_{pHL} em 24,5%. O atraso médio passa de 44,06 ps para 52,47 ps, um aumento de cerca de 19,1%. Os tempos t_r e t_f aumentam, respectivamente, 18,6% e 35,9%.

O maior impacto sobre t_{pHL} e t_f indica que, no corner SLOW, a descarga da saída pela associação em série dos NMOS é a transição mais penalizada. Esse comportamento é esperado no corner WCS: a menor alimentação reduz a sobre-excitação dos transistores, enquanto a temperatura elevada reduz a mobilidade dos portadores, diminuindo a corrente disponível para carregar e descarregar a capacitância de saída.

No corner FAST, t_{pLH} diminui aproximadamente 10,0% e t_{pHL} diminui 11,9% em relação à condição típica. O atraso médio é reduzido para 39,23 ps, cerca de 11,0% abaixo do valor típico. Da mesma forma, t_r e t_f diminuem 10,8% e 13,0%, respectivamente.

A tensão de alimentação mais alta e a temperatura mais baixa aumentam a capacidade de condução dos transistores e tornam as transições mais rápidas. Essa melhora de velocidade ocorre na condição WCP, associada a maior consumo dinâmico devido ao aumento de V_{DD}, uma vez que a energia de comutação é aproximadamente proporcional a $C_L V_{DD}^2$.

Portanto, os resultados seguem a tendência física esperada: o corner SLOW estabelece o pior caso de velocidade, com todos os tempos superiores aos típicos, enquanto o corner FAST produz os menores atrasos e tempos de transição. Além disso, o equilíbrio entre t_{pLH} e t_{pHL} obtido no dimensionamento típico não é preservado exatamente nos corners extremos, pois as redes PMOS e NMOS não sofrem variações idênticas de mobilidade e corrente de condução.

2 DESENHO DO LAYOUT DA PORTA NAND

O layout da porta NAND foi desenvolvido no Virtuoso a partir do dimensionamento obtido nas simulações de esquemático. A rede PMOS foi posicionada na parte superior, no interior do poço N, próxima à barra de V_{DD}, enquanto a rede NMOS foi posicionada na parte inferior, próxima à barra de V_{SS}. Essa organização segue o fluxo vertical convencional de uma célula CMOS e facilita a conexão dos corpos dos transistores às respectivas alimentações.

2.1 Estratégia de desenho e roteamento

A Figura 13 apresenta a visão completa do layout. As barras de alimentação foram dispostas horizontalmente nas extremidades superior e inferior da célula. Para reduzir cruzamentos e facilitar a leitura das conexões, adotou-se como regra de roteamento o uso predominante de Metal 1 para os segmentos verticais e de Metal 2 para os segmentos horizontais. As mudanças de camada foram realizadas com vias nos pontos de conexão necessários. Essa separação de direções entre as camadas evita colisões entre as interconexões das entradas, da saída e das alimentações.

Os transistores de uma mesma rede foram aproximados para reduzir o comprimento das conexões entre terminais comuns e, consequentemente, a resistência e as capacitâncias parasitas associadas ao roteamento. Entretanto, não foi realizado o *abutment* das regiões de difusão. A manutenção de regiões ativas separadas permitiu posicionar contatos individualmente e alinhar verticalmente a rede PMOS com a rede NMOS. Esse alinhamento simplificou o roteamento das entradas A e B, cujas portas correspondentes puderam ser organizadas em colunas comuns às duas redes.

Na rede PMOS, os terminais conectados à alimentação foram conduzidos até a barra superior de V_{DD}, e os drenos associados à saída foram reunidos no nó V_{out}. Na rede NMOS, os dois dispositivos foram conectados em série, com o transistor inferior ligado à barra de V_{SS} e o transistor superior ligado ao mesmo nó de saída. Contatos de poço e de substrato foram distribuídos próximos às respectivas redes para permitir a polarização dos terminais de *body*. O nó V_{out} foi conduzido até a lateral direita da célula, enquanto os pinos de entrada foram posicionados nas laterais, reduzindo a sobreposição com o roteamento interno.


2.2 Definição dos pinos

A Figura 14 mostra a configuração dos pinos no *Pin Planner*, que permite a definição da camada onde cada pino foi desenhado no layout.

2.3 Verificação DRC

A verificação das regras de projeto foi executada com o Calibre nmDRC. O resultado apresentado na Figura 15 contém marcadores em 13 das 15 verificações listadas. A regra selecionada na captura, `OD.DN.3`, exige uma densidade mínima de 25% da camada de difusão na área total do chip. Também são apresentados avisos equivalentes para diferentes camadas e áreas de impressão.

Como o arquivo contém apenas uma célula NAND isolada, sem o restante do chip, grande parte da área analisada permanece vazia. Por essa razão, os avisos globais de densidade e de área vazia foram desconsiderados nesta etapa.


Vdd
Vout
Vout
Vout




Figura 14: Configuração dos pinos da célula NAND no *Pin Planner*.




Figura 15: Resultados do Calibre nmDRC para o layout da NAND. A regra selecionada corresponde a uma exigência global de densidade mínima da camada de difusão.

2.4 Verificação LVS e extração de parasitas

Após a revisão dos pinos e das conexões do layout, foi executada a verificação *Layout Versus Schematic* no Calibre. A Figura 16 apresenta o resultado *CORRECT*: layout e esquemático possuem cinco portas, seis redes e quatro transistores, sendo dois NMOS e dois PMOS. Assim, foi confirmada a equivalência elétrica entre as duas representações da porta NAND.




Figura 16: Resultado da verificação LVS da porta NAND no Calibre, com correspondência correta entre layout e esquemático.

Com o LVS validado, utilizou-se o Calibre PEX para extrair as resistências e capacitâncias parasitas do layout. A Tabela 3 apresenta o resumo da extração por rede. A coluna `R_Count` indica a quantidade de elementos resistivos extraídos; C_{tot} representa a capacitância da rede para o substrato; C_C corresponde à capacitância de acoplamento com outras redes; e a última coluna apresenta a soma dessas duas contribuições.

Tabela 3: Resumo dos parasitas extraídos pelo Calibre PEX para cada rede do layout da NAND.

Rede no layout	Rede no esquemático	`R_Count`	C_{tot} (F)	C_C (F)	$C_{\text{tot}} + C_C$ (F)
`A`	`A`	8	$2{,}20492 \times 10^{-16}$	$7{,}75235 \times 10^{-17}$	$2{,}98015 \times 10^{-16}$
`B`	`B`	8	$1{,}95120 \times 10^{-16}$	$1{,}65963 \times 10^{-16}$	$3{,}61083 \times 10^{-16}$
`VOUT`	`VOUT`	22	$3{,}55737 \times 10^{-16}$	$4{,}74046 \times 10^{-16}$	$8{,}29783 \times 10^{-16}$
`VSS`	`VSS`	15	$1{,}02883 \times 10^{-15}$	$2{,}22095 \times 10^{-16}$	$1{,}25092 \times 10^{-15}$
`VDD`	`VDD`	21	$9{,}92209 \times 10^{-16}$	$1{,}74824 \times 10^{-16}$	$1{,}16703 \times 10^{-15}$
`6`	`NET1`	5	$8{,}83051 \times 10^{-17}$	$2{,}11377 \times 10^{-16}$	$2{,}99682 \times 10^{-16}$

As maiores capacitâncias totais da NAND aparecem nas redes de alimentação: 1,25092 fF em V_{SS} e 1,16703 fF em V_{DD}. A saída apresenta 0,829783 fF, dos quais 0,474046 fF correspondem ao acoplamento com outras redes.

O circuito extraído foi então simulado nas condições típica, SLOW e FAST. Nas Figuras 17–21, os atrasos foram obtidos pela diferença entre os cruzamentos correspondentes da entrada e da saída. Os tempos de subida

e de descida são as medições de 10%–90% indicadas pelos marcadores das próprias formas de onda.




Figura 17: Simulação PEX da NAND na condição típica para a medição dos atrasos de propagação: $t_{pLH} = 43{,}07\,\text{ps}$ e $t_{pHL} = 45{,}06\,\text{ps}$.

Utilizando os marcadores da Figura 17, na condição típica, obtêm-se

$$t_{pHL} = (1{,}07506 - 1{,}03000)\,\text{ns} = 45{,}06\,\text{ps}, \tag{13}$$

$$t_{pLH} = (1{,}57307 - 1{,}53000)\,\text{ns} = 43{,}07\,\text{ps}, \tag{14}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 44{,}07\,\text{ps}. \tag{15}$$

Os tempos de transição foram extraídos separadamente da Figura 18, utilizando os níveis de 10% e 90% de V_{DD}.




Figura 18: Medição PEX dos tempos de subida e de descida da NAND na condição típica, entre 120 mV e 1,08 V.

$$t_r = (609{,}643 - 549{,}664)\,\text{ps} = 59{,}98\,\text{ps}, \tag{16}$$

$$t_f = (1{,}10769 - 1{,}05193)\,\text{ns} = 55{,}76\,\text{ps}. \tag{17}$$




Figura 19: Simulação PEX da NAND no corner SLOW para a medição dos atrasos de propagação: $t_{pLH} = 56{,}32\,\text{ps}$ e $t_{pHL} = 48{,}64\,\text{ps}$.

No corner SLOW da Figura 19, os cruzamentos indicados pelos marcadores resultam em

$$t_{pHL} = (1{,}08197 - 1{,}03333)\,\text{ns} = 48{,}64\,\text{ps}, \tag{18}$$

$$t_{pLH} = (1{,}58299 - 1{,}52667)\,\text{ns} = 56{,}32\,\text{ps}, \tag{19}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 52{,}48\,\text{ps}. \tag{20}$$

Para as bordas da saída, utilizam-se os marcadores da Figura 20, posicionados em 108 mV e 972 mV.




Figura 20: Medição PEX dos tempos de subida e de descida da NAND no corner SLOW pelo critério de 10%–90%.

$$t_r = (623{,}505 - 552{,}280)\,\text{ps} = 71{,}23\,\text{ps}, \tag{21}$$

$$t_f = (1{,}13132 - 1{,}05644)\,\text{ns} = 74{,}88\,\text{ps}. \tag{22}$$




Figura 21: Simulação PEX da NAND no corner FAST para a medição dos atrasos de propagação: $t_{pLH} = 33{,}77\,\text{ps}$ e $t_{pHL} = 44{,}63\,\text{ps}$.

No corner FAST da Figura 21, obtêm-se

$$t_{pHL} = (1{,}07190 - 1{,}02727)\,\text{ns} = 44{,}63\,\text{ps}, \tag{23}$$

$$t_{pLH} = (1{,}56650 - 1{,}53273)\,\text{ns} = 33{,}77\,\text{ps}, \tag{24}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 39{,}20\,\text{ps}. \tag{25}$$

Os tempos de transição são obtidos da Figura 22, com níveis de referência de 132 mV e 1,188 V.




Figura 22: Medição PEX dos tempos de subida e de descida da NAND no corner FAST pelo critério de 10%–90%.

$$t_r = (600{,}586 - 547{,}140)\,\text{ps} = 53{,}45\,\text{ps}, \tag{26}$$
$$t_f = (1{,}09704 - 1{,}04884)\,\text{ns} = 48{,}20\,\text{ps}. \tag{27}$$

Os valores calculados para os três corners são reunidos e comparados aos resultados de esquemático na Tabela 4.

Os atrasos médios e os tempos de transição pós-layout permanecem próximos dos valores de esquemático nos três corners. Os valores de t_r e t_f foram extraídos exclusivamente das capturas específicas de 10%–90%, enquanto as imagens de simulação com marcadores em 600 mV foram utilizadas somente para t_{pLH} e t_{pHL}. Nas simulações de esquemático dos corners SLOW e FAST, a referência dos atrasos era 50% de cada alimentação; portanto, a comparação individual dos atrasos nesses corners deve considerar essa diferença de critério.

Nas duas últimas colunas da tabela, a variação causada pela inclusão dos parasitas é calculada, para cada corner, por

$$\Delta t_p = t_{p,\text{PEX}} - t_{p,\text{esquemático}}, \qquad \Delta t_p(\%) = \frac{\Delta t_p}{t_{p,\text{esquemático}}}\,100\%. \tag{28}$$

Tabela 4: Comparação entre as simulações de esquemático e PEX da porta NAND.

Condição	Modelo	t_{pLH} (ps)	t_{pHL} (ps)	t_p (ps)	t_r (ps)	t_f (ps)	Δt_p (ps)	Δt_p (%)
Típica	Esquemático	43,07	45,05	44,06	59,66	55,42	–	–
Típica	PEX	43,07	45,06	44,07	59,98	55,76	+0,01	+0,02
SLOW	Esquemático	48,83	56,11	52,47	70,75	75,34	–	–
SLOW	PEX	56,32	48,64	52,48	71,23	74,88	+0,01	+0,02
FAST	Esquemático	38,75	39,71	39,23	53,24	48,21	–	–
FAST	PEX	33,77	44,63	39,20	53,45	48,20	−0,03	−0,08

3
CÁLCULO DOS PARÂMETROS DA PORTA NOR

A porta NOR de duas entradas foi implementada em lógica CMOS estática no Cadence Virtuoso, conforme a Figura 23. Novamente, observa-se que na condição pedida para simulações com $A = B$, a porta se comporta como um inversor.

Ao contrário da NAND, a NOR utiliza dois PMOS em série entre a alimentação e a saída e dois NMOS em paralelo entre a saída e o terra. A saída assume nível alto somente para $A = B = 0$, quando ambos os PMOS conduzem e os dois NMOS estão cortados. Se pelo menos uma entrada estiver em nível alto, o NMOS correspondente estabelece um caminho de descarga e a rede PMOS tem seu caminho de condução interrompido, levando a saída ao nível baixo.

Os quatro transistores apresentam comprimento de canal de $L = 130\,\text{nm}$, um único finger e multiplicidade unitária. Cada NMOS possui largura de $W_n = 2\,\mu\text{m}$, enquanto a largura dos PMOS é novamente parametrizada. A associação em série dos PMOS torna o dimensionamento da rede de carga particularmente importante para equilibrar os atrasos de subida e de descida.

O circuito de teste da Figura 24 utiliza alimentação de $V_{DD} = 1{,}2\,\text{V}$, terra em 0 V e capacitância de carga de $C_L = 10\,\text{fF}$. As duas fontes pulsadas variam entre 0 e 1,2 V, com tempo de subida configurado em 60 ps. Essas condições de alimentação e carga são as mesmas utilizadas no teste da NAND, embora o dimensionamento dos transistores seja diferente.




Figura 23: Esquemático da porta NOR de duas entradas, com PMOS em série e NMOS em paralelo.




Figura 24: Circuito de teste da porta NOR, com duas entradas pulsadas, alimentação de 1,2 V e carga de 10 fF.

3.1 Configuração da simulação no ADE

A Figura 25 apresenta a configuração do ADE para a NOR. A análise transitória é realizada de 0 a 5 ns, à temperatura de 27 °C. Foram selecionados os sinais `Vout`, `A` e `B`, além das expressões para os atrasos de propagação `tplh` e `tphl`.

3.2 Varredura da largura dos transistores PMOS

Novamente, utilizamos a ferramenta Parametric Analysis para realizar a varredura da variável `W_pmos`. A Figura 26 mostra as grandezas `tplh` e `tphl` em função de `W_pmos`, no intervalo exibido de 4 a 9 μm. A curva de `tplh` diminui com a largura dos PMOS, enquanto a de `tphl` aumenta. Esse comportamento é compatível, respectivamente, com o fortalecimento da rede de carga e com o aumento das capacitâncias dos dispositivos conectados à saída.

O marcador indica uma interseção próxima de $W_p = 8{,}5\,\mu$m no ADE para aproximar os dois atrasos. Essa largura corresponde a $W_p/W_n = 4{,}25$ por transistor.




Figura 25: Configuração da NOR no ADE, com $W_p = 8{,}5\,\mu$m e análise transitória até 5 ns. Os valores das expressões de atraso exigem a verificação discutida no texto.




Figura 26: Varredura da largura dos PMOS da NOR: expressão `tplh` em azul e `tphl` em magenta. O marcador próximo à interseção indica $W_p \approx 8{,}5\,\mu$m. A escala vertical é discutida no texto.

Estimativa teórica para a largura dos PMOS da NOR

Na condição simulada $A = B$, o caminho de carga é formado pelos dois PMOS em série e na descarga os dois NMOS conduzem em paralelo durante a descarga. Dessa forma, calculam-se os tempos de carga e descarga com $R_{p,\text{eq}} = 2R_p$ e $R_{n,\text{eq}} = \frac{R_n}{2}$ respectivamente

$$t_{pLH} = 0,69(2R_p)C_L \tag{29}$$

$$t_{pHL} = 0,69\left(\frac{R_n}{2}\right)C_L \tag{30}$$

A igualdade $t_{pLH} = t_{pHL}$ ocorre quando

$$4\frac{R_p}{R_n} = 1 \iff 4\left(\frac{W_n}{W_p}\right)\left(\frac{\mu_n}{\mu_p}\right) = 1 \iff W_p = 4\left(\frac{\mu_n}{\mu_p}\right)W_n \tag{31}$$

Para $W_n = 1\,\mu$m e adotando $\frac{\mu_n}{\mu_p} \approx 2$, a estimativa é $W_p \approx 8\,\mu$m. Assim, o valor experimental $W_p \approx 8{,}5\,\mu$m está de próximo do dimensionamento teórico da NOR.

3.3 Atrasos de propagação na análise transitória

A Figura 27 apresenta as formas de onda com marcadores horizontais em 600 mV, correspondentes a 50% de V_{DD}. As entradas `/A` e `/B` comutam simultaneamente. A saída desce quando ambas sobem e retorna ao nível alto quando ambas descem, comportamento coerente com a função NOR para as combinações 00 e 11.




Figura 27: Formas de onda da NOR e marcadores em 600 mV para a medição dos atrasos entre transições correspondentes de entrada e saída.

Utilizando o mesmo critério de medição de 50% empregado para a NAND, obtêm-se

$$t_{pHL} = (2{,}06341 - 2{,}03000)\,\text{ns} = 33{,}41\,\text{ps}, \tag{32}$$

$$t_{pLH} = (2{,}56333 - 2{,}53000)\,\text{ns} = 33{,}33\,\text{ps}. \tag{33}$$

Consequentemente, o atraso médio de propagação é

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 33{,}37\,\text{ps}. \tag{34}$$

Os marcadores do ciclo seguinte, em 3,03 e 3,06341 ns para a descida da saída e em 3,53 e 3,56333 ns para a subida, reproduzem os mesmos atrasos na precisão apresentada. A diferença entre t_{pHL} e t_{pLH} é de apenas 0,08 ps, indicando bom equilíbrio nessa condição de teste. São essas diferenças entre os marcadores, e não os valores absolutos exibidos pelas expressões do ADE, que fundamentam o resumo dos resultados.

3.4 Tempos de subida e de descida

A Figura 28 apresenta as medições das bordas da saída. A ferramenta utiliza o critério de 10%–90%, com níveis de referência explicitamente definidos em 0 e 1,2 V; os limiares são, portanto, 0,12 e 1,08 V. Essa definição evita que o pequeno pico acima de V_{DD}, visível antes da descida, altere os limiares por uma escolha automática baseada no máximo da forma de onda.




Figura 28: Medição das bordas da saída da NOR pelo critério de 10%–90%, com $t_r = 47{,}93$ ps e $t_f = 28{,}08$ ps.

Os marcadores fornecem $t_r = 47{,}93$ ps e $t_f = 28{,}08$ ps. A subida é mais lenta que a descida, apesar de os atrasos de propagação medidos a 50% serem praticamente iguais. Não há contradição: o equilíbrio de t_{pLH} e t_{pHL} não implica igualdade dos intervalos necessários para percorrer de 10% a 90% da excursão de saída.

Tabela 5: Resumo das medições transitórias da NOR, com $W_p = 8{,}5\,\mu$m, $W_n = 2\,\mu$m, $V_{DD} = 1{,}2$ V e $C_L = 10$ fF. Os atrasos são calculados pelos marcadores das formas de onda.

Grandeza	Critério de medição	Valor (ps)
Atraso de subida, t_{pLH}	Entrada–saída, 50%	33,33
Atraso de descida, t_{pHL}	Entrada–saída, 50%	33,41
Atraso médio, t_p	$(t_{pLH} + t_{pHL})/2$	33,37
Tempo de subida, t_r	Saída, 10% $\rightarrow$ 90%	47,93
Tempo de descida, t_f	Saída, 90% $\rightarrow$ 10%	28,08

A Tabela 5 reúne os resultados da NOR. Comparando-a com a Tabela 1, o atraso médio da NOR é menor no teste apresentado, mas seus transistores também possuem larguras maiores. Logo, a comparação caracteriza os dois dimensionamentos adotados, e não uma vantagem universal da topologia NOR. Os resultados são de esquemático, sem caracterização de layout extraído nesta etapa, e não estabelecem o pior caso entre todas as transições possíveis das entradas.

3.5 Simulação nos corners SLOW e FAST

A porta NOR também foi simulada nos corners SLOW e FAST, mantendo-se $W_p = 8{,}5\,\mu$m e a capacitância de carga de 10 fF. As Figuras 29 e 30 apresentam as configurações das duas simulações. Os atrasos dos corners foram calculados diretamente pelas diferenças entre os marcadores das entradas e da saída. Os níveis de referência adotados são 540 mV para o corner SLOW e 660 mV para o corner FAST, correspondentes a 50% das respectivas tensões de alimentação.




Figura 29: Configuração da simulação da NOR no corner SLOW (WCS), com $W_p = 8{,}5\,\mu$m, $V_{DD} = 1{,}08$ V e temperatura de 125 °C.

3.5.1 • Atrasos de propagação

As formas de onda e os marcadores utilizados para calcular os atrasos são mostrados nas Figuras 31 e 32. No corner SLOW, a entrada cruza 540 mV em 2,03000 ns durante a subida, e a saída cruza o mesmo nível em 2,06985 ns durante a descida. Para a transição oposta, os cruzamentos ocorrem em 2,53000 ns e 2,56826 ns. Portanto,

$$t_{pHL,\text{SLOW}} = (2{,}06985 - 2{,}03000)\,\text{ns} = 39{,}85\,\text{ps}, \tag{35}$$

$$t_{pLH,\text{SLOW}} = (2{,}56826 - 2{,}53000)\,\text{ns} = 38{,}26\,\text{ps}. \tag{36}$$

No corner FAST, a saída cruza 660 mV em 2,060299 ns durante a descida e em 2,560130 ns durante a subida. Subtraindo os instantes correspondentes das entradas, obtêm-se

$$t_{pHL,\text{FAST}} = (2{,}060299 - 2{,}030000)\,\text{ns} = 30{,}299\,\text{ps}, \tag{37}$$

$$t_{pLH,\text{FAST}} = (2{,}560130 - 2{,}530000)\,\text{ns} = 30{,}130\,\text{ps}. \tag{38}$$

Os atrasos médios de propagação são $t_{p,\text{SLOW}} = 39{,}06$ ps e $t_{p,\text{FAST}} = 30{,}21$ ps. Mesmo nos corners extremos, t_{pLH} e t_{pHL} permanecem próximos, indicando que o dimensionamento adotado mantém um bom equilíbrio no cruzamento por 50% de V_{DD}.




Figura 30: Configuração da simulação da NOR no corner FAST (WCP), com $W_p = 8{,}5\,\mu$m, $V_{DD} = 1{,}32\,$V e temperatura de $0\,^{\circ}$C.




Figura 31: Medição de t_{pHL} e t_{pLH} da NOR no corner SLOW, utilizando o nível de 540 mV, correspondente a 50% de V_{DD}.




Figura 32: Medição de t_{pHL} e t_{pLH} da NOR no corner FAST, utilizando o nível de 660 mV, correspondente a 50% de V_{DD}.

3.5.2 • Tempos de subida e de descida

Os tempos de transição foram medidos entre 10% e 90% da excursão da saída. Conforme a Figura 33, o corner SLOW apresenta $t_r = 60{,}17$ ps e $t_f = 35{,}63$ ps. No corner FAST, mostrado na Figura 34, foram obtidos $t_r = 43{,}41$ ps e $t_f = 25{,}62$ ps.




Figura 33: Tempos de subida e de descida da NOR no corner SLOW, medidos pelo critério de 10%–90%: $t_r = 60{,}17$ ps e $t_f = 35{,}63$ ps.




Figura 34: Tempos de subida e de descida da NOR no corner FAST, medidos pelo critério de 10%–90%: $t_r = 43{,}41$ ps e $t_f = 25{,}62$ ps.

3.5.3 • Comparação entre as condições de simulação

A Tabela 6 compara os resultados dos corners típico, SLOW e FAST. Os valores típicos foram obtidos anteriormente com $V_{DD} = 1{,}2$ V e temperatura de 27 °C.

Tabela 6: Comparação dos tempos da porta NOR nas condições típica, SLOW e FAST.

Condição	V_{DD} (V)	T (°C)	t_{pLH} (ps)	t_{pHL} (ps)	t_r (ps)	t_f (ps)
Típica	1,20	27	33,33	33,41	47,93	28,08
SLOW	1,08	125	38,26	39,85	60,17	35,63
FAST	1,32	0	30,13	30,30	43,41	25,62

Em relação à condição típica, o corner SLOW aumenta t_{pLH} em aproximadamente 14,8% e t_{pHL} em 19,3%. O atraso médio passa de 33,37 ps para 39,06 ps, crescimento de cerca de 17,0%. Os tempos de subida e de descida aumentam 25,5% e 26,9%, respectivamente. O aumento de todos os tempos é compatível com a condição WCS: a redução de V_{DD} diminui a sobre-excitação dos transistores, enquanto a temperatura elevada reduz a mobilidade dos portadores. Embora os atrasos medidos a 50% permaneçam equilibrados, a borda de subida continua consideravelmente mais lenta que a borda de descida, devido ao carregamento da saída através dos dois PMOS em série.

No corner FAST, t_{pLH} e t_{pHL} diminuem aproximadamente 9,6% e 9,3%, respectivamente. O atraso médio é reduzido para 30,21 ps, cerca de 9,5% abaixo do valor típico. Os tempos t_r e t_f diminuem 9,4% e 8,8%. A maior tensão de alimentação e a menor temperatura aumentam a capacidade de condução dos transistores, produzindo transições mais rápidas. Como na análise da NAND, a redução dos tempos ocorre ao custo de maior energia dinâmica de comutação, aproximadamente proporcional a $C_L V_{DD}^2$.

Portanto, os resultados da NOR seguem a tendência esperada: o corner SLOW representa o pior caso de velocidade e o corner FAST fornece os menores tempos. A variação do atraso médio é aproximadamente simétrica em torno do corner típico, enquanto a assimetria entre t_r e t_f permanece em todas as condições, refletindo a diferença topológica entre a rede PMOS em série e a rede NMOS em paralelo.

4 DESENHO DO LAYOUT DA PORTA NOR

O layout da porta NOR foi desenvolvido seguindo as mesmas convenções gerais adotadas para a NAND: rede PMOS próxima a V_{DD}, rede NMOS próxima a V_{SS}, segmentos predominantemente verticais em Metal 1 e segmentos horizontais em Metal 2. Para evitar redundância, esta seção enfatiza as particularidades da NOR e os resultados específicos de sua verificação física.

4.1 Estratégia de desenho e roteamento

A Figura 35 apresenta o layout completo. A principal diferença em relação à NAND é a área ocupada pela rede PMOS. Como cada PMOS da NOR possui $W_p = 8{,}5\,\mu$m e os dois dispositivos formam o caminho de carga em série, essa rede domina a altura da célula. Os NMOS, com $W_n = 1\,\mu$m e conexão em paralelo, ocupam uma região menor próxima à barra de V_{SS}.

As barras de alimentação foram mantidas nas extremidades superior e inferior. As entradas A e B foram posicionadas nas laterais e roteadas até as portas dos dispositivos. O nó de saída reúne o terminal inferior da associação PMOS e os drenos dos NMOS em paralelo.

Os dispositivos foram posicionados próximos para limitar o comprimento das interconexões, mas preservando espaço para contatos, vias e alinhamento entre as redes. No caso da NOR, esse espaçamento foi especialmente importante por causa da grande largura dos PMOS e da necessidade de conduzir separadamente as duas entradas até a rede superior sem colisão com a saída.

4.2 Definição dos pinos

A configuração mostrada na Figura 36 apresenta os terminais da célula no *Pin Planner*, mostrando as camadas onde desenhamos cada pino.

Os pinos foram associados às formas condutoras correspondentes, com nomes e finalidades consistentes entre o esquemático, o layout e o arquivo de regras. Essa correspondência permitiu o reconhecimento correto das redes durante a comparação LVS.

4.3 Verificação DRC

O Calibre nmDRC reportou 274 marcadores distribuídos em 13 das 15 verificações listadas, conforme a Figura 37. A regra selecionada, `OD.DN.3`, exige densidade mínima de 25% de difusão na área total analisada. As categorias apresentadas são as mesmas observadas na célula NAND e estão relacionadas às verificações globais de densidade e área vazia do arquivo que contém apenas a célula isolada.

Esses marcadores foram desconsiderados nesta etapa pelo mesmo motivo discutido para a NAND: não há um chip completo, células vizinhas ou preenchimento de densidade ao redor da porta. O número maior de ocorrências em relação à NAND também é compatível com a maior área geométrica da NOR. Ainda assim, o resultado não deve ser apresentado como um DRC limpo. Em uma implementação destinada à fabricação, seria necessário incluir estruturas de preenchimento adequadas e repetir a verificação até a eliminação ou aprovação formal de todos os marcadores.




Figura 35: Layout da porta NOR, com a extensa rede PMOS em série na região superior e a rede NMOS em paralelo próxima à barra de V_{SS}.




Figura 36: Configuração dos pinos da porta NOR no *Pin Planner*.




Figura 37: Resultados do Calibre nmDRC para a NOR. A regra selecionada corresponde à densidade mínima de difusão na área total do chip.

4.4 Verificação LVS e extração de parasitas

A verificação LVS da NOR foi concluída com sucesso. Conforme a Figura 38, o Calibre apresentou o resultado *CORRECT*, com correspondência de cinco portas, seis redes e quatro transistores entre o layout e o esquemático. Desse modo, a equivalência elétrica da célula foi confirmada antes da extração dos parasitas.




Figura 38: Resultado da verificação LVS da porta NOR no Calibre, com correspondência correta entre layout e esquemático.

Após a validação, o Calibre PEX foi empregado para extrair as resistências e capacitâncias parasitas. A Tabela 7 relaciona as redes do layout às redes do esquemático e apresenta as capacitâncias extraídas.

Tabela 7: Resumo dos parasitas extraídos pelo Calibre PEX para cada rede do layout da NOR.

Rede no layout	Rede no esquemático	R_Count	C_{tot} (F)	C_C (F)	$C_{\text{tot}} + C_C$ (F)
A	A	10	$5{,}23102 \times 10^{-16}$	$2{,}04131 \times 10^{-16}$	$7{,}27233 \times 10^{-16}$
Vss	VSS	21	$1{,}36990 \times 10^{-15}$	$2{,}71539 \times 10^{-16}$	$1{,}64144 \times 10^{-15}$
Vout	VOUT	23	$7{,}24163 \times 10^{-16}$	$2{,}13181 \times 10^{-15}$	$2{,}85597 \times 10^{-15}$
B	B	10	$5{,}11269 \times 10^{-16}$	$2{,}05629 \times 10^{-16}$	$7{,}16898 \times 10^{-16}$
Vdd	VDD	12	$1{,}20169 \times 10^{-15}$	$1{,}06630 \times 10^{-15}$	$2{,}26799 \times 10^{-15}$
6	NET1	5	$7{,}81576 \times 10^{-16}$	$2{,}10613 \times 10^{-15}$	$2{,}88771 \times 10^{-15}$

Na NOR, as maiores capacitâncias combinadas são observadas no nó interno NET1, com 2,88771 fF, e na saída, com 2,85597 fF. Em ambos os casos, a capacitância de acoplamento é a contribuição predominante. A rede V_{DD} também apresenta capacitância significativa, igual a 2,26799 fF.

As Figuras 39–43 apresentam as simulações do circuito extraído nas condições típica, SLOW e FAST.




Figura 39: Simulação PEX da NOR na condição típica para a medição dos atrasos de propagação: $t_{pLH} = 33{,}34\,\text{ps}$ e $t_{pHL} = 33{,}45\,\text{ps}$.

Utilizando os marcadores da Figura 39, na condição típica, obtêm-se

$$t_{pHL} = (1{,}06345 - 1{,}03000)\,\text{ns} = 33{,}45\,\text{ps}, \tag{39}$$

$$t_{pLH} = (1{,}56334 - 1{,}53000)\,\text{ns} = 33{,}34\,\text{ps}, \tag{40}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 33{,}40\,\text{ps}. \tag{41}$$

Os tempos de transição são extraídos da Figura 40, com níveis de 120 mV e 1,08 V.




Figura 40: Medição PEX dos tempos de subida e de descida da NOR na condição típica pelo critério de 10%–90%.

$$t_r = (592{,}554 - 544{,}190)\,\text{ps} = 48{,}36\,\text{ps}, \tag{42}$$
$$t_f = (1{,}07837 - 1{,}04995)\,\text{ns} = 28{,}42\,\text{ps}. \tag{43}$$




Figura 41: Simulação PEX da NOR no corner SLOW para a medição dos atrasos de propagação: $t_{pLH} = 44{,}30$ ps e $t_{pHL} = 34{,}44$ ps.

No corner SLOW da Figura 41, os atrasos são calculados por

$$t_{pHL} = (1{,}06777 - 1{,}03333)\,\text{ns} = 34{,}44\,\text{ps}, \tag{44}$$
$$t_{pLH} = (1{,}57097 - 1{,}52667)\,\text{ns} = 44{,}30\,\text{ps}, \tag{45}$$
$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 39{,}37\,\text{ps}. \tag{46}$$

Para as transições da saída, utilizam-se os marcadores da Figura 42, nos níveis de 108 mV e 972 mV.




Figura 42: Medição PEX dos tempos de subida e de descida da NOR no corner SLOW pelo critério de 10%–90%.

$$t_r = (607{,}127 - 546{,}982)\,\text{ps} = 60{,}15\,\text{ps}, \tag{47}$$

$$t_f = (1{,}09013 - 1{,}05450)\,\text{ns} = 35{,}63\,\text{ps}. \tag{48}$$




Figura 43: Simulação PEX da NOR no corner FAST para a medição dos atrasos de propagação: $t_{pLH} = 25{,}84\,\text{ps}$ e $t_{pHL} = 34{,}16\,\text{ps}$.

No corner FAST da Figura 43, os marcadores fornecem

$$t_{pHL} = (1{,}06143 - 1{,}02727)\,\text{ns} = 34{,}16\,\text{ps}, \tag{49}$$
$$t_{pLH} = (1{,}55857 - 1{,}53273)\,\text{ns} = 25{,}84\,\text{ps}, \tag{50}$$
$$t_p = \frac{t_{pLH} + t_{pHL}}{2} = 30{,}00\,\text{ps}. \tag{51}$$

Os tempos de subida e de descida são obtidos da Figura 44, nos níveis de 132 mV e 1,188 V.




Figura 44: Medição PEX dos tempos de subida e de descida da NOR no corner FAST pelo critério de 10%–90%.

$$t_r = (585{,}536 - 542{,}059)\,\text{ps} = 43{,}48\,\text{ps}, \tag{52}$$
$$t_f = (1{,}07290 - 1{,}04730)\,\text{ns} = 25{,}60\,\text{ps}. \tag{53}$$

Os resultados calculados para as três condições são comparados aos valores de esquemático na Tabela 8.

Assim como na NAND, os atrasos médios e os tempos de transição da NOR extraída permanecem próximos dos valores de esquemático. Os valores de t_r e t_f foram calculados somente a partir das capturas específicas de 10%–90%. As capturas de atraso dos três corners utilizam marcadores em 600 mV; por isso, as comparações individuais de t_{pLH} e t_{pHL} nos corners SLOW e FAST devem considerar que as medições anteriores de esquemático utilizaram 50% das respectivas tensões de alimentação.

As colunas Δt_p da Tabela 8 utilizam a mesma definição adotada para a NAND: diferença absoluta e variação percentual do atraso médio PEX em relação ao esquemático no mesmo corner.

Tabela 8: Comparação entre as simulações de esquemático e PEX da porta NOR.

Condição	Modelo	t_{pLH} (ps)	t_{pHL} (ps)	t_p (ps)	t_r (ps)	t_f (ps)	Δt_p (ps)	Δt_p (%)
Típica	Esquemático	33,33	33,41	33,37	47,93	28,08	–	–
Típica	PEX	33,34	33,45	33,40	48,36	28,42	+0,03	+0,09
SLOW	Esquemático	38,26	39,85	39,06	60,17	35,63	–	–
SLOW	PEX	44,30	34,44	39,37	60,15	35,63	+0,31	+0,79
FAST	Esquemático	30,13	30,30	30,21	43,41	25,62	–	–
FAST	PEX	25,84	34,16	30,00	43,48	25,60	−0,21	−0,70

Conforme obervado na Tabela 8, os parasitas do layout introduziram uma alterção absoluta máxima de 0,79% apenas.