PSI5723: INTRODUÇÃO AO PROJETO DE SISTEMAS VLSI EM CMOS

Lista de Exercícios 2

Gabriel Pereira de Carvalho NUSP: 11257668
Lucas Xavier de Morais NUSP: 18066592
Joaquin Lorenzo Pereira Condori NUSP: 11857963

SUMÁRIO

1 Atrasos com aplicação de skew para porta NAND **3**
1.1 Circuito de teste e aplicação do skew . . . 3
1.2 Critério de medição e índices das bordas . . . 4
1.3 Curvas de atraso e extremos . . . 5

2 Atrasos com aplicação de skew para porta NOR **6**
2.1 Circuito de teste e aplicação do skew . . . 6
2.2 Critério de medição e índices das bordas . . . 8
2.3 Curvas de atraso e extremos . . . 8

3 Análise dos resultados obtidos **10**

1 ATRASOS COM APLICAÇÃO DE SKEW PARA PORTA NAND

1.1 Circuito de teste e aplicação do skew

Nosso ponto de partida para a lista 2 foi a porta NAND implementada na lista 1, onde realizamos o layout, DRC, LVS e extração de capacitâncias parasitas. Esse modelo final foi o que utilizamos no circuito de teste, mostrado na Figura 1, para os experimentos que vamos detalhar na sequência.




Figura 1: Circuito de teste da NAND e parâmetros da fonte pulsada: alimentação de 1,2 V, carga de 10 fF, período de 1 ns e rampas de 60 ps.

Assim como no setup da lista 1, as fontes são componentes `v_pulse` da biblioteca `analogLib` que variam entre 0 e 1,2 V, com tempos de subida e de descida de 60 ps e período de 1 ns. Os 200 ps solicitados são especificados como largura do pulso noo campo *Pulse width*.

Para interpretar a varredura, adota-se

$$t_{\text{skew}} = t_B - t_A. \tag{1}$$

Assim, B antecede A para skew negativo e sucede A para skew positivo; em zero, as entradas comutam simultaneamente. Para evitar que tempos negativos durante a varredura da variável `tskew` utilizamos um atraso comum t_0 para A e $t_0 + t_{\text{skew}}$ para B, com $t_0 \geq 200$ ps, o que é suficiente para evitar atrasos absolutos negativos.

A Figura 2 mostra a varredura de -200 a $+200$ ps em incrementos de 5 ps, totalizando 81 pontos, realizada na ferramenta *Parametric Analysis* do Virtuoso.




Figura 2: Varredura paramétrica da NAND entre −200 e +200 ps, com passo de 5 ps.

1.2 Critério de medição e índices das bordas

As Figuras 3 e 4 apresentam as expressões usadas para os atrasos. Ambas selecionam a entrada `/VA`, correspondente a A, e a saída `/Vout`, com limiares de 0,6 V, equivalentes a 50% de V_{DD}. Foi selecionada a terceira ocorrência de cada borda, indicada por `nth1=3` e `nth2=3` assim como fizemos na lista 1, para evitar que condições iniciais da simulação afetem de alguma forma os valores medidos.

A Tabela 1 reproduz os campos principais em formato legível.




Figura 3: Expressão `tplh`: terceira descida de `/VA` e terceira subida de `/Vout`, medidas em 600 mV.

Tabela 1: Referências e índices de cruzamento usados nas expressões da NAND.

Expressão	Referência: A	Resposta: S	Limiar
`tplh`	3ª descida	3ª subida	0,6 V
`tphl`	3ª subida	3ª descida	0,6 V




Figura 4: Expressão `tphl`: terceira subida de `/VA` e terceira descida de `/Vout`, medidas em 600 mV.

Os intervalos medidos são, portanto,

$$t_{pLH,A} = t_{S,\uparrow}(50\%) - t_{A,\downarrow}(50\%), \tag{2}$$
$$t_{pHL,A} = t_{S,\downarrow}(50\%) - t_{A,\uparrow}(50\%). \tag{3}$$

1.3 Curvas de atraso e extremos

A Figura 5 apresenta os atrasos em função do skew. A curva vermelha corresponde a $t_{pHL,A}$ e a amarela a $t_{pLH,A}$; os dois eixos estão em picossegundos. Para skew negativo, o atraso de descida fica próximo de 40 a 44 ps, enquanto o intervalo de subida diminui até assumir valores negativos. Para skew positivo, o atraso de descida cresce quase linearmente, enquanto o de subida tende a aproximadamente 84 ps.




Figura 5: Varredura dos atrasos da NAND: $t_{pHL,A}$ em vermelho e $t_{pLH,A}$ em amarelo. Recorte da captura fornecida para ampliar os eixos, sem alteração das curvas.

Tabela 2: Extremos medidos para a porta NAND

Grandeza	Mínimo	Máximo
$t_{pLH,A}$	$\approx -130\,\text{ps}$	$\approx 84\,\text{ps}$
$t_{pHL,A}$	$\approx 40\,\text{ps}$	$\approx 240\,\text{ps}$

2 ATRASOS COM APLICAÇÃO DE SKEW PARA PORTA NOR

2.1 Circuito de teste e aplicação do skew

Assim como para a porta NAND, nosso ponto de partida foi a implementação da porta NOR na lista 1, onde realizamos o layout, DRC, LVS e extração de capacitâncias parasitas. Esse modelo final foi o que utilizamos no circuito de teste, mostrado na Figura **??**, para os experimentos que vamos detalhar na sequência. Conforme estabelecemos na lista 1, a entrada A controla o PMOS mais próximo de V_{DD}, enquanto B controla o PMOS mais próximo da saída. Essa ordem é relevante porque o estado do nó interno entre os PMOS depende de qual entrada comuta primeiro.





Figura 6: Circuito de teste da NOR para a análise de skew, com alimentação de 1,2 V e carga de 10 fF.

Seguimos o mesmo procedimento utilizado para as medidas com a porta NAND. Como mostrado na Figura 7, As fontes da fornecem pulsos entre 0 e 1,2 V, com período de 1 ns, largura de pulso de 200 ps e rampas de subida e de descida de 60 ps, com largura de pulso de 200 ps. O atraso da fonte A é definido por `tstart`, enquanto o da fonte B é `tstart + tskew`. Assim,

$$t_{\text{skew}} = t_B - t_A. \tag{4}$$

A Figura 8 documenta a análise transitória de 0 a 5 ns e a seleção das entradas, da saída e das expressões `tpLH` e `tpHL`. A configuração da ferramenta *Parametric Analysis*, mostrada na Figura 9, mostra o intervalo de -200 a $+200$ ps, com incremento de 5 ps, totalizando 81 pontos.



(a) Fonte da entrada A.

(b) Fonte da entrada B.

Figura 7: Configuração das fontes pulsadas. O skew é introduzido exclusivamente no atraso da fonte B.




Figura 8: Configuração da análise transitória e das grandezas observadas no ADE.




Figura 9: Varredura de `tskew` entre −200 e +200 ps, em passos de 5 ps.

2.2 Critério de medição e índices das bordas

Novamente, os atrasos foram medidos entre os cruzamentos da entrada de referência e da saída por 50% da alimentação, isto é, por 0,6 V. As Figuras 10 e 11 mostram as expressões configuradas na calculadora de expressões do Virtuoso.

Em ambos os casos, a entrada de referência é `/net1`, correspondente a A, e foi selecionada a terceira ocorrência de cada borda, evitando o primeiro ciclo da simulação.




Figura 10: Expressão utilizada para t_{pLH}: diferença entre a terceira borda de descida de A e a terceira borda de subida da saída, ambas em 600 mV.




Figura 11: Expressão utilizada para t_{pHL}: diferença entre a terceira borda de subida de A e a terceira borda de descida da saída, ambas em 600 mV.

Assim, as grandezas apresentadas pelo ADE são

$$t_{pLH,A} = t_{S,\uparrow}(0{,}6\,\mathrm{V}) - t_{A,\downarrow}(0{,}6\,\mathrm{V}), \tag{5}$$
$$t_{pHL,A} = t_{S,\downarrow}(0{,}6\,\mathrm{V}) - t_{A,\uparrow}(0{,}6\,\mathrm{V}). \tag{6}$$

Como exemplo, a Figura 12 apresenta as formas de onda disponíveis para $t_{\mathrm{skew}} = +20\,\mathrm{ps}$. Os sinais `/net1` e `/net2` correspondem, respectivamente, a A e B.

No terceiro ciclo, os cruzamentos de subida das entradas ocorrem em 2,230 ns e 2,250 ns, enquanto os cruzamentos de descida ocorrem em 2,490 ns e 2,510 ns.

Nesse ciclo, a saída cruza 600 mV durante a descida em 2,27759 ns e durante a subida em 2,54036 ns. Portanto,

$$t_{pHL,A}(+20\,\mathrm{ps}) = (2{,}27759 - 2{,}23000)\,\mathrm{ns} = 47{,}59\,\mathrm{ps}, \tag{7}$$
$$t_{pLH,A}(+20\,\mathrm{ps}) = (2{,}54036 - 2{,}49000)\,\mathrm{ns} = 50{,}36\,\mathrm{ps}. \tag{8}$$

2.3 Curvas de atraso e extremos

A Figura 13 apresenta $t_{pLH,A}$ e $t_{pHL,A}$ em função de t_{skew}. A escala horizontal está em picossegundos, assim como a escala vertical indicada por `(p)`. Os valores extremos da Tabela 3 foram estimados diretamente do gráfico na figura.




Figura 12: Formas de onda da saída, de A e de B para $t_{\text{skew}} = +20\,\text{ps}$, com marcadores no nível de 600 mV.




Figura 13: Atrasos de propagação da NOR em função do skew: $t_{pLH,A}$ em verde e $t_{pHL,A}$ em ciano.

Tabela 3: Extremos medidos para a porta NAND

Grandeza	Mínimo	Máximo
$t_{pLH,A}$	$\approx 27\,\text{ps}$	$\approx 230\,\text{ps}$
$t_{pHL,A}$	$\approx -150\,\text{ps}$	$\approx 80\,\text{ps}$

3 ANÁLISE DOS RESULTADOS OBTIDOS

As duas portas apresentam a tendência esperada para entradas deslocadas no tempo. Na NAND, a saída desce após a última entrada subir e sobe após a primeira entrada descer. Na NOR, ocorre o comportamento complementar: a saída desce após a primeira entrada subir e sobe após a última entrada descer. Essa diferença explica por que o ramo que cresce aproximadamente com o skew positivo é $t_{pHL,A}$ na NAND e $t_{pLH,A}$ na NOR.

Há também uma contribuição física além do deslocamento temporal. Na NAND, a comutação simultânea das entradas permite que os dois PMOS carreguem a saída em paralelo; com entradas separadas, a carga começa por apenas um PMOS, justificando o aumento do atraso de subida em relação à região de skew nulo. Como A controla o NMOS inferior, sua subida antecipada pode descarregar o nó interno antes de o NMOS superior ligar. Na NOR, a descarga simultânea se beneficia dos dois NMOS em paralelo, enquanto uma entrada isolada inicia a descarga por apenas um deles. Na rede PMOS em série, A antecipado pode pré-carregar o nó interno, enquanto B antecipado o conecta à saída ainda baixa.

O estado desses nós e a sobreposição das rampas ajudam a explicar a assimetria entre skews positivos e negativos e os pequenos mínimos próximos de zero. Concluímos que as curvas são coerentes com as funções NAND e NOR. Os extremos são fortemente influenciados pelo skew, enquanto as diferenças de comportamento nos dois lados da curva refletem a associação série/paralelo, a ordem das entradas e o estado dos nós internos.

A Tabela 4 reúne os extremos das Tabelas 2 e 3, se tratam de valores aproximados extraídos dos gráficos nas imagens.

Tabela 4: Comparação dos extremos dos intervalos referenciados a A. Valores em ps; a amplitude é máximo menos mínimo. A razão não é usada para extremos de sinais opostos.

Porta	Grandeza	Mínimo	Máximo	Δ
NAND	$t_{pLH,A}$	-130	84	214
NAND	$t_{pHL,A}$	40	240	200
NOR	$t_{pLH,A}$	27	230	203
NOR	$t_{pHL,A}$	-150	80	230