## Escola Politécnica da Universidade de São Paulo



Eduardo Thomaz dos Santos NUSP: 11260961 Gabriel Pereira de Carvalho NUSP: 11257668

# Documentação Final

Projeto Reflexos

PCS 3635 - Laboratório de Circuitos Digitais 1 Professor: Edson Midorikawa

> São Paulo 2021

# 1. Motivação do Projeto

Reflexos apurados e bons tempos de reação são essenciais para pilotos de Fórmula 1. Não apenas sendo um fator determinante em sua performance na corrida, mas também para sua segurança. Durante seu treinamento, os pilotos buscam tempos de reação pequenos e, principalmente, consistentes.



Imagem 1: Piloto treinando seus reflexos

O objetivo do projeto é medir o tempo de reação do jogador, exibindo a média dos tempos ao final de jogo e também a sequência de tempos com a função REPETIR.

## 2. Projeto Lógico das Extensões Propostas

Neste projeto de grupo, foram propostas **oito** modificações sobre o circuito base da semana 1.

- A cada jogada realizada, armazenar tempo de reação do jogador
- Modificar função REPETIR para exibir tempos de reação nos displays HEX
- Estender função REPETIR para o caso de vitória
- Adicionar um timer dedicado à função REPETIR
- Converter os tempos de reação de hexadecimal para BCD
- Adicionar tempo limite para o término do jogo
- Calcular média dos tempos de reação e exibir nos estados *TerminouCerto* e *TerminouErrado*
- Exibir mensagens durante o jogo para guiar experiência do usuário

Algumas considerações iniciais são importantes. Observe que nos estados *EsperaJogada* e *EsperaEscrita*, a transição para o estado seguinte no fluxo normal de funcionamento do circuito é disparada pela detecção de jogada através do *edge\_detector*. Portanto, acionando o enable de um timer nesses dois estados de espera e desativando o enable após a transição, somos capazes de medir o tempo de reação do jogador como desejado.

Uma observação importante é que a medição é realizada apenas com a detecção de jogada. Portanto, no caso de *timeout* onde o jogador esgota o tempo limite de 5 segundos e perde antes de realizar sua jogada, esse tempo não é armazenado na RAM. Esse cenário será verificado posteriormente na fase de testes.

Vale observar que esses tempos são medidos em função de bordas de clock, portanto para serem interpretados da forma correta é necessário conhecer o período do clock utilizado. Neste projeto foi utilizada a frequência de 1kHz, portanto os tempos são medidos em milissegundos.

A função REPETIR funciona de forma análoga tanto para a vitória quanto para a derrota. Uma observação importante é que como serão exibidos os tempos de reação correspondentes a todas as jogadas realizadas na partida, os contadores utilizados para gerar os sinais de controle das transições foram modificados. Foram utilizados dois contadores: um para contar o número de jogadas realizadas e outro que percorre a memória RAM até atingir esse valor limite. Portanto foi necessário adicionar um *comparador8bits*, monitorando essa contagem.

Um desafio nessa fase final do projeto foi tentar propor novas funcionalidades dentro da limitação de pinos de entrada fornecidos pela FPGA. Uma vez que nosso objetivo é testar e treinar o tempo de reação do usuário, colocamos nosso foco em aumentar a dificuldade do jogo e fornecer uma estatística que possa ser usada para avaliar o desempenho do jogador ao final do jogo.

No nível *11* o jogador realiza um total de 152 jogadas, portanto somar os tempos de reação não era possível para exibição nos display HEX. A média no entanto pode ser exibida mantendo o mesmo número de displays HEX, o que motivou a ideia. Além disso, com a média podemos comparar partidas diferentes e até mesmo partidas jogadas em níveis diferentes.

O timer dedicado à função REPETIR foi proposto por razões práticas. Em versões anteriores, a função REPETIR utilizava o mesmo timer utilizado para indicar timeout na espera de jogada. No entanto, para exibir 152 jogadas do nível *11*, esse mecanismo leva aproximadamente 13 minutos, o que não é prático. Por isso, a função REPETIR utiliza um timer próprio com limite reduzido.

O algoritmo para conversão de binário para BCD funciona em duas etapas.

Primeiro o número é convertido para base 2 para base 2. Fazemos isso percorrendo os bits, um por vez, a partir do mais significativo. Ao processar um bit, estamos multiplicando nosso número por 2 e somando o novo bit. Processar cada bit requer um ciclo de clock, portanto o processo de conversão não é instantâneo. No nosso caso, são necessários dezesseis ciclos de clock.

Devido ao tempo necessário para conversão dos tempos de reação de hexadecimal para BCD antes da exibição no display, os tempos são exibidos apenas ao final do jogo nos estados *TerminouCerto*, *TerminouErrado* e durante a repetição. Tivemos problemas na prática tentando exibir os tempos durante o jogo como uma forma de feedback imediato.

Vale observar que as mudanças propostas requerem pequenas mudanças nas transições da máquina de estados, mas não houve acréscimo ou decréscimo de estados.

### 3. Implementação no Quartus

# 3.1 Novas componentes

### 3.1.1 timer Rep

A maior diferença entre este timer e o timer5k utilizado para timeout na espera de jogada são os sinais de controle, que justificam a utilização de duas componentes diferentes.

```
library IEEE;
2
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
    entity timerRep is
        port (
             clock
                                : in std_logic;
             clr
                                : in std_logic; -- ativo em alto
                                : in std_logic;
             enable
10
                                : out std_logic_vector (13 downto 0);
11
             timeout
                          : out std_logic
12
        );
13
    end entity;
14
15
    architecture comportamental of timerRep is
16
       signal IQ: integer range 0 to 1999;
17
    begin
           asyncreset: process (clr, clock, IQ, enable) -- async reset
18
19
           begin
                  if clr = '1' then
20
21
                         IQ <= 0;
22
                  elsif clock'event and clock='1' then
                         if IQ=1999 then
23
                                IQ <= 1999;
24
                          elsif enable='1' then
25
26
                                IQ <= IQ + 1;
27
                         end if;
28
           else
                         IQ <= IQ;</pre>
29
           end if;
30
31
           end process;
32
           with IQ select
                                '1' when 1999,
34
                  timeout <=</pre>
                                 '0' when others;
           Q <= std_logic_vector(to_unsigned(IQ, Q'length));</pre>
    end architecture;
```

#### 3.1.2 timer Total

A maior diferença entre este timer e os outros dois utilizados no circuito é o seu limite, que é muito maior e é variável em função do nível selecionado.

```
1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.numeric_std.all;
4
5 entity timerTotal is
6  port (
7   clock : in std_logic;
```

```
nivel
                                       : in std_logic_vector(1 downto 0);
             clr
                                 : in std_logic; -- ativo em alto
             enable
                                : in std_logic;
10
11
             timeout
                         : out std_logic
12
        );
13
    end entity;
14
    architecture comportamental of timerTotal is
15
      signal lim, IQ: integer range 0 to 610000; --limite do nivel selecionado
16
17
    begin
18
19
           with nivel select
20
                  lim <= 35000 when "00", --total de 14 jogadas</pre>
                          110000 when "01", --total de 44 jogadas
21
                          225000 when "10", --total de 90 jogadas
22
23
                          380000 when "11"; --total de 152 jogadas
24
25
           asyncreset: process (clr, clock, IQ, enable) -- async reset
26
           begin
                  if clr = '1' then
27
28
                         IQ <= 0;
29
                  elsif clock'event and clock='1' then
                         if IQ=lim then
30
                                IQ <= lim;</pre>
                         elsif enable='1' then
32
                                IQ <= IQ + 1;
                         end if;
           else
36
                         IQ <= IQ;
          end if;
37
38
                  if(IQ = lim) then
                         timeout <= '1';</pre>
40
                  else
                         timeout <= '0';</pre>
41
                  end if;
42
           end process;
44
    end architecture;
```

#### 3.1.3 calculaMedia

Os sinais de controle desta componente podem ser reaproveitados da RAM\_tempos, que armazena os tempos de reação do jogador. Afinal, a média é atualizada quando a RAM tempos escreve um novo tempo de reação.

```
1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.numeric_std.all;
4
```

```
entity calcula_media is
       port (
                               : in std_logic;
             clock
             clr
                               : in std_logic; -- ativo em alto
                               : in std_logic; -- ativo em alto
             enable
                    D
                                       : in std_logic_vector (13 downto 0); --
10
11
                                : out std_logic_vector (13 downto 0) --media das
12
13
14
     );
15
    end entity;
16
17
   architecture comportamental of calcula_media is
      signal nova_jogada, media: integer range 0 to 4999;
18
19
      signal soma: integer range 0 to 800000;
20
      signal num_jogadas: integer range 0 to 152;
21
    begin
22
23
           nova_jogada <= to_integer(unsigned(D));</pre>
24
25
           asyncreset: process (clr, clock, enable) -- async reset
           begin
26
                  if clr = '1' then
                         soma <= 0;
28
29
                         num_jogadas <= 0;</pre>
30
                         media <= 0;
                  elsif clock'event and clock='1' and enable='1' then
                         soma <= soma + nova_jogada;</pre>
32
33
                         num_jogadas <= num_jogadas + 1;</pre>
                         media <= soma/num_jogadas;</pre>
34
                  else
36
                         soma <= soma;</pre>
                         num_jogadas <= num_jogadas;</pre>
37
                         media <= media;
38
                  end if;
39
40
           end process;
41
42
           Q <= std_logic_vector(to_unsigned(media, Q'length));</pre>
    end architecture;
```

## 3.1.4 conversão hexadecimal para BCD

O código utilizado nesta seção não é de autoria da dupla, ele é utilizado respeitando direitos autorais. O site fonte é citado nas referências deste documento.

```
Design Software: Quartus II 64-bit Version 13.1.0 Build 162 SJ Web
8
10
11
         LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
12
13
14
15
        PROCUREMENT OF SUBSTITUTE GOODS, TECHNOLOGY OR SERVICES, ANY CLAIMS
16
17
18
19
20
        Version 1.0 6/15/2017 Scott Larson
21
         Initial Public Release
22
23
25
26 LIBRARY ieee;
27 USE ieee.std_logic_1164.all;
28
29 ENTITY binary_to_bcd_digit IS
          PORT(
30
31
                 clk
                                     ΙN
                                                        STD_LOGIC;
32
                 reset_n :
                                     ΙN
                                                        STD_LOGIC;
34
35
                                    ΙN
                 ena
                                                        STD_LOGIC;
36
                 binary :
                                     IN
                                                        STD LOGIC;
                                           --bit shifted into digit
38
                 c_out
39
                                     BUFFER STD LOGIC;
40
                              --carry out shifted to next larger digit
                                    BUFFER STD LOGIC VECTOR(3 DOWNTO 0));
                 bcd
42
    --resulting BCD output
   END binary_to_bcd_digit;
45 ARCHITECTURE logic OF binary to bcd digit IS
                                   STD LOGIC;
                                                 --keeps track of the previous
46
          SIGNAL prev ena
48
   BEGIN
50
           c out \leftarrow bcd(3) OR (bcd(2) AND bcd(1)) OR (bcd(2) AND bcd(\emptyset));
52
          PROCESS(reset_n, clk)
54
          BEGIN
                 IF(reset_n = '0') THEN
56
```

```
prev ena <= '0';</pre>
58
                          --clear ena history
                          bcd <= "0000";
60
                  ELSIF(clk'EVENT AND clk = '1') THEN
62
                          prev_ena <= ena;</pre>
64
                          --keep track of last enable
                          IF(ena = '1') THEN
                   --operation activated
                                 IF(prev_ena = '0') THEN
69
                                        bcd <= "0000";
70
                                 ELSIF(c out = '1') THEN
71
73
                                        bcd(∅) <= binary;
74
                                        bcd(1) <= NOT bcd(0);</pre>
75
76
                                 --set second register to adjusted value
77
                                        bcd(2) <= NOT (bcd(1) XOR bcd(∅));
78
79
                                        bcd(3) \leftarrow bcd(3) AND bcd(0);
                          --set fourth register to adjusted value
80
                                 ELSE
81
82
                                        bcd <= bcd(2 DOWNTO ∅) & binary;</pre>
83
84
                  --shift register values up and shift in new bit
                                 END IF;
                          END IF;
86
87
                  END IF;
88
           END PROCESS;
90
    END logic;
```

```
BY THIRD PARTIES (INCLUDING BUT NOT LIMITED TO ANY DEFENSE THEREOF),
16
17
18
19
         Version History
20
21
          Initial Public Release
22
          Fixed small corner-case bug
23
25
          Fixed reset logic to include resetting the state machine
26
27
28
29
30
    LIBRARY ieee;
    USE ieee.std_logic_1164.all;
32
    ENTITY binary_to_bcd IS
          GENERIC(
                                 INTEGER := 10; --size of the
                bits
36
                digits: INTEGER := 3); --number of BCD
          PORT(
40
                clk
                                  IN
                                             STD_LOGIC;
                reset_n :
42
                                  IN
                                              STD_LOGIC;
44
    asynchronus reset
                                            STD_LOGIC;
                                 IN
                ena
47
48
                                       STD_LOGIC_VECTOR(bits-1 DOWNTO 0);
                binary:
                          IN
50
                                OUT STD_LOGIC;
                busy
                                              --indicates conversion in
52
                bcd
                                  OUT STD_LOGIC_VECTOR(digits*4-1 DOWNTO
    0)); --resulting BCD number
    END binary to bcd;
    ARCHITECTURE logic OF binary_to_bcd IS
58
                     machine IS(idle, convert);
60
          SIGNAL state
                                         : machine;
62
          SIGNAL binary_reg
                                              STD_LOGIC_VECTOR(bits-1
    DOWNTO 0);
64
           SIGNAL bcd reg
    STD_LOGIC_VECTOR(digits*4-1 DOWNTO 0); --bcd result register
           SIGNAL converter_ena
                                : STD_LOGIC;
```

```
SIGNAL converter inputs
                                              STD LOGIC VECTOR(digits DOWNTO 0);
68
70
            --binary to BCD single digit converter component
71
            COMPONENT binary_to_bcd_digit IS
72
                   PORT(
73
                          c1k
                                               ΙN
                                                                   STD LOGIC;
                                                                   STD_LOGIC;
74
                                              ΙN
                          reset_n
75
                          ena
                                               IN
                                                                   STD_LOGIC;
76
                          binary:
                                       IN
                                                             STD LOGIC;
77
                          c_out
                                            BUFFER STD LOGIC;
78
                          bcd
                                             BUFFER STD_LOGIC_VECTOR(3 DOWNTO
79
     0));
80
            END COMPONENT binary to bcd digit;
81
82
     BEGIN
            PROCESS(reset n, clk)
                   VARIABLE bit count :
85
                                             INTEGER RANGE 0 TO bits+1 := 0;
     --counts the binary bits shifted into the converters
86
87
            BEGIN
88
                   IF(reset_n = '0') THEN
     --asynchronous reset asserted
90
                          bit count := 0;
91
92
                          busy <= '1';
                   --indicate not available
94
                          converter_ena <= '0';</pre>
            --disable the converter
95
96
                          bcd <= (OTHERS => '0');
98
                          state <= idle;</pre>
99
                   ELSIF(clk'EVENT AND clk = '1') THEN
100
101
102
                          CASE state IS
103
104
                                 WHEN idle =>
105
106
                                        IF(ena = '1') THEN
            --converter is enabled
107
108
                                               busy <= '1';
109
110
                                               converter ena <= '1';</pre>
111
                   --enable the converter
112
                                               binary_reg <= binary;</pre>
113
114
                                               bit_count := 0;
115
                          --reset bit counter
116
                                               state <= convert;</pre>
117
```

```
118
                                        ELSE
119
                                 --converter is not enabled
120
                                               busy <= '0';
121
                          --indicate available
122
                                               converter ena <= '0';
123
                   --disable the converter
124
                                               state <= idle;</pre>
125
                                 --remain in idle state
126
                                        END IF;
127
128
                                 WHEN convert =>
129
                                                             --convert state
130
                                        IF(bit_count < bits+1) THEN</pre>
131
132
                                               bit count := bit count + 1;
133
                                                             --increment bit
134
135
                                               converter inputs(∅) <=</pre>
                                               --shift next bit into converter
136
     binary_reg(bits-1);
137
                                               binary_reg <= binary_reg(bits-2</pre>
138
     DOWNTO 0) & '0'; --shift binary number register
139
                                               state <= convert;</pre>
140
                                                                           --remain
141
     in convert state
142
                                        ELSE
143
    --all bits shifted in
144
145
                                               busy <= '0';
146
147
148
                                               converter_ena <= '0';</pre>
149
150 converter
151
                                               bcd <= bcd_reg;</pre>
152
153
154
                                              state <= idle;</pre>
155
156
157
                                        END IF;
158
159
                          END CASE;
160
                   END IF:
161
            END PROCESS;
162
163
164
165
            bcd_digits: FOR i IN 1 to digits GENERATE
166
                   digit_0: binary_to_bcd_digit
167
                          PORT MAP (clk, reset_n, converter_ena,
     converter_inputs(i-1), converter_inputs(i), bcd_reg(i*4-1 DOWNTO i*4-4));
168
```

```
169 END GENERATE;
170
171 END logic;
```

Uma preocupação inicial da dupla era o delay necessário para conversão, no entanto ao realizar testes vimos que a resposta era praticamente instantânea e a conversão pode ser usada na prática sem problemas.

#### 3.1.5 comparador 8bits

Como a memória RAM\_tempos e vetores no geral utilizam indexação com base zero, note que a condição de parada da função REPETIR não é quando o contador atinge o número de jogadas realizadas, mas sim quando ele atinge (número de jogadas realizadas - 1).

Essa consideração é fundamental para o comparador\_8bits e ressalta a importância da ordem das entradas durante a atribuição.

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric std.all;
    entity comparador_8bits is
      port (
        --numero binario A de 8 bits
        i_A : in std_logic_vector(7 downto 0);
10
11
        i_B : in std_logic_vector(7 downto 0);
12
13
14
15
        iguais : out std_logic
16
      );
17
    end entity comparador_8bits;
18
    architecture dataflow of comparador_8bits is
20
    signal A, B: integer range 0 to 4999;
21
22
23
    begin
           A <= to integer(unsigned(i A));
24
25
           B <= to_integer(unsigned(i_B));</pre>
           process(i_A, i_B)
26
27
           begin
28
                  if(A+1 = B)
29
                         then iguais<='1';</pre>
                  else iguais<='0';</pre>
                  end if;
32
           end process;
    end architecture dataflow;
```

#### 3.1.6 contador tempos

O contador\_tempos é bastante semelhante a implementação do contador\_163 fornecida. No entanto como os limites associados a RAM\_tempos são diferentes, pequenos detalhes tiveram de ser ajustados.

```
library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric std.all;
4
    entity contador_tempos is
       port (
            clock : in std_logic;
            clr : in std logic;
            1d
                  : in std_logic;
                  : in std_logic;
10
            ent
11
            enp
                  : in std_logic;
                   : in std_logic_vector (7 downto 0);
12
13
                   limite: in std_logic_vector (7 downto 0);
14
                  : out std_logic_vector (7 downto 0);
            Q
15
            rco
                  : out std_logic
16
       );
17
   end contador_tempos;
18
   architecture comportamental of contador_tempos is
19
20
      signal IQ: integer range 0 to 255;
      signal int limite : integer range 0 to 255;
21
22
   begin
23
24
25
           int limite <= to integer(unsigned(limite));</pre>
26
      process (clock, IQ, ent, int_limite)
28
      begin
29
30
        if clock'event and clock='1' then
          if clr='0' then
                           IQ <= 0;
          elsif ld='0' then IQ <= to_integer(unsigned(D));</pre>
32
          elsif ent='1' and enp='1' then
35
    ativado
36
            if IQ=int_limite then IQ <= int_limite;</pre>
            else
                            IQ <= IQ + 1;
38
            end if;
          else
                             IQ <= IQ;
          end if;
40
        end if;
42
        if IQ=int_limite then rco <= '1';</pre>
        else
                                   rco <= '0';
```

```
45    end if;
46
47    Q <= std_logic_vector(to_unsigned(IQ, Q'length));
48
49    end process;
50    end comportamental;</pre>
```

#### 3.1.7 ram tempos

Vale observar que no arquivo .mif, a RAM\_tempos é inicializada com zero em todas as posições. O que é condizente com o estado obtido após o clear de cada execução. Como os tempos são obtidos a partir da entidade *timer\_5k*, os vetores de entrada e saída da RAM\_tempos utilizam limites condizentes com o timer.

```
library ieee;
2
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity ram_tempos is
        port (
                         : in std_logic;
            clk
8
            endereco
                         : in std logic vector(7 downto 0);
            dado_entrada : in std_logic_vector(13 downto 0);--tempo de reacao
    do jogador
10
11
            we
                         : in std_logic;
                        : in std_logic;
12
            ce
13
            dado saida : out std logic vector(13 downto 0)
14
         );
    end entity ram_tempos;
16
17
    architecture ram_mif of ram_tempos is
18
       type
              arranjo_memoria is array(0 to 255) of std_logic_vector(13 downto
19
    0);
20
      signal memoria : arranjo_memoria;
21
22
      -- Configuração do Arquivo MIF
23
       attribute ram_init_file: string;
24
       attribute ram_init_file of memoria: signal is "ram_tempos_inicial.mif";
25
26
    begin
27
28
      process(clk)
       begin
30
         if (clk = '1' and clk'event) then
               if ce = '0' then -- dado armazenado na subida de "we" com "ce=0"
32
                   if (we = '0')
34
                       then memoria(to_integer(unsigned(endereco))) <=</pre>
36
    dado_entrada;
                   end if;
```

```
38
                end if;
           end if;
40
       end process;
42
       -- saida da memoria
       dado_saida <= memoria(to_integer(unsigned(endereco)));</pre>
46
     end architecture ram_mif;
48
     architecture ram_modelsim of ram_tempos is
50
       type
               arranjo_memoria is array(0 to 255) of std_logic_vector(13 downto
    0);
       signal memoria : arranjo_memoria := ( "00000000000000000000",
                                                 "000000000000000",
                                                 "000000000000000"
                                                 "000000000000000",
                                                 "000000000000000",
                                                 "000000000000000",
                                                 "000000000000000",
                                                 "000000000000000"
                                                 "000000000000000",
60
                                                 "00000000000000",
62
                                                 "000000000000000",
                                                 "000000000000000",
64
                                                 "000000000000000"
                                                 "000000000000000".
                                                 "000000000000000",
                                                 "000000000000000",
67
68
                     "000000000000000",
70
                                                 "000000000000000",
                                                 "00000000000000",
71
                                                 "000000000000000",
73
                                                 "000000000000000",
                                                 "000000000000000"
75
                                                 "000000000000000",
                                                 "00000000000000000",
76
                                                 "000000000000000",
78
                                                 "000000000000000",
79
                                                 "000000000000000"
80
                                                 "000000000000000",
                                                 "000000000000000",
82
                                                 "000000000000000",
                                                 "000000000000000",
84
                                                 "000000000000000",
86
                     "000000000000000",
                                                 "000000000000000",
                                                 "000000000000000",
88
```

```
89
                                                   "000000000000000",
                                                   "000000000000000",
90
91
                                                   "000000000000000",
                                                   "000000000000000",
92
                                                   "000000000000000",
94
                                                   "000000000000000",
                                                   "0000000000000000",
                                                   "000000000000000",
96
                                                   "0000000000000000000",
98
                                                   "000000000000000",
99
                                                   "000000000000000",
                                                   "000000000000000",
100
                                                   "000000000000000",
101
102
103
                     "000000000000000",
104
                                                   "000000000000000",
                                                   "000000000000000",
105
                                                   "000000000000000",
106
                                                   "00000000000000",
107
                                                   "000000000000000",
108
109
                                                   "000000000000000",
110
                                                   "000000000000000"
                                                   "000000000000000",
111
                                                   "000000000000000
112
                                                   "000000000000000",
113
114
                                                   "000000000000000",
115
                                                   "000000000000000"
116
                                                   "000000000000000000",
                                                   "000000000000000",
117
118
                                                   "000000000000000",
119
                     "000000000000000",
120
121
                                                   "000000000000000",
                                                   "000000000000000",
122
                                                   "0000000000000000",
123
                                                   "000000000000000",
124
125
                                                   "000000000000000"
126
                                                   "000000000000000",
                                                   "000000000000000",
127
                                                   "000000000000000",
128
                                                   "000000000000000",
129
130
                                                   "000000000000000"
131
                                                   "000000000000000",
                                                   "000000000000000",
132
                                                   "000000000000000",
133
                                                   "000000000000000",
134
135
                                                   "000000000000000",
136
                     "000000000000000",
137
                                                   "000000000000000",
138
                                                   "000000000000000",
139
```

```
140
                                                   "000000000000000",
                                                   "000000000000000",
141
                                                   "000000000000000",
142
                                                   "00000000000000",
143
144
                                                   "000000000000000",
145
                                                   "000000000000000",
                                                   "000000000000000",
146
                                                   "000000000000000",
147
                                                   "0000000000000000000",
148
                                                   "000000000000000",
149
                                                   "000000000000000",
150
                                                   "000000000000000",
151
                                                   "000000000000000",
152
153
154
                     "000000000000000",
155
                                                   "000000000000000",
                                                   "000000000000000",
156
                                                   "000000000000000",
157
                                                   "00000000000000",
158
                                                   "000000000000000",
159
                                                   "000000000000000",
160
161
                                                   "000000000000000"
                                                   "000000000000000",
162
                                                   "00000000000000",
163
                                                   "000000000000000",
164
165
                                                   "000000000000000",
166
                                                   "000000000000000"
                                                   "000000000000000000",
167
                                                   "000000000000000",
168
169
                                                   "000000000000000",
170
                     "000000000000000",
171
                                                   "000000000000000",
172
                                                   "000000000000000",
173
                                                   "00000000000000000",
174
175
                                                   "000000000000000",
176
                                                   "000000000000000"
177
                                                   "000000000000000",
                                                   "000000000000000",
178
                                                   "000000000000000",
179
                                                   "000000000000000",
180
181
                                                   "000000000000000"
182
                                                   "000000000000000",
                                                   "000000000000000",
183
                                                   "000000000000000",
184
                                                   "000000000000000",
185
186
                                                   "000000000000000",
189
                     "000000000000000",
190
                                                   "000000000000000",
191
                                                   "000000000000000",
192
```

193		"00000000000000",
194		"00000000000000",
195		"00000000000000",
196		"00000000000000",
197		"00000000000000",
198		"00000000000000",
199		"00000000000000",
200		"00000000000000",
201		"00000000000000",
202		"00000000000000",
203		"00000000000000",
204		"00000000000000",
205		"00000000000000",
206		
207	"00000000000000",	
208		"00000000000000",
209		"00000000000000",
210		"00000000000000",
211		"00000000000000",
212		"00000000000000",
213		"00000000000000",
214		"00000000000000",
215		"00000000000000",
216		"00000000000000",
217		"00000000000000",
218		"00000000000000",
219		"00000000000000",
220		"00000000000000",
221		"00000000000000",
222		"00000000000000",
223		
224	"00000000000000",	
225		"00000000000000",
226		"00000000000000",
227		"00000000000000",
228		"00000000000000",
229		"00000000000000",
230		"00000000000000",
231		"00000000000000",
232		"00000000000000",
233		"00000000000000",
234		"00000000000000",
235		"00000000000000",
236		"00000000000000",
237		"00000000000000",
238		"00000000000000",
239		"00000000000000",
240		
241	"00000000000000",	
242		"00000000000000",
243		"00000000000000",

244		"00000000000000",
245		"00000000000000",
246		"00000000000000",
247		"00000000000000",
248		"00000000000000",
249		"00000000000000",
250		"00000000000000",
251		"00000000000000",
252		"00000000000000",
253		"00000000000000",
254		"00000000000000",
255		"00000000000000",
256		"00000000000000",
257		,
258	"00000000000000",	
259	,	"00000000000000",
260		"00000000000000",
261		"00000000000000",
		•
262		"00000000000000",
263		"00000000000000",
264		"00000000000000",
265		"0000000000000",
266		"00000000000000",
267		"00000000000000",
268		"00000000000000",
269		"00000000000000",
270		"00000000000000",
271		"00000000000000",
272		"00000000000000",
273		"00000000000000",
274		
275	"00000000000000",	
276		"00000000000000" <b>,</b>
277		"000000000000000" <b>,</b>
278		"00000000000000",
279		"00000000000000",
280		"00000000000000" <b>,</b>
281		"00000000000000",
282		"00000000000000",
283		"00000000000000",
284		"00000000000000",
285		"00000000000000",
286		"000000000000000",
287		"000000000000000",
288		"00000000000000",
289		"00000000000000",
290		"00000000000000",
291		
292	"00000000000000",	
293		"00000000000000",
294		"00000000000000",
234		<del></del>

```
295
                                                 "000000000000000",
296
                                                 "000000000000000".
                                                 "000000000000000",
297
                                                 "00000000000000000",
298
299
                                                 "000000000000000",
                                                 "000000000000000",
300
301
                                                 "000000000000000"
                                                 "000000000000000",
302
303
                                                 "000000000000000",
                                                 "000000000000000",
304
                                                 "000000000000000",
305
                                                 "000000000000000",
306
307
                                                 "000000000000000",
308
                    "000000000000000",
309
310
                                                 "000000000000000",
                                                 "000000000000000",
311
                                                 "000000000000000",
312
                                                 "000000000000000",
313
                                                 "000000000000000",
314
315
                                                 "000000000000000",
                                                 "000000000000000"
                                                 "000000000000000",
317
                                                 "00000000000000",
318
319
                                                 "000000000000000",
320
                                                 "000000000000000",
321
                                                 "000000000000000"
322
                                                 "000000000000000".
                                                 "000000000000000",
323
324
                                                 "00000000000000");
326 begin
327
328
       process(clk)
329
       begin
         if (clk = '1' and clk'event) then
330
                if ce = '0' then -- dado armazenado na subida de "we" com "ce=0"
331
332
                    if (we = '0')
334
                         then memoria(to_integer(unsigned(endereco))) <=</pre>
335 dado_entrada;
336
                    end if;
337
                end if;
338
339
           end if;
340
       end process;
341
342
343
       dado_saida <= memoria(to_integer(unsigned(endereco)));</pre>
344
345 end architecture ram_modelsim;
```

#### 3.2 Fluxo de dados




Imagem 2: Diagrama do fluxo de Dados obtido no RTL Viewer

A estratégia de construção incremental do circuito utilizada na disciplina foi muito valiosa especialmente no fluxo de dados. A cada semana foi construída uma base sólida para a edificação da semana seguinte. O diagrama atual é bastante complexo e de muito dificil leitura, mas conhecendo bem a base lançada nas primeiras sete semanas fomos capazes de navegar pelo circuito adicionando nossos novos componentes.

Observe entre as linhas 310 e 313 que o limite dos contador de tempos responsável por percorrer a RAM é calculado em função do nível de jogo selecionado. Vale observar que no último nível, composto por 16 jogadas, o cenário de vitória é composto por 152 jogadas. Logo a capacidade da RAM\_tempos deve ser maior ou igual a 152.

Outra boa observação é que os dois contadores associados às modificações do tempo de reação podem ser diferenciados pelos seus sinais de enable. O sinal *escreve\_tempo* é usado no contador que congela após o final do jogo, armazenando o total de jogadas realizadas. Já o sinal *conta jogadas* é ativado também durante a função REPETIR.

```
library ieee;
2
      use ieee.std_logic_1164.all;
      entity fluxo_dados is
             port(
                    clock:
                                                      in std_logic;
                                        in std_logic;
             zerac:
                                               in std_logic;
                    zeraLim:
             contac:
                                               in std_logic;
10
                                        in std logic;
             escrevem:
11
                                                      in std_logic;
                    repetir:
12
                    nivel:
                                               in std_logic_vector(1 downto 0);
13
                    enable nivel:
                                        in std logic;
14
             chaves:
                                                   std_logic_vector(3 downto 0);
                                               in
15
                    escreve_tempo:
                                               in
                                                   std logic;
                                                       std_logic; --NOVIDADE
16
                    enable_rep:
                                               in
                                                   std logic; --NOVIDADE
17
                    reset rep:
                                                      in std_logic;
18
                    zeraR:
19
                    enableR:
                                               in std_logic;
20
                    incrementaLimite: in std_logic;
21
                                                      in std_logic;
                    treset:
                    tenable:
                                                      in std_logic;
22
23
                    pronto_UC:
                                               in std_logic;
24
                    zera_tempo:
                                               in std_logic;
25
                    conta_jogadas:
                                               in std_logic;
                                        in std_logic; --NOVIDADE
26
                    mostra media:
                    timeout:
                                                      out std_logic;
27
                                        out std_logic; --NOVIDADE
28
                    timeout_rep:
29
                    timeout_total:
                                               out std_logic; --NOVIDADE
30
                    limiteMaximo:
                                               out std logic;
                                        out std_logic;
             igual:
             fimc:
32
                                        out std_logic;
                    db_tem_jogada:
                                        out std_logic;
                                               out std_logic;
34
                    jogada_feita:
                    repetir edge:
                                        out std logic;
                    acabou repetir:
                                       out std logic;
36
                    saida_tempo:
                                        out std_logic_vector(13 downto 0);
38
             db_contagem:
                                 out std_logic_vector(3 downto 0);
                                 out std_logic_vector(3 downto 0);
39
             db memoria:
40
                    db limite:
                                               out std logic vector(3 downto 0);
                    db nivel:
                                               out std_logic_vector(3 downto 0);
42
                    db_jogada:
                                               out std_logic_vector(3 downto 0)
             );
44
      end entity;
45
```

```
architecture dataflow of fluxo_dados is
47
      component contador_163
         port (
48
              clock : in std_logic;
50
              clr
                    : in std_logic;
              1d
                     : in std logic;
52
              ent
                    : in std_logic;
                    : in std_logic;
              enp
                     : in std_logic_vector (3 downto 0);
                     limite: in std logic vector (3 downto 0);
                    : out std_logic_vector (3 downto 0);
                    : out std_logic
              rco
58
         );
      end component;
60
      component comparador_85
62
        port (
          i A3
                : in std logic;
          i B3
               : in std logic;
          i A2
                : in std logic;
          i B2
                 : in std_logic;
              i A1
                     : in std_logic;
          i B1
                 : in std logic;
                 : in std_logic;
          i A0
                : in std_logic;
70
          i B0
71
          i_AGTB : in std_logic;
72
          i ALTB : in std_logic;
73
          i_AEQB : in std_logic;
74
          o_AGTB : out std_logic;
75
          o_ALTB : out std_logic;
          o_AEQB : out std_logic
76
77
        );
78
      end component;
79
80
      component ram_16x4
81
         port (
82
                    c1k
                                              : in std logic;
83
            endereco
                          : in std_logic_vector(3 downto 0);
84
            dado_entrada : in std_logic_vector(3 downto 0);
                          : in std logic;
            we
                          : in std logic;
            ce
            dado_saida
                          : out std_logic_vector(3 downto 0)
87
88
          );
89
      end component;
90
      component registrador_4bits
             port
             (
94
                    clock : in std logic;
                   clear : in std_logic;
                   enable : in std_logic;
96
```

```
D : in std_logic_vector(3 downto 0);
98
                    Q : out std_logic_vector(3 downto 0)
99
             );
100
      end component;
101
102
       component edge_detector
103
             port
104
                    clock : in std_logic;
105
106
                    reset : in std logic;
107
                    sinal : in std_logic;
108
                    pulso : out std_logic
109
             );
110
      end component;
111
112
      component timer5k is
113
          port
114
115
               clock
                                 : in std logic;
               clr
                                 : in std logic; -- ativo em alto
116
117
               enable
                                  : in std_logic;
118
                                  : out std_logic_vector (13 downto 0);
119
               timeout
                           : out std logic
120
          );
121
      end component;
122
123
      component timerRep
124
         port (
125
                                 : in std_logic;
               clock
126
               clr
                                 : in std_logic; -- ativo em alto
127
               enable
                                  : in std_logic;
128
                                  : out std_logic_vector (13 downto 0);
129
               timeout
                           : out std_logic
130
          );
131
      end component;
132
133
      component registrador_2bits
134
        port (
135
          clock: in std logic;
136
          clear: in std logic;
137
          enable: in std logic;
                   in std_logic_vector(1 downto 0);
138
          D:
139
          Q:
                   out std_logic_vector(1 downto 0)
140
         );
141
      end component;
142
143
      component ram_tempos
144
         port (
145
                           : in std logic;
              c1k
146
                           : in std_logic_vector(7 downto 0);
              endereco
147
              dado_entrada : in std_logic_vector(13 downto 0);--tempo de reacao
```

```
148
149
                           : in std_logic;
             we
150
                          : in std logic;
151
             dado_saida : out std_logic_vector(13 downto 0)
152
          );
153
      end component;
154
155
      component contador_tempos
156
         port (
157
              clock : in std logic;
                    : in std_logic;
158
              clr
159
              1d
                     : in std_logic;
160
              ent
                    : in std logic;
                    : in std logic;
161
              enp
162
                     : in std logic vector (7 downto 0);
163
                     limite: in std_logic_vector (7 downto 0);
164
                     : out std_logic_vector (7 downto 0);
165
              rco : out std logic
166
         );
167
      end component;
168
169
      component comparador_8bits
170
        port (
171
          --numero binario A de 14 bits
172
          i_A : in std_logic_vector(7 downto 0);
173
          --numero binario B de 14 bits
174
175
          i_B : in std_logic_vector(7 downto 0);
176
177
178
179
          iguais : out std_logic
180
        );
181
      end component;
182
      component calcula_media
183
184
         port (
185
              clock
                                 : in std logic;
                                 : in std_logic; -- ativo em alto
186
              clr
189
              enable
                                 : in std logic; -- ativo em alto
190
                     D
                                        : in std_logic_vector (13 downto 0); --
191
192
                                 : out std_logic_vector (13 downto 0) --media
193
      das entradas fornecidas
194
         );
195
      end component;
196
197
      component timerTotal
198
         port (
199
              clock
                                 : in std_logic;
                                        : in std_logic_vector(1 downto 0);
200
                      nivel
```

```
201
               clr
                                 : in std_logic; -- ativo em alto
               enable
                                 : in std_logic;
203
               timeout
                           : out std_logic
204
          );
205
      end component;
206
207
      signal s_endereco, led_jogada : std_logic_vector(3 downto 0);
      signal s_dados: std_logic_vector(3 downto 0);
208
209
      signal or_jogada : std_logic;
210
      signal nzerac : std logic;
211
      signal nzeraLim: std logic;
      signal limite, valor_nivel_4bits : std_logic_vector (3 downto 0);
212
213
      signal valor_nivel_2bits : std_logic_vector(1 downto 0);
214
      signal tem jogada feita: std logic;
215
      signal not escrevem : std logic;
216
      --NOVIDADES
217
      signal not escreve tempo, not zera tempo: std logic;
218
219
      signal limite tempo, endereco tempo, ultima jogada: std logic vector(7
220
      downto 0);
221
      signal tempo_reacao, saida_ram_tempos, media: std_logic_vector(13 downto
222
      0);
223
224
      begin
225
      nzerac <= not zerac;
226
      nzeraLim <= not zeraLim;</pre>
227
      not_escrevem <= not escrevem;</pre>
228
      not_escreve_tempo <= not escreve_tempo;</pre>
      not zera tempo <= not zera tempo;</pre>
230
      or jogada <= chaves(0) or chaves(1) or chaves(2) or chaves(3);
231
232
      G1: contador_163 port map(
233
234
               clock => clock,
235
              clr => nzerac,
                     => '1',
236
              1d
237
              ent
                    => contac,
238
              enp
                     => contac,
239
                     => "0000°,
                     limite=> limite,
240
241
              Q
                     => s endereco,
242
              rco => fimc);
243
244
      GLim: contador 163 port map(
245
              clock => clock,
              clr => nzeraLim,
246
247
              1d
                     => '1',
                     => incrementaLimite,
248
              ent
249
               enp
                     => incrementaLimite,
250
              D
                     => "0000",
                      limite=> valor_nivel_4bits,
251
```

```
252
               Q
                     => limite,
253
                     => limiteMaximo);
               rco
254
      G2: comparador_85 port map(
255
256
                   i_A3 => s_dados(3),
                        => chaves(3),
257
                   i B3
                   i_A2 => s_dados(2),
258
                   <u>i_B2</u> => chaves(2),
259
260
                   i_A1
                         => s_dados(1),
261
                   i B1 => chaves(1),
262
                   i_A0 => s_dados(0),
263
                   i_B0 => chaves(0),
264
                   i_AGTB => '0',
265
                   i ALTB => '0',
266
                   i AEQB => '1',
267
                   o_AGTB => open,
268
                                  o_ALTB => open,
269
                   o_AEQB => igual);
270
271
      G3: ram_16x4 port map(
272
                    clk
                                                => clock,
273
                    endereco
                                  => s_endereco,
274
                    dado_entrada => chaves,
275
                    we
                                  => not escrevem,
                                  => '0',
276
                    ce
277
                    dado_saida
                                  => s_dados);
278
279
      G4 : edge_detector port map
280
281
                    clock => clock,
282
                    reset => '0',
283
                    sinal => or_jogada,
284
                    pulso => tem_jogada_feita
285
             );
286
287
      G5 : registrador_4bits port map
288
289
                    clock => clock,
290
                    clear => zeraR,
291
                    enable => enableR,
                    D => led_jogada,
292
                    Q => db_jogada
293
294
             );
295
296
      G6 : timer5k port map
297
298
                    clock => clock,
299
                                  => treset,
300
                    enable => tenable,
301
                                         => tempo_reacao,
302
                    timeout
                                  => timeout
```

```
303
304
       G7 : edge_detector port map
305
306
                     clock => clock,
307
                     reset => '0',
308
                     sinal => repetir,
309
                    pulso => repetir_edge
310
              );
311
       G8: registrador_2bits port map
312
313
                    clock => clock,
314
                    clear => '0',
315
                    enable => enable_nivel,
                    D => nivel,
317
                    Q => valor nivel 2bits);
318
319
      db_tem_jogada <= tem_jogada_feita;</pre>
      jogada_feita <= tem_jogada_feita;</pre>
320
321
      db_contagem <= s_endereco;</pre>
322
      db memoria <= s dados;</pre>
323
      db_limite <= limite;</pre>
324
325
      with valor nivel 2bits select
326
             valor_nivel_4bits <= "0011" when "00",</pre>
                                                               "0111" when "01",
327
328
                                                               "1011" when "10",
                                                               "1111" when others;
329
330
      db_nivel <= "00" & valor_nivel_2bits;</pre>
331
332
      with pronto_UC select
                     led_jogada <= chaves when '0',</pre>
334
                                                   s_dados when '1';
336
       --NOVIDADES PROJETO DE GRUPO
338
      G9: ram_tempos port map(
                            => clock,
              clk
340
                            => endereco_tempo,
              endereco
341
              dado_entrada => tempo_reacao, --tempo de reacao do jogador
342
              we
                           => not escreve tempo,
                            => '0',
343
              ce
344
              dado_saida => saida_ram_tempos);
345
346
      with valor nivel 2bits select
347
                     limite tempo <= "00001110" when "00", --1+2+3+4+4=14
                                                         "00101100" when "01",
348
349
350
                                                         "01011001" when "10",
352
                                                         "10011000" when
      others; --1+2+...+16+16=152
```

```
G10: contador_tempos port map(
               clock => clock,
357
               clr
                     => not_zera_tempo,
               1d
                     => '1',
358
359
                     => conta_jogadas,
               ent
360
               enp
                     => conta_jogadas,
                     => "00000000",
362
                      limite=> limite_tempo,
                     => endereco_tempo,
               Q
                     => open);
               rco
366
      G11: contador_tempos port map(
367
                    clock => clock,
368
                    clr
                           => nzeraLim,
                    ld
                          => '1',
370
                    ent
                          => escreve_tempo,
371
                    enp => escreve_tempo,
372
                                 => "000000000",
373
                    limite=> limite tempo,
374
                          => ultima_jogada,
375
                          => open);
                    rco
376
377
      -- se ultima jogada e endereco tempo sao iguais, acabou
      G12: comparador_8bits port map(
378
379
380
          i_A => endereco_tempo,
381
382
          --numero binario B de 14 bits
383
          i_B => ultima_jogada,
384
385
386
387
          iguais => acabou_repetir
388
        );
389
390
      G13: timerRep port map(
391
               clock
                                  => clock,
               clr
                                 => reset_rep, -- ativo em alto
               enable
                                 => enable rep,
394
               Q
                                  => open,
395
               timeout
                                 timeout_rep
396
         );
398
      with mostra media select
399
             saida_tempo <= saida_ram_tempos when '0',</pre>
400
                                               media when others;
401
      G14: calcula media port map(
403
               clock
                                 => clock,
404
               clr
                                 => zeraLim, -- ativo em alto
```

```
405
               enable
                                   => escreve_tempo, -- ativo em alto
406
                       D
                                          => tempo_reacao, -- tempo de reacao da
407
408
               Q
                                   => media --media das entradas fornecidas
409
          );
410
       G15: timerTotal port map(
411
412
               clock
                                   => clock,
413
                       nivel
                                          => valor_nivel_2bits,
414
               clr
                                   => zeraLim, -- so damos reset entre execucoes
415
                                   => tenable, -- mas contamos junto com timer5k
               enable
416
               timeout
                            => timeout_total
417
          );
418
419
       end architecture;
```

#### 3.3 Unidade de controle




Imagem 3: Diagrama de Transição da Máquina de Estados obtido no Quartus

A estrutura da máquina de estados é a mesma, no entanto, ao adicionar o *timeout\_total* foi necessário rever as transições que levam ao final do jogo. Foi necessário também realizar a atribuição de sinais de controle utilizados no fluxo de dados.

O sinal *escreve\_tempo* é acionado nos estados que seguem detecção de jogada, funcionando como *write enable* na RAM\_tempos.

O sinal *conta\_jogadas* atua como *enable* do contador que percorre a RAM\_tempos. Não apenas ele deve ser acionada na detecção de jogada, mas também para percorrer a RAM durante a execução da função REPETIR.

O sinal *zera\_tempo* é utilizado para *clear* da RAM\_tempos entre os diferentes jogos que são realizados na placa. É importante retornar o circuito para suas condições iniciais após cada execução.

```
library ieee;
use ieee.std_logic_1164.all;
```

```
entity unidade_controle is
           port (
                                                   in std_logic;
                  clock:
                                                   in std_logic;
                  reset:
                                                   in std_logic;
                  jogar:
                  repetir_edge:
                                            in std logic;
10
                  fim:
                                                   in std_logic;
                                                          in std_logic;
11
                  igual:
                  jogada:
12
                                                                  std_logic;
13
                  limiteMaximo:
                                             in std logic;
14
                  timeout:
                                                          in std_logic;
15
                  acabou_repetir: in std_logic;
16
                  timeout_rep:
                                             in std_logic;--NOVIDADE
17
                  timeout total:
                                                    in std logic; -- NOVIDADE
18
                  treset:
                                                          out std logic;
                  tenable:
                                                          out std_logic;
20
                  enable_rep:
                                                   out std_logic; -- NOVIDADE
                                                   out std logic; -- NOVIDADE
21
                  reset rep:
22
                  mostra media:
                                            out std logic; -- NOVIDADE
23
                                            out std logic; -- NOVIDADE
                  esta jogando:
24
                  escreve:
                                                          out std_logic;
25
                                                   out std_logic;
                  zera:
26
                  conta:
                                                   out std logic;
27
                  pronto:
                                                   out std_logic;
28
                                                   out std_logic;
                  registra:
29
                  espera:
                                                          out std_logic;
30
                  enable nivel:
                                            out std_logic;
                                                   out std logic;
                  escreve_tempo:
32
                  zera_tempo:
                                                   out std_logic;
33
                  conta_jogadas:
                                                   out std_logic;
                  acertou:
                                                   out std_logic;
                  errou:
                                                          out std_logic;
                  incrementaLimite: out std_logic;
36
                  zeraLim:
                                                   out std_logic;
38
                  db_estado:
                                                   out std_logic_vector(3 downto
    0);
                                                   out std_logic_vector(6 downto
40
                  mensagem0:
    0);
42
                  mensagem1:
                                                   out std_logic_vector(6 downto
    0)
44
           );
45
    end entity;
    architecture fsm of unidade controle is
48
       type t estado is (Aguarda, --estado inicial
                                               Prepara, --inicia circuito para
50
                                               InicioCiclo, --inicio de novo
52
    ciclo, aguardando
                                               EsperaJogada, --esperado
     edge_detector detectar jogada
```

```
ArmazenaJogada, --armazena jogada
                                                ComparaJogada, --compara jogada
    com memoria
58
                                                AcertouJogada,
                                                CicloCerto, -- chegamos no limite
60
                                                TerminouCerto,
62
                                                TerminouErrado,
                                                AumentaLimite, --aumentar jogadas
64
    para proxima rodada
                                                EsperaEscrita, --espera escrita
                                                ResetContador,
68
                                                EscreveJogada,
69
                                                PassaJogadaERRADO, --NOVIDADE
                                                ExibeJogadaERRADO, --NOVIDADE
71
                                                PassaJogadaCERTO, --NOVIDADE
                                                ExibeJogadaCERTO); --NOVIDADE
72
73
       signal Eatual, Eprox: t estado;
74
       signal certo : std logic;
75
76
    begin
       -- memoria de estado
78
       process (clock, reset)
79
       begin
80
         if reset='1' then
81
           Eatual <= Aguarda;</pre>
                  certo <= '1';
82
         elsif clock'event and clock = '1' then
83
84
                  Eatual <= Eprox;</pre>
                  certo <= igual;</pre>
         end if;
87
       end process;
88
90
       Eprox <=
           Aguarda when Eatual=Aguarda and jogar='0' else
91
           Prepara when Eatual=Aguarda and jogar='1' else
                  Prepara when (Eatual=TerminouCerto or Eatual=TerminouErrado)
     and jogar='1' else
94
95
                  EsperaEscrita when Eatual=Prepara else
96
                  InicioCiclo when Eatual=ResetContador else
98
                  EsperaJogada when Eatual=InicioCiclo else
                  EsperaJogada when Eatual=EsperaJogada and jogada='0' and
99
     timeout='0' and timeout_total='0' else
100
101
                  EsperaJogada when Eatual=AcertouJogada and fim='0' else --nao
102
103
104
                  ArmazenaJogada when Eatual=EsperaJogada and jogada='1' and
105
    timeout='0' and timeout_total='0' else
```

```
106
                  ComparaJogadawhen Eatual=ArmazenaJogada else
                  AcertouJogada when Eatual=ComparaJogada and certo='1' and
108
109
    fim='0'else
110
                  TerminouErrado when Eatual=ComparaJogada and certo='0' else
111
                  TerminouErrado when Eatual=EsperaJogada and timeout='1' else
112
                  TerminouErrado when Eatual=EsperaJogada and timeout_total='1'
113 else
114
115
116
                  AumentaLimite when Eatual=ComparaJogada and certo='1' and
    fim='1' else
117
118
                  CicloCerto when Eatual=AumentaLimite and limiteMaximo='0'
119
    else
120
121
                  EsperaEscrita when Eatual=CicloCerto else
122
                  EsperaEscrita when Eatual=EsperaEscrita and jogada='0' and
123 timeout='0' and timeout total='0' else
124
                  TerminouErrado when Eatual=EsperaEscrita and timeout='1' else
125
                  TerminouErrado when Eatual=EsperaEscrita and
126 timeout_total='1' else
127
                  EscreveJogada when Eatual=EsperaEscrita and jogada='1' and
128
   timeout='0' and timeout total='0' else
129
                  ResetContador when Eatual=EscreveJogada else
130
131
                  TerminouCerto when Eatual=AumentaLimite and limiteMaximo='1'
132
    else
           TerminouCerto when Eatual=TerminouCerto and jogar='0' and
133
134 repetir edge='0' else
135
           TerminouErrado when Eatual=TerminouErrado and jogar='0' and
136 repetir_edge='0' else
137
                  ExibeJogadaERRADO when Eatual=TerminouErrado and jogar='0'
138
139
    and repetir_edge='1' else
140
                  ExibeJogadaERRADO when Eatual=ExibeJogadaERRADO and
141
    timeout rep='0' else
142
                  PassaJogadaERRADO when Eatual=ExibeJogadaERRADO and
143
    timeout rep='1' and acabou repetir='0' else
144
                  TerminouErrado when Eatual=ExibeJogadaERRADO and
145
    timeout rep='1' and acabou repetir='1' else
146
                  ExibeJogadaERRADO when Eatual=PassaJogadaERRADO else
147
148
                  ExibeJogadaCERTO when Eatual=TerminouCerto and jogar='0' and
149
    repetir edge='1' else
150
                  ExibeJogadaCERTO when Eatual=ExibeJogadaCERTO and
151
    timeout rep='0' else
152
                  PassaJogadaCERTO when Eatual=ExibeJogadaCERTO and
153
    timeout_rep='1' and acabou_repetir='0' else
154
                  TerminouCerto when Eatual=ExibeJogadaCERTO and
155
    timeout_rep='1' and acabou_repetir='1' else
                  ExibeJogadaCERTO when Eatual=PassaJogadaCERTO else
156
```

```
157
158
                   Aguarda;
159
160
161
       with Eatual select
162
         zera <= '1' when Prepara | ResetContador | TerminouErrado |</pre>
163
     TerminouCerto,
164
                                 '0' when others;
165
166
       with Eatual select
167
         conta <= '1' when AcertouJogada | CicloCerto | PassaJogadaERRADO |</pre>
168
    PassaJogadaCERTO,
169
                    '0' when others;
170
171
       with Eatual select
172
         pronto <= '1' when TerminouCerto | TerminouErrado | PassaJogadaERRADO</pre>
     | ExibeJogadaERRADO | PassaJogadaCERTO | ExibeJogadaCERTO,
173
174
                    '0' when others;
175
176
           with Eatual select
177
                   acertou <= '1' when TerminouCerto | PassaJogadaCERTO |</pre>
178
    ExibeJogadaCERTO,
179
                                               '0' when others;
180
           with Eatual select
181
182
                   errou <= '1' when TerminouErrado | PassaJogadaERRADO |
183
    ExibeJogadaERRADO,
184
                                        '0' when others;
185
186
           with Eatual select
189
                   registra <= '1' when ArmazenaJogada | PassaJogadaERRADO |
    ExibeJogadaERRADO | PassaJogadaCERTO | ExibeJogadaCERTO,
190
191
                                        '0' when others;
192
193
            with Eatual select
                   incrementalimite <= '1' when Aumentalimite, --no proximo</pre>
194
195
196
                                                               '0' when others;
197
           with Eatual select
198
                   zeraLim <= '1' when Prepara,</pre>
199
                                          '0' when others;
           with Eatual select
200
201
                   escreve <= '1' when EscreveJogada,
202
                     '0' when others;
203
            with Eatual select
204
                   treset <= '1' when AcertouJogada | InicioCiclo |</pre>
205
206
     TerminouErrado | PassaJogadaERRADO | CicloCerto | TerminouCerto |
207
     PassaJogadaCERTO,
208
                   '0' when others;
209
```

```
210
           with Eatual select
                  tenable <= '1' when EsperaJogada | EsperaEscrita,
211
212
                  '0' when others:
213
214
           with Eatual select
215
                  espera <= '1' when EsperaEscrita,
216
                                       '0' when others;
217
           with Eatual select
218
219
                  enable nivel <= '1' when Aguarda | Prepara | TerminouCerto |
220
    TerminouErrado,
221
                                                     '0' when others;
222
223
           with Eatual select
224
                  escreve tempo <= '1' when ArmazenaJogada | EscreveJogada,
225
                                                      '0' when others;
226
227
           with Eatual select
228
                                      '1' when Prepara | TerminouCerto |
                  zera tempo <=
229
    TerminouErrado,
                                                    '0' when others;
230
231
232
           with Eatual select
233
                  conta_jogadas <= '1' when ArmazenaJogada | EscreveJogada |</pre>
234 PassaJogadaCERTO | PassaJogadaERRADO,
235
                                                      '0' when others;
           with Eatual select
236
237
                  enable rep <= '1' when ExibeJogadaERRADO |
238 ExibeJogadaCERTO,
239
                                                    '0' when others;
240
           with Eatual select
                              <= '1' when TerminouErrado | TerminouCerto |
241
                  reset_rep
242 PassaJogadaCERTO | PassaJogadaERRADO,
243
                                                    '0' when others;
244
245
           with Eatual select
                  mostra_media <= '1' when TerminouErrado | TerminouCerto,
246
247
                                                     '0' when others:
248
249
           with Eatual select -- HEX 4
250
                  mensagem0 <= "1000010" when Aguarda, -- G
251
                                              "0001111" when Prepara, -- R
252
                                              "1000110" when InicioCiclo, -- C
253
                                              "1100000" when EsperaJogada,--J
254
                                              "1100000" when ArmazenaJogada, -- J
255
                                              "1100000" when ComparaJogada,--J
256
                                              "1100000" when AcertouJogada,--J
257
                                              "1000110" when CicloCerto, -- C
258
                                              "0000110" when EsperaEscrita, -- E
259
                                              "1100000" when EscreveJogada, -- J
                                              "1111111" when
260
```

```
261 TerminouCerto, -- nada
                                             "111111" when
263 TerminouErrado, -- nada
264
                                             "1000110" when ResetContador, -- C
                                             "1000111" when AumentaLimite,--L
265
266
                                             "1111111" when PassaJogadaERRADO
267
    PassaJogadaCERTO, -- nada
                                             "1111111" when ExibeJogadaERRADO |
268
269
    ExibeJogadaCERTO; --nada
270
271
           with Eatual select --HEX5
272
                  mensagem1 <= "0001000" when Aguarda, --A
273
                                             "0001100" when Prepara, -- P
274
                                              "1111001" when InicioCiclo,--I
275
                                             "0000110" when EsperaJogada, -- E
276
                                             "0001000" when ArmazenaJogada, -- A
277
                                             "1000110" when ComparaJogada, -- C
                                             "0001000" when AcertouJogada, --A
278
279
                                             "1000110" when CicloCerto, --C
280
                                             "0000110" when EsperaEscrita, -- E
                                             "0000110" when EscreveJogada, -- E
281
282
                                             "1000010" when TerminouCerto, -- G
                                             "0001100" when TerminouErrado,--P
283
284
                                             "0001111" when ResetContador, -- R
                                             "0001000" when AumentaLimite, --A
285
286
                                             "1111111" when PassaJogadaERRADO
287
    PassaJogadaCERTO, --nada
                                             "1111111" when ExibeJogadaERRADO |
288
289
    ExibeJogadaCERTO; - - nada
290
291
           with Eatual select
                  esta_jogando <= '0' when TerminouCerto | TerminouErrado |
292
293 PassajogadaERRADO | PassaJogadaCERTO | ExibeJogadaERRADO |
294
    ExibeJogadaCERTO,
295
                                                    '1' when others;
296
      -- saida de depuracao (db estado)
297
298
           with Eatual select
299
                  db estado <=
    x"0" when Aguarda,
300
    x"1" when Prepara,
301
302 x"2" when InicioCiclo,
303 x"3" when EsperaJogada,
304 x"4" when ArmazenaJogada, -- -> #19
305 x"5" when ComparaJogada, -- -> #12
306 x"6" when AcertouJogada, -- -> #02
307 x"7" when CicloCerto,
308 x"8" when EsperaEscrita, -- -> #00
309 x"9" when EscreveJogada,
310 x"A" when TerminouCerto, -- -> #08
311 x"B" when TerminouErrado, -- -> #03
```

```
312 x"C" when ResetContador, -- -> #46
313 x"D" when AumentaLimite, -- -> #21
314 x"E" when PassaJogadaERRADO, -- -> #06
315 x"F" when ExibeJogadaERRADO, -- -> #0E
316 x"E" when PassaJogadaCERTO, -- -> #06
317 x"F" when ExibeJogadaCERTO; -- -> #0E
318
319
320 end fsm;
```

### 3.4 circuito final




Imagem 4: Diagrama do circuito obtido no RTL Viewer

```
11
            nivel
                          : in std_logic_vector(1 downto 0); --NOVIDADE
            leds
                          : out std_logic_vector(3 downto ∅);
            espera : out std_logic; --NOVIDADE
13
14
                         : out std_logic;
15
            acertou
                         : out std_logic;
                         : out std logic;
16
            errou
17
            db_tempo_reacao0: out std_logic_vector(6 downto 0);--NOVIDADE HEX 0
18
19
            db_tempo_reacao1: out std_logic_vector(6 downto 0);--NOVIDADE HEX 1
            db tempo reacao2: out std logic vector(6 downto ∅); --NOVIDADE HEX 2
20
21
            db_tempo_reacao3: out std_logic_vector(6 downto 0);--NOVIDADE HEX 3
22
23
            db timeout: out std logic;
24
25
            db timeout total: out std logic;
26
27
                                out std logic vector(6 downto 0);
28
            mensagem0:
29
            mensagem1:
                                out std logic vector(6 downto 0) -- HEX 5
30
     );
     end entity;
32
     architecture arch semana3 of circuito semana3 is
35
36
     component fluxo_dados
                   port(
                                                    in std_logic;
38
                   clock:
           zerac:
                                       in std logic;
40
                                             in std_logic;
                   zeraLim:
                                             in std_logic;
           contac:
42
                                       in std_logic;
           escrevem:
                                                    in std logic;
                   repetir:
44
                  nivel:
                                              in std_logic_vector(1 downto 0);
                                       in std_logic;
                  enable_nivel:
                                              in std_logic_vector(3 downto 0);
46
           chaves:
47
                   escreve_tempo:
                                             in std_logic;
48
                                                     std logic; --NOVIDADE
                   enable_rep:
                                             in
49
                   reset_rep:
                                              in std_logic; --NOVIDADE
50
                                       in std logic; --NOVIDADE
                  mostra media:
                                                    in std logic;
                   zeraR:
52
                   enableR:
                                              in std_logic;
                   incrementaLimite: in std_logic;
                   treset:
                                                    in std logic;
                                                    in std logic;
                  tenable:
                   pronto UC:
                                             in std logic;
                                             in std_logic;
                   zera_tempo:
58
                   conta_jogadas:
                                             in std_logic;
                   timeout:
                                                    out std logic;
                                       out std_logic; --NOVIDADE
60
                   timeout_rep:
                   timeout_total:
                                             out std_logic; --NOVIDADE
61
```

```
limiteMaximo:
62
                                              out std logic;
63
            igual:
                                        out std_logic;
64
            fimc:
                                        out std_logic;
                   db_tem_jogada:
                                        out std_logic;
                   jogada_feita:
                                              out std_logic;
                   repetir edge:
                                        out std logic;
                   acabou_repetir:
                                      out std_logic;
                   saida_tempo:
                                        out std_logic_vector(13 downto 0);
70
            db_contagem:
                                 out std_logic_vector(3 downto 0);
71
            db memoria:
                                 out std logic vector(3 downto 0);
                   db limite:
                                              out std_logic_vector(3 downto 0);
73
                   db nivel:
                                              out std_logic_vector(3 downto 0);
74
                   db_jogada:
                                              out std_logic_vector(3 downto 0)
75
            );
76
     end component;
     component unidade_controle
79
            port(
80
                   clock:
                                                     in std logic;
81
                                                     in std logic;
                   reset:
82
                                                     in std_logic;
                   jogar:
83
                   repetir_edge:
                                              in std_logic;
                   fim:
                                                     in std logic;
84
                   igual:
85
                                                            in std logic;
86
                   jogada:
                                                            in
                                                                    std_logic;
87
                   limiteMaximo:
                                              in std_logic;
88
                   timeout:
                                                            in std_logic;
89
                   acabou repetir:
                                        in std logic;
                                               in std_logic;--NOVIDADE
90
                   timeout rep:
91
                   timeout_total:
                                                     in std_logic; --NOVIDADE
92
                   treset:
                                                            out std_logic;
93
                   tenable:
                                                            out std_logic;
94
                   enable_rep:
                                                     out std logic; -- NOVIDADE
                                                     out std_logic; --NOVIDADE
95
                   reset_rep:
96
                   mostra_media:
                                              out std_logic; --NOVIDADE
97
                   esta jogando:
                                              out std logic;
98
                   escreve:
                                                            out std_logic;
99
                                                     out std logic;
                   zera:
                                                     out std_logic;
100
                   conta:
101
                   pronto:
                                                     out std logic;
                   registra:
                                                     out std logic;
103
                   espera:
                                                            out std_logic;
104
                   enable_nivel:
                                              out std_logic;
105
                                                     out std logic;
                   escreve tempo:
106
                   zera tempo:
                                                     out std logic;
                   conta_jogadas:
107
                                                     out std logic;
108
                   acertou:
                                                     out std_logic;
109
                                                            out std_logic;
110
                   incrementaLimite:
                                        out std logic;
111
                   zeraLim:
                                                     out std_logic;
112
                   db_estado:
                                                     out std_logic_vector(3
```

```
113
     downto 0);
114
                                               out std_logic_vector(6
                 mensagem0:
115 downto 0);
116
                 mensagem1:
                                               out std_logic_vector(6
117
     downto 0)
118
           );
119
     end component;
120
121
    component hexa7seg
122
        port (
123
            hexa : in std_logic_vector(3 downto 0);
124
            sseg : out std_logic_vector(6 downto 0)
125
        );
126
     end component;
127
128
129
     component binary_to_bcd_digit
130
           port(
131
                 clk
                                   in
                                                      std logic;
132
133
                                                      std_logic;
                 reset_n
134
135
                                                     std logic;
                 ena
                                          --activate operation
136
137
                 binary:
                             in
                                                std_logic;
138
139
                                   buffer std logic;
                 c_out
140
                             --carry out shifted to next larger digit
141
                                   buffer std_logic_vector(3 downto 0));
                 bcd
142
143
     end component;
144
145
     component binary_to_bcd
146
           generic(
147
                                   INTEGER := 10; --size of the
                 bits
148
149
                 digits:
                             150 digits to convert to
151
           port(
152
                 clk
                                   in
                                                std logic;
153
154
                                   in
                                                std_logic;
                 reset_n
155
156
   asynchronus reset
157
                                   in
                                                std logic;
                 ena
158
159
160
                 binary:
                                         std_logic_vector(bits-1 downto 0);
161
                       --binary number to convert
162
                                   out std_logic;
                 busy
                                               --indicates conversion in
163
```

```
164
     progress
165
                                     out
                                          std_logic_vector(digits*4-1 downto
                  hcd
     0)); --resulting BCD number
166
167
     end component;
168
169
     component bcd_to_7seg_display
           port(
170
171
                  bcd
                                                in
172
    std_logic_vector(3 downto 0);
173
                  busy
                                           : in
                                                        std logic;
174
                  display_7seg : out std_logic_vector(6 downto 0));
175
     end component;
176
177
    signal not reset
                                    : std logic;
178 signal fimc FD
                                    : std logic;
179
     signal conta UC
                                    : std_logic;
180 signal zera_UC
                                    : std_logic;
181 signal igual
                                    : std logic;
182 signal tudo_certo : std_logic;
183 signal jogada_feita_FD : std_logic;
184
     signal enable
                                     : std_logic;
185 signal final_UC
                                     : std_logic;
189
    signal aux
                                           : std logic vector(3 downto ∅);
190 signal jogada_FD
                                    : std_logic_vector(3 downto ∅);
191 signal contagem
                                    : std_logic_vector(3 downto 0);
192 signal memoria
                                    : std_logic_vector(3 downto 0);
193 signal estado
                                            : std_logic_vector(3 downto ∅);
194 signal jogada
                                     : std_logic_vector(3 downto 0);
195
196
     signal limite_FD : std_logic_vector (3 downto 0);
197    signal limMax_FD : std_logic;
198  signal incLim_UC, conta_jogadas : std_logic;
199
    signal zeraLim : std_logic;
200
    signal escrevem, acabou_repetir : std_logic;
201
     signal errou_UC, fim_UC : std_logic;
202
     signal timeout, treset, tenable, enable_nivel, escreve_tempo, zera_tempo :
203
     std logic;
204
     signal saida_tempo : std_logic_vector(13 downto 0);
205
     signal repetir edge : std logic;
206
207
     --NOVIDADES
209
210
     signal saida BCD : std logic vector(15 downto 0);
211
     signal enable_rep, reset_rep, timeout_rep, busy_BCD, mostra_media,
     timeout_total, esta_jogando: std_logic;
212
213
214
     begin
215
216
     G1: fluxo_dados port map
```

```
217
             (
218
                   clock
                                               => clock,
219
                                               => zera_UC,
                   zerac
220
                   zeraLim
                                        => zeraLim,
221
                   contac
                                                      => conta_UC,
222
                   escrevem
                                               => escrevem,
223
                   repetir
                                                      => repetir,
224
                   nivel
                                                      => nivel,
225
                   enable_nivel
                                        => enable_nivel,
226
                   escreve tempo
                                        => escreve tempo,
227
                   enable_rep
                                               => enable_rep, --NOVIDADE
228
                   reset_rep
                                               => reset_rep, --NOVIDADE
                                               mostra_media, --NOVIDADE
229
                   mostra_media
230
                   chaves
                                                      => botoes,
231
                   zeraR
                                               => zeraLim,
                                                      => registra_UC,
232
                   enableR
                                        => incLim_UC,
233
                   incrementaLimite
234
                   limiteMaximo
                                        => limMax_FD,
235
                   treset
                                               => treset,
236
                   tenable
                                                      => tenable,
237
                   pronto UC
                                               => fim UC,
238
                   zera_tempo
                                               => zera_tempo,
239
                   conta jogadas
                                      => conta_jogadas,
240
                                                      => timeout,
                   timeout
241
                   timeout_rep
                                               => timeout_rep, --NOVIDADE
242
                   timeout_total
                                        => timeout_total, --NOVIDADE
243
                   igual
                                               => igual,
244
                   fimc
                                                      => fimc FD,
245
                   db_tem_jogada
                                               => open,
246
                   jogada_feita
                                        => jogada_feita_FD,
247
                   repetir_edge
                                        => repetir_edge,
248
                   acabou_repetir
                                               => acabou_repetir,
249
                   saida_tempo
                                               => saida_tempo,
250
                   db contagem
                                        => contagem,
251
                   db_memoria
                                               => memoria,
252
                   db limite
                                        => limite_FD,
253
                   db_jogada
                                               =>
                                                      jogada_FD
254
            );
255
256
     G2: unidade controle port map
257
             (
258
                   clock
                                               => clock,
259
                   reset
                                               => reset,
260
                   jogar
                                               => jogar,
261
                   repetir edge
                                        => repetir edge,
262
                   fim
                                                      => fimc_FD,
263
                   igual
                                               => igual,
264
                   jogada
                                                      => jogada_feita_FD,
265
                   limiteMaximo
                                        => limMax FD,
266
                   timeout
                                                      => timeout,
                   acabou_repetir
                                               => acabou_repetir,
267
```

```
268
                   timeout rep
                                              => timeout_rep,--NOVIDADE
                   timeout_total
                                       => timeout_total,
270
                                              => treset,
                   treset
271
                   tenable
                                                     => tenable,
272
                   enable_rep
                                              => enable_rep, --NOVIDADE
                                              => reset_rep,--NOVIDADE
273
                   reset rep
274
                   mostra_media
                                       => mostra_media, --NOVIDADE
275
                   esta_jogando
                                       => esta_jogando, --NOVIDADE
276
                   escreve
                                                     => escrevem,
277
                   zera
                                                     => zera UC,
278
                   conta
                                              => conta_UC,
279
                                                     => fim_UC,
                   pronto
280
                   registra
                                              => registra_UC,
281
                   espera
                                                     => espera,
282
                                                     => acertou,
                   acertou
283
                                              => errou UC,
                   errou
284
                   incrementaLimite
                                       => incLim_UC,
285
                   enable nivel
                                       => enable nivel,
286
                   escreve tempo
                                       => escreve tempo,
287
                   zera tempo
                                              => zera_tempo,
288
                   conta_jogadas
                                      => conta_jogadas,
289
                   zeraLim
                                                     => zeraLim,
290
                   db estado
                                              => estado,
291
                   mensagem0
                                              => mensagem0,
292
                                              => mensagem1
                   mensagem1
293
            );
294
295
     --aux <= "00"&saida tempo(13 downto 12);</pre>
296
297
     --G4: hexa7seg port map(hexa=>saida_tempo(3 downto 0),
298
299
     --G5: hexa7seg port map(hexa=>saida_tempo(7 downto 4),
300
301
     --G6: hexa7seg port map(hexa=>saida_tempo(11 downto 8),
302
303
     --G7: hexa7seg port map(hexa=>aux, sseg=>db_tempo_reacao3);
304
305
     not_reset <= not reset;</pre>
306
307
     G3: binary to bcd
308
            generic map(
309
                   bits
                                              14,
                                                            --size of the binary
                                =>
310
311
                   digits =>
                                                      --number of BCD digits to
312
313
            port map(
                                => clock,
314
                   clk
                                    '1',
315
                   reset_n
316
                                => '1',
317
                   ena
318
```

```
319
                   binary => saida_tempo, --binary number to convert
320
                   busy
                                 => busy_BCD, --indicates conversion in progress
321
                                 => saida_BCD); --resulting BCD number
                   bcd
322
323
     G4: bcd_to_7seg_display port map(bcd=>saida_BCD(3 downto 0),
324
     busy=>esta_jogando, display_7seg=>db_tempo_reacao0);
325
     G5: bcd_to_7seg_display port map(bcd=>saida_BCD(7 downto 4),
     busy=>esta_jogando, display_7seg=>db_tempo_reacao1);
326
327
     G6: bcd_to_7seg_display port map(bcd=>saida_BCD(11 downto 8),
328
     busy=>esta jogando, display 7seg=>db tempo reacao2);
329
     G7: bcd_to_7seg_display port map(bcd=>saida_BCD(15 downto 12),
330
     busy=>esta_jogando, display_7seg=>db_tempo_reacao3);
331
     leds <= jogada_FD;</pre>
     errou <= errou UC;
334
     fim <= fim UC;</pre>
335
     db_timeout <= timeout;</pre>
     db timeout total <= timeout total;</pre>
336
338
     end architecture;
```

#### 4. Testes no ModelSim

Foram realizados 3 testes no ModelSim para verificação da função REPETIR.

- 1. Acionamento da função REPETIR após errar primeira jogada da quarta rodada
- 2. Acionamento da função REPETIR após timeout na primeira jogada da quarta rodada
- 3. Acionamento da função REPETIR após ganhar o jogo no nível 01 (oito jogadas)

Vale observar que os testes realizados não cobrem todos os cenários possíveis, mas consideramos que a cobertura deste plano é suficiente num nível lógico para testar as modificações. Afinal, possíveis erros decorrentes da mudança de nível estão associados a problemas físicos da placa e não a aspectos lógicos do circuito.

#### 4.1 Cenário de teste 1

```
library IEEE;
2
     use IEEE.std_logic_1164.all;
     use IEEE.numeric_bit.all;
     entity tb1 semana2 is
     end entity;
     architecture tb of tb1_semana2 is
           component circuito semana2 is
10
                  port(clock
                                     : in std logic;
11
                                     : in std_logic;
                       reset
12
                                     : in std_logic;
                        jogar
13
                       repetir : in std_logic; --NOVIDADE
14
                                     : in std logic vector(3 downto 0);
                                      : in std_logic_vector(1 downto 0);
15
                       nivel
```

```
16
17
                        leds
                                       : out std_logic_vector(3 downto 0);
                                       : out std logic; --NOVIDADE
18
                           espera
19
                           fim
                                       : out std_logic;
20
                                       : out std_logic;
                           acertou
21
                                       : out std_logic;
                           errou
22
23
                         db_tempo_reacao0: out std_logic_vector(6 downto
24
     0); --NOVIDADE HEX 0
25
                        db_tempo_reacao1: out std_logic_vector(6 downto
26
     (a); -- NOVIDADE HEX 1
27
                           db_tempo_reacao2: out std_logic_vector(6 downto
28
     (a); --NOVIDADE HEX 2
                           db tempo reacao3: out std logic vector(6 downto
30
    (a); -- NOVIDADE HEX 3
                        db estado:
                                              out std_logic_vector(6 downto 0));
32
            end component;
            type arranjo_memoria is array(0 to 15) of std_logic_vector(3 downto
34
     0);
            signal memoria : arranjo_memoria :=
36
                   (
                         "0001",
39
                         "0010",
40
                         "0100",
41
                         "1000",
42
                          "0100",
                         "0010".
                         "0001",
                         "0001",
                         "0010",
                         "0010",
47
48
                         "0100",
49
                         "0100",
50
                         "1000",
                         "1000",
52
                         "0001",
                         "0100"
                   );
            constant TbPeriod
                                       : time := 1000 ns;
            signal TbSimulation
                                              : std_logic := '0';
            signal TbButtonOnWait
                                       : integer := 10;
58
59
            signal TbButtonOffWait
                                       : integer := 103;
           signal TbZero
                                              : std logic vector(3 downto ∅) :=
60
     "0000";
62
            signal clock, reset, jogar, fim, acertou, errou : std_logic;
                                  : std_logic_vector(3 downto 0);
64
            signal botoes, leds
            signal nivel : std_logic_vector(1 downto 0);
            signal repetir, espera : std_logic;
```

```
signal db_tempo_reacao0, db_tempo_reacao1, db_tempo_reacao2,
     db_tempo_reacao3, db_estado : std_logic_vector(6 downto 0);
68
70
     begin
71
            DUT: circuito_semana2 port map
72
73
74
                                                                    clock,
                   clock
                                               =>
75
                   reset
                                                                    reset,
76
                   jogar
                                                                    jogar,
77
                                                                    repetir,
                   repetir
                                                             botoes,
78
                   botoes
                                        =>
79
                   nivel
                                               =>
                                                                    nivel,
80
81
                   leds
                                                                    leds,
82
                   espera
                                                             espera,
                                        =>
                   fim
                                                                    fim,
                   acertou
                                               =>
                                                                    acertou,
                   errou
                                               =>
                                                                    errou,
86
                   --SINAIS DE DEPURAÇÃO
87
                   db_tempo_reacao0
                                                      db_tempo_reacao0,
88
                   db_tempo_reacao1
                                                      db_tempo_reacao1,
                   db_tempo_reacao2
                                       =>
                                                      db_tempo_reacao2,
90
                   db tempo reacao3
                                                      db tempo reacao3,
91
                   db_estado
                                                      db_estado
92
            );
94
            clock <= not clock after TbPeriod/2 when TbSimulation = '1' else</pre>
     '0';
96
            stimuli: process
            begin
98
                   TbSimulation <= '1';
99
100
                          reset <='0';
101
                          jogar <='0';
102
                          repetir <='0';
103
                          botoes <= "0000";
104
                          nivel <= "00";
105
106
107
                          reset <= '1';
108
109
                          wait for 1000 ns;
110
                          reset <= '0';
111
                         wait for 1000 ns;
112
113
114
                          jogar <= '1';
115
                          wait for 1000 ns;
116
                          jogar <= '0';
                          wait for 1000 ns;
117
```

```
118
119
                          for i in 0 to 3 loop
120
                                 for j in 0 to i loop
                                        wait for (5*i + 5*j + 10*i*j)*TbPeriod;
121
122
                                        botoes <= memoria(j);</pre>
123
                                        wait for TbButtonOnWait * TbPeriod;
124
                                        botoes <= TbZero;</pre>
125
                                        wait for TbButtonOffWait * TbPeriod;
126
                                 end loop;
127
                          end loop;
128
129
130
                          botoes <= "1000";
131
                          wait for TbButtonOnWait * TbPeriod;
132
                          botoes <= TbZero;</pre>
133
                          wait for TbButtonOffWait * TbPeriod;
134
135
                          repetir <='1';
                          wait for TbButtonOnWait * TbPeriod;
136
137
                          repetir <='0';
138
                          wait for TbButtonOffWait * TbPeriod;
139
140
141
                          wait for 90000*TbPeriod;
142
                   TbSimulation <= '0';</pre>
143
144
                   wait;
145
            end process;
146
147
     end architecture;
```

Observe que os tempos de reação utilizados no testbench dependem do índice da jogada correspondente. Dessa forma, ao observar a forma de onda, é fácil visualizar a mudança entre jogadas na função REPETIR pela alteração do valor do tempo de reação correspondente.




Imagem 5: Cenário de teste 1

#### 4.2 Cenário de teste 2

```
library IEEE;
2
     use IEEE.std logic 1164.all;
     use IEEE.numeric bit.all;
     entity tb3 semana2 is
     end entity;
     architecture tb of tb3_semana2 is
            component circuito_semana2 is
                  port(clock
                                      : in std_logic;
11
                                      : in std_logic;
                        reset
12
                         jogar
                                      : in std_logic;
                        repetir : in std_logic; --NOVIDADE
13
14
                                      : in std_logic_vector(3 downto 0);
                           botoes
15
                        nivel
                                       : in std_logic_vector(1 downto 0);
     --NOVIDADE
16
17
                        leds
                                       : out std_logic_vector(3 downto 0);
                                       : out std logic; --NOVIDADE
18
                           espera
19
                           fim
                                       : out std logic;
20
                           acertou
                                      : out std_logic;
21
                                       : out std_logic;
                           errou
22
                  -- Usamos quatro display HEX para mostrar tempo
23
                         db tempo reacao0: out std logic vector(6 downto
24
     0); -- NOVIDADE HEX 0
25
                        db_tempo_reacao1: out std_logic_vector(6 downto
26
     0); -- NOVIDADE HEX 1
27
                           db_tempo_reacao2: out std_logic_vector(6 downto
28
     (a); --NOVIDADE HEX 2
29
                           db_tempo_reacao3: out std_logic_vector(6 downto
30
     ∅); --NOVIDADE HEX 3
                        db estado:
                                             out std_logic_vector(6 downto 0));
32
            end component;
            type arranjo_memoria is array(0 to 15) of std_logic_vector(3 downto
     0);
            signal memoria : arranjo_memoria :=
36
                  (
                         "0001",
38
                         "0010",
40
                         "0100".
                         "1000",
41
42
                         "0100",
                         "0010",
                         "0001",
44
45
                         "0001",
                         "0010",
                         "0010",
                         "0100",
48
                         "0100",
49
```

```
50
                          "1000",
                          "1000",
                          "0001",
52
                          "0100"
54
                   );
            constant TbPeriod
                                       : time := 1000 ns;
                                              : std_logic := '0';
            signal TbSimulation
58
            signal TbButtonOnWait
                                       : integer := 10;
            signal TbButtonOffWait
                                       : integer := 103;
            signal TbZero
                                              : std_logic_vector(3 downto ∅) :=
60
     "0000";
62
            signal clock, reset, jogar, fim, acertou, errou : std_logic;
            signal botoes, leds
                                      : std logic vector(3 downto ∅);
            signal nivel : std_logic_vector(1 downto 0);
            signal repetir, espera : std_logic;
            signal db tempo reacao0, db tempo reacao1, db tempo reacao2,
68
     db_tempo_reacao3, db_estado : std_logic_vector(6 downto 0);
69
70
     begin
71
            DUT: circuito_semana2 port map
            (
73
74
                   clock
                                                                   clock,
75
                   reset
                                              =>
                                                                   reset,
76
                   jogar
                                                                   jogar,
                                              =>
77
                   repetir
                                                                   repetir,
                                              =>
78
                   botoes
                                                            botoes,
79
                   nivel
                                                                   nivel,
                                              =>
80
                                                                   leds,
                   leds
                                              =>
                                                            espera,
82
                   espera
                                       =>
83
                   fim
                                                                   fim,
84
                   acertou
                                              =>
                                                                   acertou,
                   errou
                                                                   errou,
                   --SINAIS DE DEPURAÇÃO
86
87
                   db_tempo_reacao0
                                                     db_tempo_reacao0,
88
                   db_tempo_reacao1
                                                     db_tempo_reacao1,
89
                   db tempo reacao2
                                                     db tempo reacao2,
90
                   db_tempo_reacao3
                                                     db_tempo_reacao3,
91
                   db_estado
                                                     db estado
            );
            clock <= not clock after TbPeriod/2 when TbSimulation = '1' else</pre>
94
     '0';
96
            stimuli: process
            begin
98
                   TbSimulation <= '1';
99
                         reset <='0';
100
```

```
101
                          jogar <='0';
102
                          repetir <='0';
103
                          botoes <= "0000";
104
                          nivel <= "00";
105
106
107
                          -- Condicoes iniciais
                          reset <= '1';
108
109
                          wait for 1000 ns;
110
                          reset <= '0';
111
                          wait for 1000 ns;
112
113
                          jogar <= '1';
114
115
                          wait for 1000 ns;
116
                          jogar <= '0';
117
                          wait for 1000 ns;
118
119
                          for i in 0 to 3 loop
120
                                 for j in 0 to i loop
121
                                        wait for (5*i + 5*j + 10*i*j)*TbPeriod;
122
                                        botoes <= memoria(j);</pre>
123
                                        wait for TbButtonOnWait * TbPeriod;
124
                                        botoes <= TbZero;</pre>
                                        wait for TbButtonOffWait * TbPeriod;
125
126
                                 end loop;
127
                          end loop;
128
129
130
                          wait for 5009 * TbPeriod;
131
132
133
                          repetir <='1';
                          wait for TbButtonOnWait * TbPeriod;
134
135
                          repetir <='0';
                          wait for TbButtonOffWait * TbPeriod;
136
137
138
139
                          wait for 90000*TbPeriod;
140
141
                   TbSimulation <= '0';
142
                   wait;
143
            end process;
144
145
    end architecture;
```

Ao observar a imagem da forma de onda obtida, observe que o estado ExibeJogada da função repetir é visitado 11 vezes. Ou seja, são exibidos 11 tempos de reação enquanto no cenário 1 observamos 12. De fato, o timeout não é armazenado na RAM tempos.




Imagem 6: Cenário de Teste 2

Nessa figura, podemos observar ainda que a ativação dos sinais *fim* e *errou* ocorre muito depois do que no cenário 1, e há uma estadia prolongada no estado *EsperaJogada*, confirmando de fato a ocorrência do timeout.

#### 4.3 Cenário de teste 3

Finalmente, vamos verificar que a extensão da função REPETIR para o caso de vitória funciona conforme esperado.

```
library IEEE;
2
     use IEEE.std_logic_1164.all;
     use IEEE.numeric_bit.all;
     entity tb2_semana2 is
     end entity;
     architecture tb of tb2_semana2 is
            component circuito_semana2 is
10
                  port(clock
                                       : in std_logic;
11
                                       : in std_logic;
                        reset
12
                                       : in std_logic;
                         jogar
                        repetir : in std_logic; --NOVIDADE
13
14
                                       : in std logic vector(3 downto ∅);
                           botoes
15
                                             std_logic_vector(1 downto 0);
                        nivel
                                       : in
16
     --NOVIDADE
                        leds
                                       : out std logic vector(3 downto ∅);
17
                                       : out std_logic; --NOVIDADE
18
                           espera
19
                           fim
                                       : out std logic;
20
                                       : out std_logic;
                           acertou
21
                           errou
                                       : out std_logic;
                   -- Usamos quatro display HEX para mostrar tempo
                         db_tempo_reacao0: out std_logic_vector(6 downto
23
     0); -- NOVIDADE HEX 0
24
25
                        db_tempo_reacao1: out std_logic_vector(6 downto
     0); -- NOVIDADE HEX 1
26
27
                           db_tempo_reacao2: out std_logic_vector(6 downto
28
     0); -- NOVIDADE HEX 2
29
                           db_tempo_reacao3: out std_logic_vector(6 downto
     0); -- NOVIDADE HEX 3
30
                                             out std_logic_vector(6 downto 0));
                        db estado:
32
            end component;
33
```

```
34
            type arranjo_memoria is array(0 to 15) of std_logic_vector(3 downto
     0);
            signal memoria : arranjo_memoria :=
36
                          "0001",
38
                          "0010",
                          "0100",
40
41
                          "1000".
42
                          "0100",
                         "0010",
44
                          "0001",
45
                          "0001",
                         "0010",
                          "0010",
48
                         "0100",
49
                          "0100",
                          "1000",
50
                          "1000",
52
                          "0001",
                          "0100"
                   );
            constant TbPeriod
                                       : time := 1000 ns;
            signal TbSimulation
                                              : std_logic := '0';
58
            signal TbButtonOnWait
                                       : integer := 10;
                                       : integer := 103;
            signal TbButtonOffWait
            signal TbZero
60
                                              : std_logic_vector(3 downto ∅) :=
     "0000":
62
            signal clock, reset, jogar, fim, acertou, errou : std_logic;
            signal botoes, leds : std_logic_vector(3 downto 0);
64
            signal nivel : std_logic_vector(1 downto 0);
            signal repetir, espera : std_logic;
            signal db_tempo_reacao0, db_tempo_reacao1, db_tempo_reacao2,
68
     db_tempo_reacao3, db_estado : std_logic_vector(6 downto 0);
     begin
71
            DUT: circuito_semana2 port map
72
73
                   clock
                                                                   clock,
75
                   reset
                                                                   reset,
                                              =>
76
                   jogar
                                              =>
                                                                   jogar,
                   repetir
                                                                   repetir,
                                              =>
78
                   botoes
                                                            botoes,
79
                   nivel
                                                                   nivel,
                                              =>
80
81
                   leds
                                                                   leds,
                                              =>
                                                            espera,
82
                   espera
                                       =>
                   fim
83
                                                                   fim,
                                              =>
                   acertou
84
                                              =>
                                                                   acertou,
```

```
errou
                                                                    errou,
                   --SINAIS DE DEPURAÇÃO
                                                      db_tempo_reacao0,
87
                   db_tempo_reacao0
                                        =>
88
                   db_tempo_reacao1
                                                      db_tempo_reacao1,
89
                   db_tempo_reacao2
                                                      db_tempo_reacao2,
90
                   db_tempo_reacao3
                                                      db_tempo_reacao3,
                   db_estado
                                                      db_estado
92
            );
94
            clock <= not clock after TbPeriod/2 when TbSimulation = '1' else</pre>
     '0';
96
            stimuli: process
            begin
98
                   TbSimulation <= '1';
100
                          reset <='0';
101
                          jogar <='0';
102
                          repetir <='0';
103
                          botoes <= "0000";
104
                          nivel <= "00";
105
106
                          -- Condicoes iniciais
                          reset <= '1';
108
109
                          wait for 1000 ns;
110
                          reset <= '0';
                          wait for 1000 ns;
111
112
113
114
                          jogar <= '1';
115
                          wait for 1000 ns;
                          jogar <= '0';
116
117
                          wait for 1000 ns;
118
119
                          nivel <= "01"; --Oito Jogadas, vamos ganhar</pre>
120
                          for i in 0 to 7 loop
                                 for j in 0 to i loop
121
122
                                        wait for (5*i + 5*j + 10*i*j)*TbPeriod;
123
                                        botoes <= memoria(j);</pre>
124
                                        wait for TbButtonOnWait * TbPeriod;
125
                                        botoes <= TbZero;</pre>
                                        wait for TbButtonOffWait * TbPeriod;
126
127
                                 end loop;
128
                          end loop;
129
                          --agora repete sequencia completa
                          for j in 0 to 7 loop
130
131
                                 wait for (8*j)*TbPeriod;
132
                                 botoes <= memoria(j);</pre>
133
                                 wait for TbButtonOnWait * TbPeriod;
134
                                 botoes <= TbZero;</pre>
                                 wait for TbButtonOffWait * TbPeriod;
135
```

```
136
                          end loop;
137
138
                          repetir <='1';
                          wait for TbButtonOnWait * TbPeriod;
139
140
                          repetir <='0';
                          wait for TbButtonOffWait * TbPeriod;
141
142
143
144
                          wait for 90000*TbPeriod;
145
146
                   TbSimulation <= '0';
147
                   wait;
148
            end process;
149
150
     end architecture;
```

Imagem 7: Cenário de Teste 3

O estado *TerminouCerto*(08) é atingido, confirmando a vitória do jogador. A função REPETIR é executada como esperado. Ao final o circuito retorna ao estado *TerminouCerto*. Portanto, os testes com o ModelSim correram conforme o esperado.

### 5. Testes realizados na placa

Durante a gravação do vídeo de demonstração do projeto para a feira, obtivemos capturas de tela ilustrando o funcionamento desta versão final do projeto.




Imagem 8: Mensagem "AG" indica estado inicial Aguarda




Imagem 9: Durante repetição, tempos de reação são exibidos




Imagem 10: Ao final do jogo, tempo médio das jogadas realizadas é exibido

Os testes realizados para a banca foram um sucesso. Estamos muito satisfeitos com a performance do projeto.

**OBS:** Muitos dos testes realizados em sala foram gravados e podem ser vistos neste link <a href="https://www.youtube.com/channel/UCPrUBAnayQFdo-wcMvePkjw">https://www.youtube.com/channel/UCPrUBAnayQFdo-wcMvePkjw</a>

# 6. Pinagem do Projeto

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate
acertou	Output	PIN_L2	2A	B2A_N0	2.5 V (default)		12mA (default)	1 (default)
botoes[3]	Input	PIN_K17	5B	B5B_N0	2.5 V (default)		12mA (default)	
botoes[2]	Input	PIN_L17	5B	B5B_N0	2.5 V (default)		12mA (default)	
botoes[1]	Input	PIN_M18	5B	B5B_N0	2.5 V (default)		12mA (default)	
botoes[0]	Input	PIN_P17	5A	B5A_N0	2.5 V (default)		12mA (default)	
- clock	Input	PIN_T22	5A	B5A_N0	2.5 V (default)		12mA (default)	
out db_estado[6]	Output	PIN_W19	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[5]	Output	PIN_C2	2A	B2A_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[4]	Output	PIN_C1	2A	B2A_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[3]	Output	PIN_P14	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[2]	Output	PIN_T14	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[1]	Output	PIN_M8	3B	B3B_N0	2.5 V (default)		12mA (default)	1 (default)
out db_estado[0]	Output	PIN_N9	3B	B3B_N0	2.5 V (default)		12mA (default)	1 (default)
out db_tempo_reacao0[6]	Output	PIN_AA22	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
db_tempo_reacao0[5]	Output	PIN_Y21	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
db_tempo_reacao0[4]	Output	PIN_Y22	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)
db_tempo_reacao0[3]	Output	PIN_W21	4A	B4A_N0	2.5 V (default)		12mA (default)	1 (default)

Imagem 11: Pinagem do projeto

Segue uma tabela para facilitar o uso do Analog Discovery.

Sinal	Analog Discovery			
clock	DIO0			
reset	DIO1			
iniciar	DIO2			
botoes	DIO3-6			
repetir	DIO7			
nivel	DIO8-9			
leds	LED0-3			
db_timeout	LED5			
espera	LED6			
errou	LED7			
ganhou	LED8			
fim	LED9			
mensagem	HEX4-5			
tempo_reacao	HEX0-3			

# 7. Referências Bibliográficas

[1]Binary to BCD Converter (VHDL) - Logic - eewiki