PENGEMBANGAN BER TESTER PADA SISTEM VISIBLE LIGHT COMMUNICATION BERBASIS FPGA

SKRIPSI

Diajukan sebagai salah satu syarat Untuk memperoleh gelar Sarjana Teknik



Oleh:

ANNISA HANIFA NIM. 10716006

PROGRAM STUDI TEKNIK ELEKTRO
FAKULTAS TEKNIK UNIVERSITAS SEBELAS MARET
SURAKARTA

2020



KEMENTERIAN PENDIDIKAN DAN KEBUDAYAAN UNIVERSITAS SEBELAS MARET FAKULTAS TEKNIK

PROGRAM STUDI TEKNIK ELEKTRO

Jalan. Ir. Sutami nomor 36 A Kentingan Surakarta 57126 Telepon: 0271 647069 psw 438, faksimili: 0271 662118

SURAT TUGAS

Nomor: 055/TA/TE/2019

Kepala Program Studi Teknik Elektro Fakultas Teknik Universitas Sebelas Maret memberikan tugas kepada:

Nama

: Annisa Hanifa

NIM

: 10716006

Bidang peminatan

: Teknologi Informasi dan Komunikasi (ICT)

Pembimbing Utama

: Muhammad Hamka Ibrahim, S.T., M.Eng

NIP. 198812292019031011

Pembimbing Pendamping : Subuh Pramono, S.T., M.T

NIP. 198106092003121002

Mata kuliah pendukung

: 1. Perancangan Sistem Digital

2. Teknik Pengolahan Isyarat Digital

3. Sistem Tertanam dan Periferal

untuk mengerjakan dan menyelesaikan Tugas Akhir dengan judul :

Pengembangan BER Tester pada Sistem Visible Light Communication Berbasis FPGA

Surat tugas ini dibuat untuk dilaksanakan dengan sebaik-baiknya.

Surakarta, 27 Januari 2020

Kepala Program Studi

Feri Adriyanto, S.Si., M.Si., Ph.D.

NIP. 196801161999031001

Tembusan:

- Mahasiswa ybs.
- 2. Dosen Pembimbing TA
- 3. Koordinator TA
- 4. Arsip

SURAT PERNYATAAN ORISINALITAS KARYA ILMIAH

Saya mahasiswa Program Studi Teknik Elektro Universitas Sebelas Maret yang bertanda tangan dibawah ini :

Nama : Annisa Hanifa

NIM : I0716006

Judul Tugas Akhir : Pengembangan BER Tester Pada Sistem Visible Light

Communication Berbasis FPGA

Dengan ini menyatakan bahwa Tugas Akhir atau Skripsi yang saya susun tidak mencontoh atau melakukan plagiat dari karya tulis orang lain. Jika terbukti Tugas Akhir yang saya susun tersebut dinyatakan batal dan gelar sarjana yang saya peroleh dengan sendirinya dibatalkan atau dicabut.

Demikian surat pernyataan ini saya buat dengan sebenarnya dan apabila di kemudian hari terbukti melakukan kebohongan maka saya sanggup menanggung segala konsekuensinya.

Surakarta, 20 Juli 2020

Annisa Hanifa

NIM. 10716006

HALAMAN PENGESAHAN TIM PEMBIMBING DAN TIM PENGUJI PENGEMBANGAN BER TESTER PADA SISTEM VISIBLE LIGHT COMMUNICATION BERBASIS FPGA

Disusun oleh

ANNISA HANIFA

NIM. 10716006

Dosen Pembimbing 1 Dosen Pembimbing 2 Muhammad Hamka I, S.T., M.Eng, Subuh Pramono, S.T., M.T. NIP. 198812292019031011 NIP. 198106092003121002 Telah dipertahankan di hadapan Tim Dosen Penguji pada hari Kamis tanggal 30 Juli 2020 1. Muhammad Hamka I, S.T., M.Eng, NIP. 198812292019031011 2. Subuh Pramono, S.T., M.T. NIP. 198106092003121002 3. Irwan Iftadi S.T., M.Eng NIP. 197004041996031002 4. Meiyanto Eko Sulistyo S.T., M.Eng. NIP. 197705132009121004 Mengetahui, **Ketua Prodi Teknik Elektro Koordinator Tugas Akhir**

<u>Feri Adriyanto, Ph.D.</u> <u>Muhammad Hamka I, S.T., M.Eng,</u> NIP. 196801161999031001 NIP. 198812292019031011 PENGEMBANGAN BER TESETR PADA SISTEM VISIBLE LIGHT COMMUNICATION

BERBASIS FPGA

Annisa Hanifa¹⁾

¹Program Studi Teknik Elektro, Fakultas Teknik, Universitas Sebelas Maret

Email: hanifann1sa 6@student.uns.ac.id

Abstrak

Bit Error Rate (BER) merupakan perbandingan antara jumlah bit error

dengan jumlah total bit yang dikirimkan. Pada sistem komunikasi, bagian penerima

dari BER dapat dipengaruhi oleh noise kanal transmisi, interferensi, distorsi,

masalah pada sinkronisasi bit, atenuasi, dan lain sebagainya. Teknologi Visible

Light Communication (VLC) adalah sebuah sistem komunikasi yang

memanfaatkan cahaya tampak sebagai media dalam komunikasi antar perangkat.

Dengan adanya penelitian ini, manusia dapat berkomunikasi atau bertukar

informasi hanya dengan cahaya lampu yang menggantikan media wireless yang

menggunakan gelombang radio. Informasi yang dikirim pada sistem ini berupa

data. Pada Tugas Akhir ini membahas pengembangan BER Tester pada sistem

Visible Light Communication menggunakan FPGA. Dalam modul FPGA, terdapat

input random bit yang berasal dari pseudorandom binary sequence (PRBS) yang

outputnya dicabangkan berbeda melewati block transmitter dan block receiver

dimana kedua *output* ini sinkron. Lalu dengan membandingkan sinyal *transmitter*

dan receiver maka akan diketahui Bit Error Rate nya yang dapat dilihat melalui

output LED dan 7-segmen pada FPGA.

Kata kunci : BER, VLC, FPGA, PRBS.

v

DEVELOPMENT OF BER TESTER ON VISIBLE LIGHT COMMUNICATION SYSTEM

BASED ON FPGA

Annisa Hanifa¹⁾

¹Program Studi Teknik Elektro, Fakultas Teknik, Universitas Sebelas Maret

Email: hanifann1sa 6@student.uns.ac.id

Abstract

Bit Error Rate (BER) is the ratio between the number of error bits and the

number of bits sent. In the communication system, the receiver part of the BER can

be relied on by the transmission channel noise, interference, distortion, problems

in the problem, attenuation, and others. Visible Light Communication (VLC)

technology is a communication system that utilizes visible light as a communication

medium between devices. With this research, humans can communicate or

exchange information only with light that replaces wireless media that uses radio

waves. The information sent to this system is in the form of data. This final project

discusses the development of BER Tester in Visible Light Communication system

using FPGA. In the FPGA module, there is a random input bit originating from the

pseudorandom sequence binary (PRBS) whose output is branched differently

through the block transmitter and receiver blocks where these two outputs are

synchronous. Then by comparing the transmitter and receiver signals, the Bit Error

Rate will be known which can be seen through the LED and 7-segment outputs of

the FPGA.

Keywords: BER, VLC, FPGA, PRBS.

vi

KATA PENGANTAR

Puji dan syukur kepada Tuhan Yang Maha Esa, karena atas anugerah dan petunjuk-Nya penulis dapat menyelesaikan penyunan skripsi yang berjudul "Pengembangan BER *Tester* pada Sistem *Visible Light Communication* Berbasis FPGA".

Dalam penyelesaikan tugas akhir ini penulis juga mendapati kendala dan hambatan yang telah mendapat bantuan dan bimbingan dari berbagai pihak. Oleh karena itu, penulis ingin mengucapkan terimakasih kepada:

- 1. Keluarga tercinta khususnya ayah saya Munadi, ibu saya Arief Supriastuti, dan adik saya Abdul Ro'uf Romadhon yang selalu memberikan motivasi dan semangat serta doa restu sehingga penulisan tugas akhir ini dapat terselesaikan.
- Bapak Muhammad Hamka Ibrahim, S.T., M.Eng. selaku pembimbing I yang selalu sabar dan setia memberikan dukungan, ide, arahan, bimbingan, dan motivasi selama perkuliahan di Teknik Elektro UNS, khusunya selama mengerjakan skripsi ini hingga selesai.
- 3. Bapak Subuh Pramono, S.T.,M.T.,IPM. selaku Pembimbing Akademik dan Pembimbing II yang selalu setia memberikan dukungan, ide, arahan, bimbingan, dan motivasi selama masa perkuliahan di Teknik Elektro UNS dan selama pengerjaan tugas akhir ini.
- 4. Bapak selaku Irwan Iftadi S.T., M.Eng. Dosen Penguji dan Dosen Pembimbing KP yang telah memberikan dukungan, ide, arahan, bimbingan, dan motivasi selama menjalani masa perkuliahan salama kurang lebih 4 tahun ini.
- 5. Bapak Meiyanto Eko Sulistyo S.T., M.Eng Dosen Penguji dan Dosen Pembimbing KP yang telah memberikan dukungan, ide, arahan, bimbingan, dan motivasi selama menjalani masa perkuliahan salama kurang lebih 4 tahun ini.
- 6. Bapak Feri Adriyanto, Ph.D. selaku Kepala Program Studi Teknik Elektro yang telah memberikan ide, saran, arahan, bimbingan, dan motivasi selama mengerjakaan tugas akhir ini hingga selesai.
- 7. Seluruh Dosen dan Staff Program Studi Teknik Elektro yang telah memberikan ilmu yang bermanfaat, motivasi, dan inspirasi yang luar biasa selama menjalani masa perkuliahan selama kurang lebih 4 tahun ini.

8. Miftahuddin Irfani sebagai partner selama di SIE dan yang telah membantu menyelesaikan tugas akhir ini.

9. Seluruh teman-teman Teknik Elektro terutama angkatan 2016 terkhusus Wiwik, Yudhi, Nanda, Royani, dan yang lain yang tidak bisa disebutkan satu persatu yang telah sama-sama berjuang, memberikan semangat, bantuan, dan kenangan dari awal masuk masa perkuliahan.

Surakarta, 20 Juli 2020

Annisa Hanifa I0716006

DAFTAR ISI

Abstrak	<u></u>	v
Abstrac	rt	vi
KATA	PENGANTAR	vii
DAFTA	AR ISI	ix
DAFTA	AR GAMBAR	xi
DAFTA	AR TABEL	xiii
BAB I I	PENDAHULUAN	1
1.1	Latar Belakang	1
1.2	Rumusan Masalah	3
1.3	Tujuan Penelitian	3
1.4	Manfaat Penelitian	3
1.5	Sistematika Penulisan	4
BAB II	TINJAUAN PUSTAKA	5
2.1	Penelitian Sebelumnya	5
2.2	Visible Light Communication	5
2.3	Field-Programmable Gate-Array (FPGA)	13
2.4	Variable Pulse Position Modulation (VPPM)	15
2.5	Bit Error Rate (BER)	18
2.6	Pseudorandom Binary Sequence (PRBS)	20
2.7	First In First Out	21
BAB II	I METODOLOGI PENELITIAN	23
3.1	Jenis dan Lokasi Penelitian	23
3.2	Alur Penelitian	23
3.3	Instrumen Penelitian	25

3.4	Perancangan dan Pembuatan Block Visible Light Communication 2	25
3.4	Mengatur Frekuensi PLL	25
3.4	2.2 Pseudorandom Binary Sequence (PRBS)	26
3.4	Modulasi 2	27
3.4	.4 Demodulasi	28
3.4	First in First Out	30
3.4	6.6 Error generator	31
3.5	Perancangan dan Pembuatan Block Bit Error Rate (BER)	33
3.6	Menentukan Karakteristik Analog VLC	34
BAB IV	HASIL DAN PEMBAHASAN	36
4.1	Hasil Simulasi Modulasi dan Demodulasi pada ModelSIM	36
4.2	Hasil Integrasi BER menggunakan Error generator	36
4.3	Hasil Integrasi BER dengan Analog Front-End pada Quartus	12
4.4	Hasil Output Implementasi Hasil Sinyal Modulasi dan Demodulasi 2	19
BAB V	KESIMPULAN DAN SARAN5	50
5.1	Kesimpulan5	50
5.2	Saran	50
DAFTA	AR PUSTAKA5	51

DAFTAR GAMBAR

Gambar 2.1 Struktur dasar perangkat sistem VLC	7
Gambar 2.2 FPGA Cyclone IV DE2-115	. 14
Gambar 2.5 Contoh pengoperasian VPPM dalam kasus tingkat peredupan 75%	16
Gambar 2.6 Struktur yang diusulkan dari sistem VLC berdasarkan VPPM	. 16
Gambar 2.5 Contoh grafik BER	. 18
Gambar 2.6 BER Basic Test Setup	. 19
Gambar 2.7 (a) Gerbang OR-eksklusif; (b) Simbol gerbang logika XOR	. 20
Gambar 2.8 Block diagram PRBS	. 20
Gambar 2.9 LFSR pada PRBS	. 21
Gambar 2.10 Usulan FIFO asinkron sirkuler	. 22
Gambar 3.1 Diagram Alur Penelitian Sistem	. 24
Gambar 3.2 Skema Alur Kerja Sistem	. 24
Gambar 3.3 (a) Setting PLL clock (b) Blok PLL clock dan LPMCounter	. 26
Gambar 3.4 Pembuatan program dan block PRBS	27
Gambar 3.5 RTL Viewer PRBS	. 27
Gambar 3.6 Pembuatan (a) program block modulasi dan (b)block Modulasi	. 28
Gambar 3.7 RTL <i>Viewer</i> Modulasi	. 28
Gambar 3.8 Pembuatan (a) program demodulasi dan (b) block demodulasi	29
Gambar 3.9 RTL <i>Viewer</i> Demodulasi	29
Gambar 3.10 Pembuatan (a) program FIFO dan (b) block FIFO	. 30
Gambar 3.11 RTL Viewer FIFO Delay	31
Gambar 3.12 Pembuatan (a) program <i>Error generator</i> dan (b) <i>block E</i>	rror
generator	. 32
Gambar 3.13 RTL Viewer Error generator	32
Gambar 3.14 Pembuatan (a) program BER dan (b) block BER	33
Gambar 3.15 RTL Viewer BER	33
Gambar 4.1 Hasil simulasi pada ModelSIM	36
Gambar 4.2 <i>Interface</i> pada Quartus	36
Gambar 4.3 Implementasi pada FPGA	37
Gambar 4.4 Grafik Nilai <i>Dimming</i> Terhadap BER	

Gambar 4.5 <i>Delay</i> (a) 0, (b) 4, (c) 8, (d) 15	39
Gambar 4.6 Grafik Nilai <i>Delay</i> terhadap BER	40
Gambar 4.7 Grafik Nilai Error generator terhadap BER	40
Gambar 4.8 <i>Interface</i> pada Quartus	42
Gambar 4.9 Prototype <i>Hardware</i>	43
Gambar 4.10 Grafik nilai Frekuensi <i>clock</i> terhadap BER	44
Gambar 4.11 Grafik nilai <i>Dimming</i> terhadap BER	45
Gambar 4.12 Grafik jarak terhadap BER	46
Gambar 4.13 Grafik sudut cahaya terhadap BER	47
Gambar 4.14 Gelombang hasil percobaan modulasi dan demodulasi	49

DAFTAR TABEL

Tabel 2.1 Perbedaan Penelitian Sebelumnya dengan Tugas Akhir Penulis	8
Tabel 2.2 Perbandingan teknologi short-range RF (NFC dan BLE) terhadap VI	LC,
diambil dari [16] [17]	11
Tabel 2.3 Tabel Kebenaran Gerbang XOR	20
Tabel 2.4 Variasi panjang sekuensial PRBS [24]	21
Tabel 3.1 Tabel Kebenaran Logika XOR	34
Tabel 3.2 Parameter Analog Front-End (AFE) VLC yang Diinginkan	34
Tabel 4.1 Pengaruh Nilai <i>Dimming</i> terhadap BER	38
Tabel 4.2 Pengaruh Nilai <i>Delay</i> terhadap BER	40
Tabel 4.3 Hasil Pengamatan dengan Input Error generator	41
Tabel 4.4 Pengaruh frekuensi <i>clock</i> terhadap nilai BER	44
Tabel 4.5 Pengaruh nilai dimming terhadap nilai BER	45
Tabel 4.6 Pengaruh jarak terhadap nilai BER	47
Tabel 4.7 Pengaruh sudut cahaya terhadap nilai BER	48

BABI

PENDAHULUAN

1.1 Latar Belakang

Frekuensi radio (RF) seperti Bluetooth dan NFC adalah media bertukar informasi yang saat ini paling umum digunakan. Namun, keterbatasan dalam ketersediaan spektrum merupakan salah satu kekurangan dari teknologi interkoneksi *wireless* menggunakan gelombang RF tersebut [1]. Sementara komunikasi optik seperti fiber juga memiliki kekurangan yaitu rentan terhadap resiko kanker kulit manusia karena memerlukan medium kabel serat optik untuk transmisi dan komunikasi infrared [2] [3].

Salah satu jenis komunikasi *wireless* optik yang mengunakan panjang geombang (λ) antara 380 nm sampai 780 nm (spetrum cahaya tampak) sebagai media modulasi data adalah komunikasi cahaya tampak atau *visible light communication* (VLC) [4]. *Visiblel Light Communication* (VLC) sekarang ini sedang dikembangkan untuk menuju tahap komersialisasi alternatif komunikasi nirkabel [5]. Berdasarkan survei yang dilakukan oleh M. Figuireido, dkk [5] dan S. Fuada, dkk [6] pengembangan dari adanya penelitian teknologi VLC menunjukkan tren yang cenderung meningkat dari tahun ke tahun karena cahaya merupakan salah satu hal pada jaman sekarang yang esensial. Kebutuhan akan rentang frekuensi radio yang belum terpakai mengingat alokasi frekuensi sekarang yang semakin sedikit merupakan salah satu hal yang menjadi alasan datangnya inovasi teknologi VLC ini.

Perbedaan dasar fiber optik dengan VLC adalah media perambatannya, media perambatan VLC adalah ruang hampa. Konsep dasar VLC adalah mentransmisikan data dengan memodulasikan sinyal cahaya tampak menggunakan alat penerangan yang telah tersedia pada infrastruktur dalam ruang (*indoor*), yaitu LED [7] dan sebagai penerima sinyal informasi memanfaatkan fotodetektor, sehingga semakin tinggi *level* LED maka *received power* terhadap fotodetektor akan semakin besar dan begitu pula sebaliknya [8].

Melakukan transmisi data dengan melakukan perubahan tingkat pendaran cahaya (*lumnaries*) adalah fungsi utama dari sistem VLC yang mana sistem VLC

tersebut tidak boleh mempengaruhi fungsionalitas utama dari LED sebagai sumber penerangan dan tidak menimbulkan efek *flicker* atau *blink* [9]. VLC dianggap sebagai sebuah media komunikasi yang lebih aman daripada frekuensi radio dikarenakan sifat cahaya tampak yang tidak dapat menembus objek padat seperti dinding [10].

Namun kekurangannya, sifat cahaya tampak adalah tidak dapat menembus objek padat seperti dinding sehingga rentan terjadi gangguan yang menyebabkan *error-error* pada pengiriman data. Salah satu cara untuk mengetahui keandalan sebuah sistem komunikasi adalah dengan melakukan pengujian *Bit Error Rate*, yaitu pengujian *error* pada pengiriman data. *Bit Error Rate* (BER) sendiri adalah perbandingan dari jumlah *error* data yang diterima terhadap data yang dikirimkan.

Karena kemajuan teknologi visible light communication maka dibutuhkan alat ukur, salah satu parameternya adalah BER (bit error rate) yaitu untuk mengukur laju error dalam pengiriman data. Bit error rate (BER) digunakan sebagai parameter penting dalam mengkarakterisasi suatu kinerja saluran data, yaitu berapa banyak kesalahan akan muncul dalam data yang muncul di ujung jarak jauh. Bit error rate tester (BERT) dapat berlaku untuk mengukur laju error pada Fiber Optik, ADSL, Wi-Fi, komunikasi data seluler, IoT, visible light communication, dan lain sebagaiya.

Bit Error Rate Tester (BERT) yang sudah ada saat ini harganya mahal. Selain itu, untuk sistem visible light communication sendiri, belum ada BER Tester yang dijual di pasaran namun hanya beberapa penelitian saja yang membahas mengenai BERT pada sistem visible light communication ini. Berdasarkan penjelasan diatas, maka disimpulkan bahwa perlu dibuat alat ukur keandalan sistem pada visible light communication berupa bit error rate tester.

Pada Tugas Akhir ini membahas pengembangan BER *Tester* pada sistem *Visible Light Communication* menggunakan FPGA. Dalam modul FPGA, terdapat *input* random bit yang berasal dari *pseudorandom binary sequence* (PRBS) yang keluarannya dicabangkan berbeda melewati *block transmitter* dan *block receiver* dimana kedua *output* ini sinkron. Lalu dengan membandingkan

sinyal *transmitter* dan *receiver* maka akan diketahui *Bit Error Rate* nya yang dapat dilihat melalui *output* LED dan 7-segmen pada FPGA.

1.2 Rumusan Masalah

Berdasarkan penjelasan tersebut, rumusan masalah adalah sebagai berikut:

- 1. Bagaimana merancang sistem BERT VLC untuk diimplementasikan pada FPGA?
- 2. Bagaimana melakukan pengujian dan percobaan BERT terhadap sistem VLC (*Visible Light Communication*) dengan membandingkan *output* sinyal *transmitter* dan *receiver* untuk mengetahui laju *error* dalam pengiriman data?
- 3. Bagaimana implementasi pada FPGA integrasi antara *Bit Error Rate* (BER) dengan *error generator* dan *Analog Front-End* pada sistem *Visible Light Communication* (VLC)?

1.3 Tujuan Penelitian

Adapun tujuan dari penelitian ini antara lain sebagai berikut:

- 1. Mengembangkan BER *Tester* pada sistem VLC menggunakan FPGA.
- 2. Menganalisis laju *error* dalam performa sistem secara keseluruhan dengan membandingkan *output* sinyal *transmitter* dan *receiver*.
- 3. Mengimplementasikan pada FPGA Bit *Error* Rate (BER) agar bisa terintegrasi dengan *error generator* dan *Analog Front-End* sehingga mendapatkan *output* yang diharapkan.

1.4 Manfaat Penelitian

Adapun manfaat dari penelitian ini adalah sebagai berikut:

- 1. Dapat memanfaatkan cahaya sebagai media transmisi untuk komunikasi data.
- 2. Mengembangkan teknik yang digunakan untuk BER *Tester* pada sistem VLC berdasarkan pengujian yang telah dianalisis.

3. Menambah wawasan dan kemampuan berpikir mengenai penerapan teori yang telah dipelajari pada bangku perkuliahan ke dalam penelitian yang sesungguhnya.

1.5 Sistematika Penulisan

Susunan dan pembahasan pada penulisan skripsi ini adalah sebagai berikut:

BAB I Pendahuluan

Bab ini menguraikan tentang latar belakang masalah, rumusan masalah, tujuan dan manfaat penelitian, serta sistematika penulisan laporan.

BAB II Tinjauan Pustaka

Berisi referensi penelitian sebelumnya, menguraiakan sistematis dasar teori yang berkaitan dengan topik pembahasan dan komponen penelitian.

BAB III Metodologi Penelitian

Bab ini menguraikan metode, tahap- penelitian yang digambarkan melalui diagram alir penelitian dan variabel yang akan diteliti.

BAB IV Hasil dan Pembahasan

Bab ini berisikan implementasi dan menjelaskan hasil temuan data yang dianalisis dari perancangan sistem yang telah dibuat

BAB V Penutup

Bab ini berisi tentang kesimpulan dan saran dari penelitian ini.

BAB II

TINJAUAN PUSTAKA

2.1 Penelitian Sebelumnya

Terdapat beberapa Penelitian yang telah dijalankan sebelumnya telah dirangkum dalam Tabel 2.1 Adapun perbedaan dan pembaruan penelitian ini dengan penelitian tugas akhir penulis telah dimuat pula dalam tabel yang sama.

2.2 Visible Light Communication

Komunikasi cahaya tampak atau *visible light communication* adalah sebuah sistem komunikasi yang memanfaatkan cahaya tampak sebagai sinyal pembawa atau *carrier* dengan media transmisi udara bebas dengan frekuensi 430-770THz. Pada bagian modulator sinyal akan dikirimkan menggunakan perangkat Lampu *Light Emitting Diode* (LED) sebagai *transmitter*. Pada bagian *receiver* sebagai penerima digunakan perangkat *photodiode* untuk menangkap data yang dikirimkan oleh modulator melalui LED.

Lalu lintas data yang diperkirakan akan meningkat hampir 7kali lipat pada 2021 juga menjadi alasan, luas ukuran spektrum cahaya tampak yang membawa 300THz *bandwidth* bebas tanpa lisensi.

Selain itu, ukuran spektrum cahaya tampak menjadi alasan, cahaya bergerak sejauh 186.000mil dalam satu detik, yang jauh lebih cepat dari 344meter per detik yang ditempuh oleh gelombang radio di udara. Sehingga komunikasi menggunakan cahaya tampak bisa dikatakan hampir berlangsung secara seketika dan menjadikan VLC sebagai perangkat komunikasi tercepat diantara perangkat komunikasi lain yang tersedia di pasar saat ini.

Perangkat elektronik dengan fungsi khusus (*embedded system*) pada umumnya memiliki fotodioda sebagai penerima sumber cahaya, seperti dalam beberapa kasus kamera ponsel maupun kamera digital. Sensor gambar yang digunakan dalam kedua perangkat ini pada dasarnya merupakan serangkaian fotodioda (*pixel*) dan memiliki multi-saluran.

VLC memiliki potensi dapat digunakan sebagai media komunikasi untuk komputasi dimana-mana (*ubiquitous computing*) karena perangkat untuk

menghasilkan cahaya secara dalam ruangan maupun luar ruangan (seperti lampu, rambu lalu-lintas, TV, kamera komersil, lampu mobil) digunakan hampir disegala tempat.

Pada Tabel 2.2 menunjukkan perbandingan VLC dengan teknologi *short-range wireless communication*, seperti *Near Field Communication* (NFC) dan *Bluetooth Low Energy* (BLE). Keunggulan teknologi *visible light communication* terdapat pada aspek regulasi pemakaian pita komunikasi, penyediaan *bandwidth* (secara teoretikal), ketersediaan infrastruktur, kecepatan transmisi data, dan faktor kerenanan terhadap interferensi elektromagnetik.

Dalam penelitian ini terdapat variabel yang diperkirakan akan mempengaruhi proses pengiriman data pada VLC yaitu jarak, sudut, *dimming*, dan *clock* pada system. Jarak akan mempengaruhi kemampuan transmisi terjauh dari LED agar dapat terbaca oleh fotodioda, Sudut akan mempengaruhi kemampuan lebar arah pancaran *lobe* dari LED. *Dimming* atau kecerahan akan mempengaruhi kemampuan fotodioda menangkap pulsa *high* dan *low*, dan *clock* akan mempengaruhi kecepatan *switching* dari komponen analog [11].

2.2.1. Aplikasi VLC

Berdasarkan tujuan komunikasi, aplikasi VLC terbagi menjadi dua macam, yaitu high speed data-rates dan low speed data-rates. High speed data-rates merupakan transmisi data dengan kecepatan yang mencapai puluhan Mbps, tipe aplikasi ini sesuai untuk streaming konten multimedia dengan kualitas tinggi, misalnya video 720p. Komunikasi high speed data-rates memiliki karakteristik LED dan photodetector yang diatur pada posisi tetap (fixed) dengan menggunakan modul transmitter seperti bias-tee [12] [13] dan photodiode khusus yang dilakukan dengan jarak kanal optik yang dekat serta menggunakan konsentrator atau filter.


Low speed data-rates dapat digunakan untuk mengirim dan menerima data dengan kecepatan di bawah 10 kbps. Komunikasi low speed data-rates memiliki karakteristik pengaturan LED yang fixed dan photodetector dapat dimobilisasi (movable receiver), dapat dilakukan dengan jarak kanal diatas tiga meter tanpa filter dan lensa pemfokus, serta

menggunakan komponen yang terjangkau (low-cost photodetector). Komunikasi low speed data-rates tepat untuk diaplikasikan pada sistem smart billing and shopping pada area pasar swalayan [14], patient monitoring system pada area rumah sakit [15], dan phone-to-phone communication [8].

2.2.2. Struktur Dasar Sistem VLC

Gambar 2.1 adalah struktur dasar perangkat sistem VLC yang terdiri atas *block* analog dan digital. Konsep dasar dari sistem *visible light communication* sama seperti konsep sistem komunikasi *wireless* pada umumnya, bermula dari sinyal informasi sebagai data *input* yang termodulasi pada *block* digital diproses oleh blok analog untuk mengkonversinya dari sinyal listrik menjadi sinyal optik. Cahaya tampak yang menjalar pada ruang bebas merupakan media perambatan sinyal informasi. Pada bagian *transmitter* dilakukan penentuan logika *high* atau *low* dengan pengaturan iluminansi LED.

Selanjutnya, fotodetektor menerima daya optik yang linier terhadap *level* iluminasi dari LED. Daya optik yang semakin besar dipengaruhi oleh tingginya *level* iluminansi LED [7]. Kemudian blok analog pada *receiver* akan mengkonversi daya optik tersebut menjadi arus listrik kembali untuk diproses pada *block* digital.



Gambar 2.1 Struktur dasar perangkat sistem VLC

Tabel 2.1 Perbedaan Penelitian Sebelumnya dengan Tugas Akhir Penulis

No	Penulis	Judul	Permasalahan	Solusi	Metoda	Hasil
1.	Annisa Hanifa	Pengembangan	Diperlukan sistem	Merancang sistem	Menggunakan	BER mampu
		BER <i>Tester</i> Pada	untuk dapat	BER VLC untuk	modulasi VPPM	mendeteksi error
		Sistem Visible	menghitung error	pengiriman data	dan pendekatan	dalam pengiriman
		Light	dalam pengiriman	menggunakan	system-on-chip	data dalam Visible
		Communication	data pada sistem	FPGA (Field	(SoC) dengan	Light
		Berbasis FPGA	Visible Light	Programmable	menggunakan unit	Communication
		(Field-	Communication	Gate Array)	pemroses berbasis	(VLC)
		Programmable	(VLC)	Altera	FPGA Altera.	
		Gate Array)				
2.	Syifaul Fuada,	Implementasi	Diperlukan	Merancang	Sistem pada modul	Modul DAC
	Angga	Perangkat Digital	perangkat DSP	interface dari	DAC dan ADC,	mampu
	Pratama Putra,	Signal Processing	yang memadai	pemroses utama	dirancang dengan	mengkonversi
	Yulian Aska,	Untuk Sistem	untuk mewujudkan	terhadap DAC	pendekatan system-	sinyal digital 10-bit
	Angga	Visible Light	sistem Visible Light	10-bit dan ADC	on-chip (SoC) pada	menjadi analog
	Pradana,	Communication	Communication	12-bit untuk	board Avnet	dalam bentuk
					MicroZed	sinusiodal dan

	Erwin		dengan kecepatan	aplikasi sistem		dapat diatur
	Setiawan, dan		tinggi	VLC		frekuensi
	Trio Adiono					<i>output</i> nya,
						sedangkan modul
						ADC mampu
						mengolah sinyal
						analog menjadi
						sinyal digital 12-bit
						dengan format
						bilangan <i>two's</i>
						complement
3. S	Arsyad R.	Implementasi	VLC dalam sistem	Mengembangkan	Mentransformasikan	Gambar video yang
	Darlis, Lita	Sistem	komunikasi yang	teknologi nirkabel	informasi digital	tampak pada
	Lidyawati,	Komunikasi Video	akan	sebagai sistem	menjadi sinyal	monitor yang
	Lucia	menggunakan	diimplementasikan	komunikasi video	analog oleh	dikirim melalui
	Jambola,	Visible Light	yaitu informasi	dengan	modulator,	transmitter dengan
	Nurul N.	Communication	yang akan dikirim	memanfaatkan	kemudian diubah	menggunakan LED
	Wulandari	(VLC)	berupa video	sistem	menjadi cahaya oleh	belum sempurna,

		komunikasi	lampu sehingga	hal ini disebabkan
		cahaya tampak	cahaya lampu	oleh faktor
		(visible light)	mengandung	pemilihan LED dan
		untuk	informasi	photodiode yang
		menggantikan		belum sesuai untuk
		media wireless		mengirimkan data
		sebagai media		sepenuhnya.
		pengiriman video,		
		dan menghasilkan		
		prototype dari		
		sistem		
		komunikasi		
		cahaya tampak		
		(visible light)		

Tabel 2.2 Perbandingan teknologi *short-range* RF (NFC dan BLE) terhadap VLC, diambil dari [16] [17]

Karakteristik	NFC	BLE	VLC
Standar Komunikasi	ISO/IEC 14443 A&B, JIS X-	Buetooth Core Specification 4.0	IEEE 802.157 VLCC JEITA
	6319: 4	/ 4.1 / 4.2	CP-1223
Bandwidth	13.56 MHz	2.4 GHz	400 nm (750 THz) - 700 nm
			(428 THz)
Regulasi pemakaian frekuensi	Teregulasi, Bandwidth terbatas	Teregulasi, Bandwidth terbatas	Tidak teregulasi
Kecepatan transmisi data	424 Kbits/s	300 Kbits/s	< 120 m
Jarak transmisi data	< 10 cm	< 70 m	Mb/s-Gb/s
Kematangan teknologi	Matang	Matang	Belum matang
Interferensi gelombang	Ya	Ya	Tidak
elektromagnetik			
Infrastruktur	Acces point	Acces point	Perangkat penerangan
Vision line	Ya (kontak langsung)	Tidak	Ya / Tidak (dengan konfigurasi
			LOS / non-LOS)

Konsumsi energi	Sangat rendah	Medium	Rendah, Medium, Tinggi
			(bergantung pada daya LED
			yang dipakai)
Interaksi mobilitas	Tidak ada	Luas	Terbatas (sifat cahaya tidak
			dapat menembus objek padat)
Transmisi Machine-to-machine	Bidirectional	Bidirectional	Bidirectional
(M2M)			
Resiko pemakaian	Tidak ada	Ya (emisi sinyal RF)	Kesehatan mata dan mood
Sensitivitas terhadap noise	Tidak	Other users	Kondisi lingkungan

2.3 Field-Programmable Gate-Array (FPGA)

Untuk mengimplementasikan sebuah rangkaian digital sering menggunakan *field-programmable gate array* (FPGA) yang merupakan sebuah IC digital. FPGA berbentuk komponen elektronika dan semikonduktor yang terdiri atas sambungan terprogram dan komponen gerbang terprogram (*programable logic*) yaitu jenis gerbang logika biasa (AND, OR, dan NOT) maupun jenis fungsi matematis dan kombinatorik yang lebih kompleks (*multiplier*, *decoder*, *adder*, *subtractor*, dan lain sebagainya). Di dalam FPGA juga terdapat *block-block* yang mengandung elemen memori (*register*) mulai dari flip-flop hingga RAM (*Random Access Memory*). Untuk melakukan pemrosesan komputasi dari algoritma integrasi numerik sangat tepat menggunakan FPGA.

Untuk meningkatkan efisiensi rancangan merupakan keuntungan dari implementasi FPGA dengan mengurangi pemakaian pemrograman perangkat lunak (software). Pada implementasi dalam berbagai algoritma, FPGA merupakan teknologi yang bebas (technology-independent) dan mempunyai koreksi error yang kecil. Dibandingkan mikrokontroler, kinerja FPGA lebih cepat dikarenakan FPGA hanya mensintesis perangkat keras (hardware) saja sedangkan mikrokontroler mengeksekusi instruksi perangkat lunak (software) yang digunakan untuk mengendalikan perangkat keras (hardware) sehingga delay yang diimplementasikan hanya memakan waktu tunda perambatan (propagation delay) saja. Dibutuhkannya informasi terkait dengan tingkat perbedaan abstraksi dan jenis model yang digunakan untuk memodelkan sebuah FPGA. Melalui model simulasi yang telah disediakan oleh penyedia jasa FPGA masing-masing, jika seseorang ingin merancang FPGA maka ia harus mampu mengambil beberapa tahapan pemodelan untuk memastikan hasil model rancangannya.

Sifat FPGA:


- a. Dapat di program berkali-kali (record).
- b. Bersifat tergantung catudaya (volatile).

- c. Mampu mengimplementasikan *logic circuit*, *instant manufacturing*, *very low cost prototype*.
- d. Dikonfigurasi oleh End User.

Dalam IC FPGA, pengguna dapat mendesain *hardware* sesuai dengan yang diinginkan karena FPGA merupakan IC tipe HDL (*Hardware Description Language*). Saat ini, perkembangan FPGA berlangsung cepat dan sudah ada bermacam-macam FPGA dengan perangkat dan kebutuhan perancangan yang berbeda. Beberapa perusahaan yang memproduksi FPGA diantaranya adalah Altera, ACTEL, Xilink, dan PLESSE [18].

2.3.1 Board DE2-115 Altera Cyclone IV

Board DE2-115 Altera Cyclone IV adalah board modul FPGA yang sudah dilengkapi dengan chip FPGA jenis Cyclone IV EP4CE115F29C7N. Berikut adalah komponen yang ada dalam board FPGA DE2-115:



Gambar 2.2 FPGA Cyclone IV DE2-115

- a. Altera Cyclone® IV 4CE115 FPGA device
- b. Altera Serial Configuration device EPCS64
- c. USB Blaster (*on board*) untuk memogram; yang mendukung untuk mode JTAG dan Active Serial (AS)
- d. 2MB SRAM

- e. Two 64MB SDRAM
- f. 8MB Flash memory
- g. SD Card socket
- h. 4 Push-buttons
- i. 18 Slide switches
- i. 18 Red user LEDs
- k. 9 Green user LEDs
- 1. Sumber oscillator 50MHz untuk perangkat
- m. 24-bit CD-quality audio CODEC dengan line-in, line-out, dan microphone-in jacks
- n. VGA DAC (8-bit *high-speed triple* DACs) dengan konektor VGA-out
- o. TV Decoder (NTSC/PAL/SECAM) dan TV-in connector
- p. 2 Gigabit Ethernet PHY dengan konektor RJ45
- q. USB Host/Slave Controller dengan USB konektor tipe A dan tipe B
- r. RS-232 transceiver dan 9-pin konektor
- s. PS/2 mouse/keyboard konektor
- t. IR Receiver
- u. 2 SMA konektor untuk masukan/keluaran eksternal
- v. One 40-pin Expansion Header dengan diode protection
- w. Konektor One High Speed Mezzanine Card (HSMC)
- x. Modul LCD 16x2

2.4 Variable Pulse Position Modulation (VPPM)

Skema modulasi baru yang secara bersamaan mendukung pencahayaan dengan kontrol peredupan (dimming) dan komunikasi (communication) merupakan pengertian dari variable pulse position modulation (VPPM) [19].


Skema modulasi *variable pulse position modulation* (VPPM) telah diusulkan dan diadopsi dalam standar IEEE sebagai salah satu skema modulasi *visible light communication*. Skema modulasi ini menggunakan PPM biner untuk komunikasi dan lebar pulsa untuk mengontrol peredupan dimana

mendukung iluminasi dengan kontrol dan komunikasi peredupan secara bersamaan. Gambar 2.5 menunjukkan contoh operasi dari VPPM.



Gambar 2.3 Contoh pengoperasian VPPM dalam kasus tingkat peredupan 75%

Pada gambar 2.5, peredupan (*dimming*) dan komunikasi fungsi VPPM beroperasi secara independent. Komuniaksi dan pencahayaan yang lebih efisien menjadi parameter untuk VPPM dan dapat direalisasikan apabila kinerja komunikasinya dapat dianalisis sesuai dengan tingakat peredupan (*level dimming*) dan lingkungan saluran (*channel environment*).



Gambar 2.4 Struktur yang diusulkan dari sistem VLC berdasarkan VPPM

Pada gambar 2.6 menunjukkan struktur VLC yang diusulkan sistem berdasarkan VPPM. Ketika data biner $b \in \{0, 1\}$ ditransmisikan, sinyal termodulasi VPPM s(t) dihasilkan dengan mempertimbangkan *level* peredupan (*dimming*) target sebagai berikut:

$$\begin{cases} \sqrt{Es.\frac{d}{50}}. \Phi o(t), untuk \ b = 0, \\ \sqrt{Es.\frac{d}{50}}. \Phi 1(t), untuk \ b = 1 \end{cases}$$

di mana Es adalah energi simbol, d adalah tingkat peredupan ($0 \le d \le 100$). Φ i (t) (i = 0, 1) adalah fungsi basis yang berubah sesuai dengan tingkat peredupan. Setelah melewati sebuah *filter pulse-shaping* VPPM, sinyal transmisi memiliki persamaan berikut:

$$x(t)\sum_{i=-\infty}^{\infty}s(t=iTd)$$

dimana Td adalah total durasi waktu yang dibutuhkan untuk transmisi setiap blok data, Td = Ts + Tg, di mana Ts adalah symbol durasi dan Tg adalah waktu jaga untuk menghindari antar-simbol gangguan yang disebabkan oleh dispersi saluran. Sinyal arus digerakkan oleh yang dikendalikan oleh x(t). LED memancarkan sinyal cahaya X(t), yang memiliki nilai rata-rata *optical power* $P_t = \frac{1}{T} \int_0^{Td} X(t) dt$. Setelah melewati *optical channel* $h_0(t)$, sinyal optik y(t) yang diterima adalah:

$$y(t) = X(t) * h_0(t) + n_0(t),$$

di mana '*' menunjukkan konvolusi dan n_0 (t) adalah sumber $\it optical$ $\it noise$.

Selanjutnya, y(t) dikonvergensi menjadi sinyal listrik melalui fotodioda (PD) untuk menghasilkan sinyal r(t) sebagai berikut:

$$\begin{split} r(t) &= R \;.\; y(t) \\ &= R(X(t) \,*\; h_o(t) + n_o(t) \\ &= H(0).x(t) \,*\; h(t) + n(t) \end{split}$$

dimana R adalah responsivitas konversi PD (A / W), H (0) berarti *path loss gain* dari sinyal, h(t) menunjukkan respon impuls listrik dari saluran nirkabel optik, dan n(t) adalah derau Gaussian putih aditif listrik [20].


2.5 Bit Error Rate (BER)

Jumlah data *bit error* pada transmisi digital adalah jumlah bit-bit dari sebuah *data stream* yang dipengaruhi dan berubah karena interferensi, *noise*, atau *error* akibat *bit synchronization*. Perbandingan antara jumlah *bit error* dengan jumlah total bit yang dikirimkan merupakan pengertian dasar dari *bit error rate*. Dalam sistem komunikasi, *noise* kanal transmisi, interferensi, distorsi, masalah pada sinkronisasi bit, dan atenuasi dapat mempengaruhi bagian penerima dari *bit error rate*. Pengaruh fisik pada media transmisi seperti bending kabel dapat mempengaruhi nilai *bit error rate* pada optik karena bisa mengakibatkan retak atau pecahnya bagian dalam optik dalam kabel yang mengganggu pemantulan cahaya dalam fiber optik. *Bit error rate* dalam realisasinya sangat dipengaruhi oleh *noise* karena adanya kesalahan proses deteksi disebabkan oleh *noise* [21].

Pada pengujian sistem VLC, nilai *bit error rate* didapatkan dengan membandingkan data yang terkirim (*transmitted data*) dengan data yang diterima (*received data*) seperti persamaan berikut [11]:


$$BER = \frac{data \ diterima}{data \ terkirim}$$

Sehingga, potensi *error* data yang diterima akan semakin besar apabila nilai *bit error rate* mendekati satu (BER=1). Begitu pun sebaliknya, data akan semakin memiliki nilai *error* yang besar atau tidak diterima sama sekali apabila jarak kanal optik semakin jauh, hal ini dikarenakan *level* iluminansi yang diterima oleh *photodiode* semakin lemah.



Gambar 2.5 Contoh grafik BER

Gambar 2.6 dibawah ini menggambarkan pengaturan pengujian BER sederhana.



Gambar 2.6 BER Basic Test Setup

Beberapa jenis metode pengukuran BER, yaitu metode XOR, metode FPGA, menggunakan pin digital, dan menggunakan *digitizer*.

Pada metode XOR, membandingkan dua pola yaitu *output* bit digital bagian penerima DUT dan versi tertunda *input* data sumber biner. Konsep gerbang XOR yaitu ketika kedua bit *input* sama maka *output* nol dan saat kedua bit *input* tidak sama maka *output* satu. Penggunaan konsep XOR ini akan memberikan jumlah bit yang salah dan karenanya BER dapat degan mudah dihitung sesuai dengan rumus atau persamaan di atas.


Metode lainnya yaitu pada FPGA atau IC lainnya dengan menggunakan pin *input* digital. Digitizer yang memiliki analog *input* dan digital *input* juga dapat digunakan untuk pengukuran BER [22].

2.5.1 Logika XOR

Gerbang XOR merupakan singkatan bagi OR-eksklusif. Gerbang ini mempunyai dua masukan dan satu keluaran. Masingmasing masukan menuju kesebuah *inverter*, keluaran-keluaran *inverter* ini adalah *A* dan *B*. Seperti yang terlihat pada gambar dibawah ini:

Gerbang XOR (OR-Eksklutif) mempunyai dua masukan dan satu keluaran, dimana masing-masing masukan menuju ke sebuah

inverter [23]. Pada gambar dibawah ini terlihat bahwa *output* atau keluaran dari inverter adalah \bar{A} dan \bar{B} .




Gambar 2.7 (a) Gerbang OR-eksklusif; (b) Simbol gerbang logika XOR Tabel 2.3 Tabel Kebenaran Gerbang XOR

Inp	out	Output
A	В	Y
0	0	0
0	1	1
1	0	1
1	1	0

Tabel 2.3 merupakan tabel kebenaran gerbang XOR dengan persamaan : $Y=A \oplus B$ atau $Y=A \ XOR \ B$.


2.6 Pseudorandom Binary Sequence (PRBS)



Gambar $2.8 \, Block$ diagram PRBS

Pseudorandom Binary Sequence (PRBS) merupakan sinyal kotak yang pada lebarnya terjadi modulasi dan berlangsung secara sekuensial. Dengan menggunakan Linear Feedback Shift Register (LFSR) dapat membangkitkan

sinyal tersebut. Panjangnya *shift register* dapat mempengaruhi variasi dari panjang sekuensial PRBS.



Gambar 2.9 LFSR pada PRBS

Untuk mendapatkan nilai bit yang berbeda-beda, teknik LFSR menggunakan *shift register* yang isinya terus berputar dengan menambahkan beberapa gerbang dasar *Exlusive* OR (XOR).

Desain sinyal acak yang digunakan adalah Fibonacci LFSR, yaitu sederetan bit yang menjadi benih terdapat beberapa bit yang menjadi keran sebagai *input* ke dalam gerbang XOR, jumlah bit yang menjadi keran biasanya 2 atau 4bit tergantung deretan bit yang akan digunakan serta panjang jumlah siklus yang diinginkan.


Tabel 2.4 Variasi panjang sekuensial PRBS [24]

Panjang Register	Panjang Sekuensial	Posisi Tap
(N)	L=2N-1	Umpan Balik
2	3	1 dan 2
3	7	1 dan 3
4	15	3 dan 4
5	31	3 dan 5
6	63	5 dan 6
7	127	4 dan 7
8	255	2, 3, 4, dan 8
9	511	5 dan 9
10	1023	7 dan 10

2.7 First In First Out

Metode FIFO (*first in first out*) adalah sebuah metode yang menyimpan data dalam urutan antrian sehingga elemen *input* pertama keluar terlebih dahulu [25]. Dalam FIFO yang menggunakan sirkuit sinkron, memerlukan tiga langkah untuk melakukan perhitungan *empty-flag*. Langkah pertama umumnya untuk mentransfer alamat *input* ke *Gray-codes* yang kemudian terjadi *latched* oleh *clock input* sebelum dikirim ke *output*. Langkah kedua, alamat *Gray-codes* mengalami *latched* saat port *output* melalui sinkronisasi untuk memastikan

probabilitas dari keadaan metastabil yang terjadi sangat kecil. Langkah ketiga, membandingkan alamat *input* dan *output* untuk menghasilkan *empty-flag* setelah alamat *Gray-codes* ditransfer kembali ke kode biner. Dengan demikian, *delay* dari *input* ke *output* dapat dituliskan sebagai $T_d = T_{clk1} + T_{clk2} + T_{G2B} + T_{rr}$, dimana T_{clk1} adalah *input cycle clock*, T_{clk2} adalah *output cycle clock*, T_{G2B} adalah *delay* untuk mentransfer *Gray-code* menjadi kode biner, dan T_{rr} adalah *delay* antara tepi positif dari *clock input* dan *output*. Oleh karena itu, laju latensi jenis FIFO ini akan lebih lama dari T_d dan *delay* untuk transfer *Gray-codoe* menjadi kode biner juga akan mempengaruhi pembacaan siklus [26].



Gambar 2.10 Usulan FIFO asinkron sirkuler

Gambar 2.9 menunjukkan arsitektur *circular* FIFO dimana setiap sel FIFO terdiri dari *controller* dan unit penyimpanan. *Controller* melakukan *handshaking* dengan antarmuka *input* atau *output* dan menghasilkan sinyal wr dan rs yang sesuai. Satu sinyal wr atau rd aktif maka unit penyimpanan menyimpan atau mengeluarkan data. Saat proses *input* hanya satu sel, sel sinyal wr akan aktif begitu pula data yang disimpan dalam sel tersebut.

BAB III

METODOLOGI PENELITIAN

3.1 Jenis dan Lokasi Penelitian


Metode yang digunakan pada penelitian ini yaitu perancangan dan analisis. Metode perancangan berupa pembangunan sistem perangkat keras, pembuatan rancang bangun dan perancangan bahasa *verilog*. Metode analisis berupa analisis modul-modul secara terpisah, analisis sistem keseluruhan dan analisis kelayakan penggunaaan FPGA pada sistem. Lokasi penelitian ini dilakukan di Laboratorium Telekomunikasi Program Studi Teknik Elektro Universitas Sebelas Maret.

3.2 Alur Penelitian


Penelitian dimulai dengan studi pustaka yang dapat berasal dari *paper*, laporan penelitian, *datasheet*, dan buku, dengan topik yang relevan. Setelah pengetahuan dasar dipahami dari referensi yang didapat, penelitian dilanjutkan dengan pembuatan dan penyusunan integrasi *Bit Error Rate* (BER) yang terdiri dari *block* PRBS, modulasi, demodulasi, *error generator*, dan *compare* BER yang diprogram menggunakan bahasa verilog.

Setelah setiap *block* yang dibuat sudah berfungsi secara semestinya, selanjutnya semua *block* yang telah dibuat dihubungkan dan jika sudah berhasil di*compile* dan diset pinnya, maka selanjutnya di upload ke FPGA (*Field-Programmable Gate Array*) dan dilakukan pengambilan data.

Ada dua jenis integrasi Bit *Error* Rate dalam pengambilan data yang dilakukan, yaitu integrasi bit *error* rate (BER) dengan menggunakan *block error generator* dan integrasi bit *error* rate dengan *Analog Frond-End*.



Gambar 3.1 Diagram Alur Penelitian Sistem



Gambar 3.2 Skema Alur Kerja Sistem


3.3 Instrumen Penelitian


Adapun instrument penelitian yang digunakan dalam penelitian yaitu:

- 1. Alat
 - a. Laptop
 - b. FPGA
 - c. Oscilloscope
- 2. Perangkat Lunak
 - a. ModelSIM
 - b. Quartus
 - c. Hantek 6022BL

3.4 Perancangan dan Pembuatan Block Visible Light Communication

3.4.1 Mengatur Frekuensi PLL






Gambar 3.3 (a) Setting PLL clock (b) Blok PLL clock dan LPMCounter


Frekuensi PLL diatur untuk menentukan besar *clock* yang akan menjadi masukan pada sistem. Pada perancangan ini, besar frekunsi PLL diatur 50MHz dan di counter menggunakan LPMCounter sebanyak 2¹². Tujuan dari pengaturan frekuensi PLL ini adalah agar *clock* sesuai dengan saat sistem diimplementasi ke FPGA, sehingga *output* data dapat diamati.

Pada integrasi BER menggunakan *error generator* diatur *clock* sebesar 1,5625 MHz yang didapat dari $\frac{50\,MHz}{2^5}$. 50 MHz adalah frekuensi *clock* pll dan 2^5 didapat dari LPMCounter yang digunakan.

Pada integrasi BER menggunakan *Analog Front-End* diatur *clock* sebesar 0,012 MHz yang didapat dari $\frac{50~MHz}{2^{\Lambda}12}$. 50 MHz adalah frekuensi *clock* pll dan 2^{12} didapat dari LPMCounter yang digunakan.


3.4.2 Pseudorandom Binary Sequence (PRBS)





Gambar 3.4 Pembuatan program dan block PRBS


Pada percobaan ini, dibuat PRBS15. PRBS dibuat pada sistem ini sebagai *input* random yang menghasilkan *output* satu bit. *Output* dari PRBS ini nanti yang akan dicabangkan menjadi dua jalur yaitu yang langsung menuju *block* BER dan yang melewati modulasi, *error generator*, dan demodulasi sebelum menuju ke BER.



Gambar 3.5 RTL Viewer PRBS


3.4.3 Modulasi

```
| dr. | dr.
```



Gambar 3.6 Pembuatan (a) program *block* modulasi dan (b)*block* Modulasi


Pada *block* modulasi terdapat *input* dtx yang berasal dari *output* PRBS dan *input dimming* 3bit dimana *input dimming* ini juga terkoneksi pada *input dimming* di demodulasi. Pada *block* modulasi menghasilkan *output* yang akan menjadi masukkan pada *block error generator*.



Gambar 3.7 RTL Viewer Modulasi


3.4.4 Demodulasi

```
| Second | Color | Col
```




Gambar 3.8 Pembuatan (a) program demodulasi dan (b) *block* demodulasi

Pada *block* demodulasi terdapat *input dimming* yang terkoneksi dengan *input dimming* pada *block* modulasi. *Input* svppm pada *block* ini didapat dari *output* pada *error generator*. Pada *block* ini juga terdapat *input enable*, dimana saat implementasi di FPGA, setelah semua reset di *on* dan *off* kan, lalu harus mengaktifkan *input enable* pada *block* demodulasi ini agar saat sistem dapat berjalan. *Output* result dari *block* ini akan menjadi *input* pada *block* BER untuk dibandingkan dengan *output* FIFO*delay*.




Gambar 3.9 RTL Viewer Demodulasi

3.4.5 First in First Out




Gambar 3.10 Pembuatan (a) program FIFO dan (b) block FIFO

Pembuatan *block* FIFO pada sistem tujuannya adalah untuk *delay*. Jadi, *output* dari PRBS tadi menjadi *input* pada *block* FIFO yang juga mendapat *input*an maksimal 4bit *delay*. *Input* bit dari PRBS yang sudah tertunda pada *block* ini akan menghasilkan *output* yang langsung akan dibandingkan dengan *output* dari *block* demodulasi di *block* BER.



Gambar 3.11 RTL Viewer FIFO Delay


3.4.6 Error generator



Gambar 3.12 Pembuatan (a) program *Error generator* dan (b) *block Error generator*


Pembuatan *block error generator* pada dasarnya adalah sebagai pengganti untuk *Analog Front-End*. Pada *block* ini mendapat *input*an dari ouput modulasi dan *input* number *error* 16bit, dimana number *error* nanti akan menjadi *input error* pada implementasi di FPGA. *Output* dari *block* ini menjadi *input* ke *block* demodulasi.

Error generator akan melakukan generate bilangan random, bilangan random yang dihasilkan akan digunakan untuk mengubah nilai data syppm yang dikirimkan dan menjadi error dengan melakukan operasi adder sehingga nilai syppm yang semula bernilai satu menjadi nol dan sebaliknya. Nilai syppm yang sudah dirubah dalam proses transmisi akan terbaca sebagai error pada demodulator dan akan mempengaruhi hasil keluaran (data_rx) dari demodulator yang akan dibandingkan menggunakan operasi xor oleh error rate dengan nilai data yang dikirimkan (data_tx). Perbedaan nilai pada data_tx(n) dan data_rx(n) akan dianggap sebagai error dan dibandingkan dengan jumlah data yang dikirimkan.




Gambar 3.13 RTL *Viewer Error generator*

3.5 Perancangan dan Pembuatan Block Bit Error Rate (BER)



Gambar 3.14 Pembuatan (a) program BER dan (b) block BER

Block ini adalah block hasil dari dua output yang sudah dijelaskan sehingga dengan membandingkan kedua output tersebut maka akan mendapatkan hasil Bit Error Rate nya. Hasil BER yang didapat telah diatur pada program menggunakan logika XOR sehingga jika ke dua masukan pada block BER berbeda maka hasilnya 1 dan jika kedua masukan sama maka hasilnya 0 yang berarti tidak ada error.



Gambar 3.15 RTL Viewer BER

Dibawah ini adalah tabel kebenaran logika XOR.

Tabel 3.1 Tabel Kebenaran Logika XOR

A	В	$Y = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

3.6 Menentukan Karakteristik Analog VLC

Tabel 3.2 Parameter Analog Front-End (AFE) VLC yang Diinginkan

Parameter	Karakterisasi AFE VLC
Application/Coverage Range	Indoor/max ~1.5m
Communication Models	Point to point
Transmitter	LED Specifications:
	 Voltage rating: 10-14V Power: 9W(max) View Angle: 120° Luminous intensity: 400-500lux Wavelength: 380-760nm (white)
Receiver OP-AMP	Photodiode specifications: • Spectral response: 400- 1000nm • Rise/fall time: 50µs • Cutoff frequency: 5MHz • Effective area size: 3cm² General OP-AMP (LM741) with
	dual supply $\pm V_{DC}$ and 2MHz
	Bandwidth
Channel Mode	Direct LOS link
Microcontroller	Cyclone IV EP4CE115F29C7N
Bitrate max	100 Kbps
Modulation	VPPM
Interference lamp addressing	Pada LED <i>Lamp</i>

3.7 Rencana Penelitian


Pada penelitian ini akan dilakukan pengujian mengenai *Bit Error Rate* menggunakan dua cara, yang pertama tanpa *Analog Front-End* dan dengan *Analog Front-End*.

Pada pengujian tanpa *Analog Front-End*, rangkaian *Analog Front-End* akan digantikan dengan dengan blok *Error Generator*. *Error generator* akan memberikan *error* pada data yang dikirimkan sesuai dengan nilai masukan pada *error generator*. Tujuan dari pengujian ini adalah untuk mengetahui apakah *Bit Error Rate Tester* sudah sesuai dengan spesifikasi yang diharapkan dengan cara melihat output BER apakah sudah sesuai dengan *input* pada *error generator*.

Pada pengujian menggunakan *Analog Front End*, data akan dikirimkan melalui modulator lalu ditransmisikan oleh LED dan ditangkap oleh *photodiode*, kemudian hasil pembacaan *photodiode* akan melalui *Analog Front-End* dan diproses oleh demodulator. Tujuan dari pengujian ini adalah untuk mengetahui pengaruh dari *clock* (frekuensi), *dimming*, jarak, dan sudut terhadap output *Bit Error Rate* (BER).

BAB IV HASIL DAN PEMBAHASAN


4.1 Hasil Simulasi Modulasi dan Demodulasi pada ModelSIM



Gambar 4.1 Hasil simulasi pada ModelSIM

Pada simulasi menggunakan ModelSIM, *output* modulasi dan demodulasi sudah sesuai dengan yang diiginkan dan pada gambar terlihat bahwa nilai modulasi dan demodulasi tertunda delapan *clock*.

4.2 Hasil Integrasi BER menggunakan Error generator




Gambar 4.2 Interface pada Quartus

Setelah membuat program dan *block-block* yang diperlukan, lalu menghubungkan semua *block* yang telah dibuat. Sistem mendapat *input clock* yang berasal dari *clock* PLL yang telah dicounter. Sistem juga mendapat *input* random yang berasal dari *block* PRBS (*pseudorandom binary sequence*). *Output* dari PRBS tercabang menjadi *input* di dua *block* yang berbeda. Pertama adalah

transmitter, output PRBS menjadi input di block FIFOdelay yang kemudian diteruskan ke block BER. Kedua adalah receiver, output PRBS menjadi input block modulasi dimana output modulasi akan diteruskan ke error generator lalu ke demodulasi hingga diteruskan ke block BER. Didalam block BER, akan membandingkan (compare) output dari transmitter dan receiver, jika kedua output sama maka tidak ada error atau BER bernilai 0, namun jika ada perbedaan dari nilai kedua output tersebut maka terdapat error dalam pengiriman data.

4.2.1 Implementasi pada FPGA



Gambar 4.3 Implementasi pada FPGA

Setelah pin diset dan berhasil di *compile* pada Quartus, maka program akan diunggah pada FPGA. Kondisi awal FPGA yang sudah terprogram adalah seperti pada Gambar 4.3.

4.2.2 Pengaruh *Clock*

Clock sebelumnya telah dibuat mengguanakan PLL dan LPMCounter. Frekuensi PLL yang diatur adalah 50MHz dan nilai LPMCounter 2¹². Output LPMCounter (q) akan di wire dengan sistem dan menjadi input q[5] pada sistem. Semakin besar nilai q, maka clock akan semakin lambat dan semakin kecil nilai q maka clock akan semakin cepat.

Pengaruh *Dlmming* Terhadap Nilai BER 50000 45000 40000 35000 35000 15000 10000 5000 0 1 2 3 4 5 6 7 8 Dimming (%)

4.2.3 Pengaruh Input Dimming terhadap Hasil BER

Gambar 4.4 Grafik Nilai Dimming Terhadap BER

Tabel 4.1 Pengaruh Nilai Dimming terhadap BER

Input	Output					
Nilai	7-	7-segmen (biner)	Jumlah Nyala	Posisi Nyala LED Merah		
Dimming	segmen		LED			
	(desimal)		Merah			
1	44975	1010111110101111	12	0,1,2,3,5,7,8,9,10,11,13,15		
2	0	00000000000000000	0	Tidak ada		
3	0	00000000000000000	0	Tidak ada		
4	0	00000000000000000	0	Tidak ada		
5	0	00000000000000000	0	Tidak ada		
6	0	00000000000000000	0	Tidak ada		
7	0	000000000000000000000000000000000000000	0	Tidak ada		

Input dimming juga berpengaruh pada sinkronisasi sinyal pengirim dengan penerima. Setelah melalui berbagai percobaan, nilai dimming yang sesuai agar gelombang modulasi dan demodulasi sinkron adalah 4.

(a) (b) (c) (d)

4.2.4 Pengaruh *Delay* terhadap Hasil BER


Gambar 4.5 *Delay* (a) 0, (b) 4, (c) 8, (d) 15

Delay dibuat untuk bisa menyelaraskan *output* sinyal pengirim dengan penerima.

Dapat dilihat pada gambar 4.4, jika belum diberi *delay* (*delay* = 0) maka sinyal pengirim dan penerima masih belum sinkron walau sudah tidak terdeteksi *error* dalam *output* BER yang dihasilkan. Apabila *delay* yang diberikan 8 dan lebih besar dari 8, maka *output* sinyal pengirim dan penerima menjadi asinkron, semakin besar *input* nilai *delay* maka akan kedua *output* sinyal akan menjadi lebih tidak sinkron. Apabila sinyal tidak sinkron maka akan terdapat *error* pada nilai BER yang dihasilkan.


Setelah melalui berbagai percobaan, *delay* yang didapat agar kedua sinyal tersebut sinkron adalah sebesar 4. Tabel dibawah ini menunjukkan pengaruh nilai *delay* terhadap BER.

Input	Output				
Nilai Delay (bit)	7-segmen	7-segmen (biner)		Posisi	
	(desimal)		Nyala	Nyala	
			LED	LED	
			Merah	Merah	
0	0	00000000000000000	0	Tidak ada	
4	0	00000000000000000	0	Tidak ada	
8	20560	0101000001010000	4	4, 6, 12, 14	
15	20560	0101000001010000	4	4, 6, 12, 14	



Gambar 4.6 Grafik Nilai Delay terhadap BER

4.2.5 Pengaruh Input Error generator



Gambar 4.7 Grafik Nilai Error generator terhadap BER

Input dari error generator sangat berpengaruh pada output dari BER. Error generator yang dibuat adalah 16bit dimana setiap bitnya dimasukkan

melalui *switch* yang terhubung pada pin GPIO FPGA. Kondisi *switch* yang diatur adalah *pull-up* yaitu jika ditekan maka kondisi 0. Dengan mengaktifkan *enable* dan mengatur nilai *input dimming* 4 dan *delay* 4 maka akan menunjukkan hasil seperti pada table dibawah ini. Tabel dibawah ini adalah hasil pengamatan pengaruh *input error generator* pada *output* BER yang dapat dilihat di LED dan 7-segmen.


Tabel 4.3 Hasil Pengamatan dengan Input Error generator

Input	Output			
Error generator	7-segmen	7-segmen (biner)	Jumlah Nyala	Posisi
(Switch ke-)	(desimal)		LED	Nyala LED
			Merah	Merah
1	0	000000000000000000000000000000000000000	0	Tidak ada
2	0	000000000000000000000000000000000000000	0	Tidak ada
3	4	0000000000000100	1	2
4	8	000000000001000	1	3
5	16	000000000010000	1	4
6	32	000000000100000	1	5
7	64	000000001000000	1	6
8	128	000000010000000	1	7
9	256	000000100000000	1	8
10	512	0000001000000000	1	9
11	1024	0000010000000000	1	10
12	2048	00001000000000000	1	11
13	4096	00010000000000000	1	12
14	8192	00100000000000000	1	13
15	16384	01000000000000000	1	14
16	32768	10000000000000000	1	15
1 – 16	65535	111111111111111111	15	1 – 15

Berdasarkan hasil pengambilan data dengan meng*input*kan *error generator* dan melihat hasil BER nya, hasil sudah sesuai dan sudah terbaca di 7-segmen dan nyala LED, hanya saja masih terdapat hasil yang tidak sesuai

jika hanya menekan switch nomor 1 dan 2. Hal ini dikarenakan nilai *error* yang terlalu kecil sehingga tidak terdeteksi.


4.3 Hasil Integrasi BER dengan Analog Front-End pada Quartus



Gambar 4.8 *Interface* pada Quartus

Setelah membuat program dan block-block yang diperlukan, lalu menghubungkan semua block yang telah dibuat. Sistem mendapat input block yang berasal dari Block PLL yang telah dicounter. Sistem juga mendapat input random yang berasal dari block PRBS (pseudorandom binary sequence). Output dari PRBS tercabang menjadi input di dua block yang berbeda. Pertama adalah transmitter, output PRBS menjadi input di block FIFOdelay yang kemudian diteruskan ke block BER. Kedua adalah receiver, output PRBS menjadi input block modulasi dimana output modulasi akan menjadi input pada rangkaian Analog Front-End. Output dari rangkaian Analog Front-End tadi akan menjadi input pada demodulasi hingga diteruskan ke block BER. Didalam block BER, akan membandingkan (compare) output dari transmitter dan receiver, jika kedua output sama maka tidak ada error atau BER bernilai 0, namun jika ada perbedaan dari nilai kedua output tersebut maka terdapat error dalam pengiriman data.

4.3.1 Prototype *Hardware*



Gambar 4.9 Prototype Hardware

Setelah pin diset dan berhasil di *compile* pada Quartus, maka program akan diupload pada FPGA dan dihubungkan dengan rangkaian *Analog Front-End*. Pada Gambar 4.6 dapat dilihat kondisi FPGA yang telah terprogram dan dihubungkan dengan rangkaian *Analog Front-End*.

Pengaruh Frekuensi Terhadap BER 1E+09 1F+10

4.3.2 Hasil Pengaruh Frekuensi clock terhadap Nilai BER

Gambar 4.10 Grafik nilai Frekuensi clock terhadap BER

Tabel 4.4 Pengaruh frekuensi *clock* terhadap nilai BER

Input	Output			
Frekuensi	7-	7-segmen (biner)	Jumlah	Posisi Nyala LED
clock	segmen		Nyala LED	Merah
(MHz)	(desimal)		Merah	
Q2=12,5	42188	1010010011001100	1	2,3,6,7,10,13,15
Q4=3,125	31808	0111110001000000	1	6,10,11,12,13,14
Q6=0,782	31183	0111100111001111	1	0,1,2,3,6,7,8,11,1
				2,13,14
Q8=0,192	23644	0101110001011100	1	2,3,4,6,10,11,12,1
				3,14
Q10=0,049	0	00000000000000000	0	Tidak ada
Q12=0,0122	0	00000000000000000	0	Tidak ada

Pengaruh *clock* terhadap nilai *bit error rate* disebabkan oleh kemampuan switching dari komponen *Analog Front-End*, dimana saat melewati batas kecepatan tertinggi maka data akan rusak.

Pada variasi *clock* 12,5MHz, 3,125MHz, 0,782MHz, dan 0,192MHz terdapat *error* yang disebabkan kemampuan *switching* dari komponen analog terutama pada *amplifier* LM741, yang mana LM741 tidak mampu melakukan *switching* diatas frekuensi 100kHz.

Pada variasi *clock* 0,0122MHz tidak terdapat *error* yang terlihat pada *output* 7-segmen dan nyala LED dikarenakan sudah memasuki *range* kemampuan *switching* dari IC LM741. Setelah melalui berbagai percobaan, kemampuan *switching* terbaik terdapat pada nilai q10 dengan frekuensi 0,049MHz dimana *error* yang terjadi adalah 0 dengan jarak pengiriman data sejauh 20cm.

Pengaruh *Dimming* Terhadap BER 25000 20000 (Fig. 15000 8 10000 5000

4.3.3 Hasil Pengaruh Dimming terhadap Nilai BER

Gambar 4.11 Grafik nilai Dimming terhadap BER

Dimming (%)

Tabel 4.5 Pengaruh nilai dimming terhadap nilai BER

Input	Output				
Nilai	7-segmen	7-segmen (biner)	Jumlah	Posisi Nyala LED	
Dimming	(desimal)		Nyala LED	Merah	
			Merah		
0	20560	0101000001010000	4	4,6,12,14	
1	10	000000000001010	2	1,3	
2	5	0000000000000101	2	0,2	
3	3	0000000000000011	2	0,1	
4	0	00000000000000000	0	Tidak ada	
5	0	00000000000000000	0	Tidak ada	
6	0	00000000000000000	0	Tidak ada	
7	22010	0101010111111010	10	1,3,4,5,6,7,8,10,12,14	

Pengujian variasi nilai *dimming* bertujuan untuk mengetahui kemampuan pembacaan dari AFE dengan nilai *dimming* yang berbeda. Pada pengujian ini

transimisi data dilakukan dengan jarak lampu dan *photodiode* sejauh 20cm dengan variable bebas berupa nilai *dimming* dan variabel terikat berupa nilai *error* data (BER).

Berdasarkan Tabel 4.5 dan Gambar 4.11 *error* yang terendah berada pada *dimming* 4/8 hingga 6/8 atau nilai *dimming* 50% - 75%. Hasil ini sesuai dengan teori dimana nilai *dimming* 50% merupakan nilai *dimming* dengan kemampuan terbaik.

Pengaruh Jarak Terhadap Nilai BER Jarak (cm)

4.3.4 Hasil Pengaruh Jarak terhadap Nilai BER

Gambar 4.12 Grafik jarak terhadap BER

Uji Jarak terhadap BER bertujuan untuk mengetahui kemampuan jarak transmisi pengiriman data dari sistem VLC yang telah diberi *Analog Front-End* (AFE) pada jarak berbeda dan melihat pada jarak berapa mulai terjadi kerusakan pada data dalam proses pengiriman data.

Hasil pembacaan BER pada proses pengiriman data menggunakan *Visible Light Communication* (VLC) tidak terdapat *error* dari jarak 5cm hingga jarak 30cm. Tetapi pada jarak diatas 30cm mulai terjadi *error* yang terus meningkat hingga pada jarak 60cm.


Analisa yang dapat disimpulkan melalui uji ini adalah data dapat dikirimkan melalui *Visible Light Communication* (VLC) hingga mencapai jarak 30cm tanpa terjadi *error* sama sekali yang berarti data dapat dikirimkan dengan sempurna. Pada jarak diatas 30cm mulai terjadi *error* minor hingga jarak 40cm lalu *error* mayor mulai terjadi pada jarak diatas 40cm.

Tabel dibawah ini menunjukkan pengaruh jarak terhadap BER.

Tabel 4.6 Pengaruh jarak terhadap nilai BER

Input	Output				
Jarak (cm)	7-segmen	7-segmen (biner)	Jumlah	Posisi Nyala LED	
	(desimal)		Nyala	Merah	
			LED		
			Merah		
5	0	00000000000000000	0	Tidak ada	
10	0	00000000000000000	0	Tidak ada	
15	0	00000000000000000	0	Tidak ada	
20	0	00000000000000000	0	Tidak ada	
25	0	00000000000000000	0	Tidak ada	
30	0	00000000000000000	0	Tidak ada	
35	10	000000000001010	2	1,3	
40	48	000000000110000	2	4,5	
45	5136	0001010000010000	4	4,10,12	
50	26746	0110100001111010	8	1,3,4,5,6,11,13,14	
55	33725	1000001110111101	9	0,2,3,4,5,7,8,9,15	
60	46496	1011010110100000	7	5,7,8,10,12,13,15	

4.3.5 Hasil Pengaruh Sudut Cahaya terhadap Nilai BER



Gambar 4.13 Grafik sudut cahaya terhadap BER

Pengujian variasi nilai sudut bertujuan untuk mengetahui kemampuan pembacaan dari AFE dengan nilai sudut yang berbeda. Pada pengujian ini transimisi data dilakukan dengan jarak lampu dan *photodiode* sejauh 20cm dengan variabel bebas berupa nilai sudut dan variabel terikat berupa nilai *error* data.

Pada variasi sudut hampir sesuai dengan teori dimana area persebaran cahaya dari lampu hanya berkisar +-120° sehingga saat bernilai 180° data menjadi rusak. Hal ini juga dapat dilihat dari percobaan saat memvariasikan sudut lampu dan melihat pengaruhnya tergadap nilai BER.

Berdasarkan percobaan yang telah dilakukan, nilai *error* akan terlihat saat variasi sudut lampu mulai dari 90° dan akan tidak terjadi *error* lagi saat sudut 300° atau sama dengan sudut dibawah 90°. Tabel dibawah ini menunjukkan sudut lampu (cahaya) terhadap nilai BER.

Tabel 4.7 Pengaruh sudut cahaya terhadap nilai BER

Input	Output					
Jarak	7-segmen	7-segmen (biner)	Jumlah Nyala	Posisi Nyala LED		
(cm)	(desimal)		LED	Merah		
			Merah			
0	0	00000000000000000	0	Tidak ada		
30	0	00000000000000000	0	Tidak ada		
60	0	00000000000000000	0	Tidak ada		
90	6363	0001100011011011	8	0,1,3,4,6,7,11,12		
120	26983	0110100101100111	9	0,1,2,5,6,8,11,13,14		
150	27998	0110110101011110	10	1,2,3,4,6,8,10,11,13,14		
180	29672	0111001111101000	11	0,1,3,4,5,7,8,9,12,13,14		
210	27182	0110101000101110	8	1,2,3,5,9,11,13,14		
240	27125	0110100111110101	10	0,2,4,5,6,7,8,11,13,14		
270	26972	01101001010111100	8	2,3,4,6,8,11,13,14		
300	0	00000000000000000	0	Tidak ada		
330	0	00000000000000000	0	Tidak ada		
360	0	000000000000000000000000000000000000000	0	Tidak ada		

4.4 Hasil *Output* Implementasi Hasil Sinyal Modulasi dan Demodulasi

Gambar 4.14 Gelombang hasil percobaan modulasi dan demodulasi

Dalam implementasi integrasi BER menggunakan *error generator* dalam sistem VLC, terlihat bahwa sinyal modulasi dan sinyal demodulasi sudah sinkron saat diset frekuensi *clock* sebesar 1,5625 MHz, *delay* sebesar 4, *dimming* sebesar 4, dan *error generator* sebesar 0.

BAB V

KESIMPULAN DAN SARAN

5.1 Kesimpulan

Dari pembahasan yang telah dijelaskan pada bab-bab sebelumnya, dapat disimpulkan beberapa hal sebagai berikut :

- 1. Sistem *Bit Error Rate* (BER) pada VLC sudah berhasil dikembangkan untuk diimplementasikan di FPGA.
- 2. Pengujian BER dilakukan menggunakan simulasi dan implementasi dengan FPGA. BER mampu mendeteksi *error* dalam pengiriman data dalam *Visible Light Communication* (VLC) yang ditandai dengan tidak adanya lampu LED yang menyala pada FPGA yang sudah diatur jika lampu menyala mengindikasikan adanya *error* dalam pengiriman data.

Pada integrasi BER menggunakan *error generator*, tidak ada *error* dalam pengiriman data (nilai BER = 0) apabila frekuensi *clock* pll diatur sebesar 1,5625 MHz, *delay* sebesar 4, *dimming* sebesar 4, dan *error generator* di matikankan (*error generator* = 0). Namun terdapat *error* dalam pengiriman data dengan nilai BER sebesar 65.536 apabila *error generator* di nyalakankan semua (*error generator* = 65.536).

3. Integrasi antara BER dengan block *error generator* dan AFE pada sistem VLC sudah menghasilkan hasil sesuai dengan yang diharapkan, baik dalam pengujian *clock, dimming,* jarak, *delay*, dan sudut.

5.2 Saran

Berdasarkan penelitian yang telah dilakukan, terdapat saran untuk pelaksanaan penelitian selanjutnya agar mendapatkan hasil yang lebih baik, yaitu:

 Menambahkan komunikasi serial antara FPGA dengan PC agar hasil BER dapat ditampilkan di PC.

DAFTAR PUSTAKA


- [1] D. A. Karunatilaka, F. Zafar, V. Kalavally and R. Parthiban, "LED based indoor visible light communications: State of the art," *IEEE Communications Surveys and Tutorials*, vol. 17, no. 3, pp. 1649 1678, 2015.
- [2] A.A.Eka.Paramarta, G.Sukadarmika and P.K.Sudiarta, "Analisis kualitas jaringan lokal akses fiber optic pada Indihome PT. Telkom di area Jimbaran," *Jurnal Teknologi Elektro*, vol. 16, no. 1, pp. 1 5, 2017.
- [3] I. P. G. Y. Pratama, G. Sukadarmika and P. K. Sudiartha, "Perancancangan Jaringan Fiber To The Home (FTTH) Menggunakan Teknologi Gigabyte Passive Optical Network (GPON) pada Mall Park23 Tuban," *Teknologi Elektro*, vol. 16, no. 2, pp. 60 65, 2017.
- [4] J. P. Conti, "What you see is what you send [comms visible light]," *Engineering & Technology*, vol. 3, no. 19, pp. 66 69, 21 November 2008.
- [5] M. Figueiredo, L. N. Alves and C. Ribeiro, "Lighting the Wireless World," *IEEE Consumer Electronics Magazine*, vol. 6, no. 4, pp. 28 37, October 2017.
- [6] S. Fuada and T. Adiono, "Visible Light Communication Kits for Educations," *Journal of Education and Training*, vol. 5, no. 2, pp. 39 49, 2018.
- [7] S. Fuada, T. Adiono and S. Harimurti, "Bandwidth Budget Analysis for Visible Light Communication Systems utilizing Available Components," in The 10th International Conference on Electrical and Electronics Engineering (ELECO 2017), Turkey, 2017.
- [8] S. Fuada, A. P. Putra and T. Adiono, "Analysis of Received Power Characteristics of Commercial Photodiodes in Indoor Los Channel Visible Light Communication," *International Journal of Advanced Computer Science and Applications (IJACSA)*, vol. 8, no. 7, pp. 164 172, 2017.
- [9] S. Rajagopal, R. D. Roberts and S.-K. Lim, "IEEE 802.15.7 visible light communication: modulation schemes and *dimming* support," *IEEE Communications Magazine*, vol. 50 No. 3, pp. 72 82, March 2012.
- [10] S. Fuada, "Kajian Aspek Security pada Jaringan Informasi dan Komunikasi Berbasis Visible Light Communication," *Jurnal INFOTEL*, vol. 9, no. 1, pp. 108 121, August 2017.
- [11] A. Pradana, S. Fuada and T. Adiono, "Desain dan Implementasi Sistem Visible Light Communication berbasis Pulse Width Modulation," *Majalah Ilmiah Teknologi Elektro*, vol. 17 No.2, pp. 237 244, 2018.
- [12] S. Fuada, T. Adiono, A. P. Putra and Y. Aska, "A low-cost Analog Front-End (AFE) *transmitter* designs for OFDM visible light communications," in *Proceedings of the IEEE Int. Symposium on Electronics and Smart Devices (ISESD)*, Bandung, Indonesia, October 2016.

- [13] S. Fuada, A. P. Putra, Y. Aska and T. Adriono, "A First Approach to Design Mobility Function and *Noise Filter* in VLC System Utilizing Low-cost Analog Circuits," *International Journal of Recent Contributions from Engineering Science & IT (iJES)*, vol. 5, no. 2, pp. 14 30, July 2017.
- [14] W. A. Cahyadi, T.-I. Jeong, Y.-H. Kim, Y.-H. Chung and T. Adiono, "Patient monitoring using visible light uplink data," in *International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)*, Nusa Dua, Indonesia, 2015.
- [15] R. Boubezari, H. L. Minh, Z. Ghassemlooy and A. Bouridane, "Novel Detection Technique for Smartphone to Smartphone Visible Light Communications," in *0th International Symposium on Communication Systems, Networks and Digital Signal Processing (CSNDSP)*, Prague, Czech Republic, July 2016.
- [16] G. Cerruela, I. L. Ruiz and M. A. Gomez-Nieto, "State of the Art, Trends and Future of Bluetooth Low Energy, Near Field Communication and Visible Light Communication in the Development of Smart Cities," *MDPI Sensors*, vol. 16, pp. 1 38, November 2016.
- [17] S. Fuada, Design and Implementation of Analog Front-End Transceiver Module for Visible Light Communication System, Bandung, Indonesia: M.T. thesis, Dept. Elect. Eng., School of Electrical Engineering and Informatics, 2017.
- [18] A. Team, DE2-115 User Manual: World Leading FPGA Based Products and Design Services, Terasic Technologies Inc., 2012.
- [19] J.-D. Jeong, S.-K. Lim, I.-S. Jang, M.-S. Kim, T.-G. Kang and J.-w. Chong, "Novel Architecture for Efficient Implementation od Dimmable VPPM in VLC Lightings," *ETRI*, vol. 36 No.6, 2014.
- [20] J.-H. Yoo and S.-Y. Jung, "Modeling and analysis of variable PPM for Visible Light Communication," *EURASIP Journal on Wireless Communications and Networking*, pp. 1-6, 2013.
- [21] R. Hidayat, "Laju Kesalahan Bit Sistem Transmisi OFDM-BPSK Akibat Variasi Cyclic Prefix pada Guard Interval," *Modern Electrical Engineering Technology and Its Application Seminar (MEETAS)*, pp. 1 4, 2016.
- [22] "BER measurement | BER test set | Bit *Error* Rate measurement," RF Wireless World, 2012. [Online]. Available: https://www.rfwireless-world.com/test-and-measurement/BER-measurement.html. [Accessed 5 August 2020].
- [23] M. Arifin, Laporan Akhir Praktikum Sistem Digital, Palangkaraya, Kalimantan Tengah: UNPAR, 2013.
- [24] G. D. Nusantoro, M. A. Muslim and T. B. W., "Identifikasi Sistem Plant Suhu dengan Metode Recursive Least Square," *EECCIS*, vol. 6 No.1, pp. 67 74, Juni 2012.
- [25] A. C. Sembiring, J. Tampubolon, D. Sitanggang, M. Turnip and Subash, "Improvement of Inventory System Using First In First Out (FIFO)

- Method," 1st International Conference of SNIKOM 2018, Jurnal of Physics: Conference Series, 2018.
- [26] X. Yong and Z. Runde, "Low Latency High Throughout Circular Asynchronous FIFO," *TSINGHUA SCIENCE AND TECHNOLOGY*, vol. 13 No.6, 2008.


LAMPIRAN

Lampiran 1Dokumentasi Pengujian Error Generator terhadap BER




Pengujian saat semua Error generator diaktifkan Terhadap BER

Lampiran 2Dokumentasi Pengukuran Delay terhadap BER (Integrasi BER dengan Error Generator)



Lampiran 3


Dokumentasi Pengukuran nilai *dimming* terhadap BER (Integrasi BER dengan *Error* Generator)



Input dimming (a)0 (b)1 (c)2 (d)3 (e)4 (f)5 (g)6 (h)7

Lampiran 4


Dokumentasi Pengukuran Sudut terhadap BER (Integrasi BER dengan AFE)



Sudut Lampu (a)0 (b)30 (c)60 (d) 90

Lampiran 5


Dokumentasi Pengukuran *Clock* terhadap BER (Integrasi BER dengan AFE)



BER (a) Q2 (b) Q4 (c) Q6 (d) Q8 (e) Q10 (f) Q12

Lampiran 6

Dokumentasi Pengukuran Jarak terhadap BER (Integrasi BER dengan AFE)



Jarak (a)0 cm - 30 cm (b)35 cm (c)40cm (d)45cm (e)50cm (f)60cm