

بخش امل: توضیح که

برخاسته از 4 ماژول ساخته شده. بصورت up - Bottom توضیح می دهیم.

پایین ترین ماژول در طراحی من ALU هست که در ماژول Register File استفاده می شود.

ماژول ALU :

```

1 module alu(
2     input clk,
3     input rst,
4     input [511:0] A1,
5     input [511:0] A2,
6     input [511:0] A3,
7     input [511:0] A4,
8     input [1:0] op,
9     output reg [511:0] write_on_A3,
10    output reg [511:0] write_on_A4
11 );
12    always @(clk) begin
13        if(rst) begin
14            case (op)
15                2'b10: begin
16                    {write_on_A4, write_on_A3} <= A1 + A2;
17                end
18                2'b11: begin
19                    {write_on_A4, write_on_A3} <= A1 * A2;
20                end
21                default: begin
22                    write_on_A3 <= A3;
23                    write_on_A4 <= A4;
24                end
25            endcase
26        end
27    end
28 end
29 endmodule

```

بعد از ورودی clk و rst که کارکردشان مشخص هست، این ماژول 5 ورودی دیگر دارد.

A1 : مقدار رجیستر A1 - A2 : مقدار رجیستر A2 - A3 : مقدار رجیستر A3 - A4 : مقدار رجیستر A4

op : عملی 2 بیتی به منظور دادن دستور (Operation Code)

شاید بتوانید این ماژول فقط $A1$ و $A2$ را برای انجام عملیات جمع و ضرب نیاز دارد پس چرا $A3$ و $A4$ هم خواند شود؟

بدلیل آنکه در دو دستور یعنی $Op=00$ و $Op=01$ این ماژول باید حالت پیشی خود را حفظ کند.

در آخر این ماژول به ازای $Op=10$ جمع و $Op=11$ ضرب انجام می دهد و هر دوی این عملیات نتایج خود را بر دو خروجی $Write_on_A3$ و $Write_on_A4$ می نویسد.

اگر جمع ما منجر به overflow شود، این مقدار اضافه بر روی $Write_on_A4$ می رود.

در ضرب دو عدد 512 بیتی هم 512 بیت کوکلیتر در $Write_on_A3$ و 512 بیت بزرگتر هم بر $Write_on_A4$ می رود.

در تصویر بالا به ازای $rst=0$ کاری انجام نمی شود که البته این مشکلی دارد و در کد نهایی برطرف خواهد شد.

ماژول Register file:

```
1 module register_file(
2     input clk,
3     input rst,
4     input [1:0] op_code,
5     input [1:0] read_addr,
6     input [1:0] write_addr,
7     input [511:0] write_data,
8     output reg [511:0] read_data
9 );
10 reg [511:0] registers [3:0];
11 wire [511:0] A3_res;
12 wire [511:0] A4_res;
13
14 initial begin
15     $monitor("time: %t\nA1: %d\nA2: %d\nA3: %d\nA4: %d\n-----", $time, registers[0], registers[1], registers[2], registers[3]);
16 end
17
18 alu alu_unit(
19     .clk(clk),
20     .rst(rst),
21     .A1(registers[0]),
22     .A2(registers[1]),
23     .A3(registers[2]),
24     .A4(registers[3]),
25     .op(op_code),
26     .write_on_A3(A3_res),
27     .write_on_A4(A4_res)
28 );
29
30 always @(posedge clk) begin
31     if (!rst) begin
32         registers[0] <= 512'b0;
33         registers[1] <= 512'b0;
34         registers[2] <= 512'b0;
35         registers[3] <= 512'b0;
36     end
37     else begin
38         case (op_code)
39             2'b00: begin
40                 #1 registers[write_addr] <= write_data;
41             end
42             2'b01: begin
43                 read_data <= registers[read_addr];
44             end
45             default: begin
46                 registers[2] <= A3_res;
47                 registers[3] <= A4_res;
48             end
49         endcase
50     end
51 end
52
53 endmodule
```

یکی از ماژول ALU به منابع ماژول رجیسترهای رویه. در این ماژول هر تغییر بخواهد روی مقادیر رجیسترها صورت بگیرد، انجام می‌شود.

جددا جدا از CLK, rst که واضح است. ما چند ورودی دیگر داریم:

- Op-Code: همان Operation Code برای دستور دهنی به پردازنده است.

- read-address: آدرسی 2 بیتی است که در هنگام $Op=01$ ، مقدار خانه رجیستر متناظر با آن آدرسی را بر روی خروجی read-data می‌برد.

- write-address: آدرسی 2 بیتی می‌باشد که در $Op=00$ مقدار ورودی دیگر یعنی write-data را بر روی رجیستر با این آدرسی می‌ریزد.

- write-data: در بالا توضیح داده شد.

این ماژول 4 رجیستر 512 بیتی دارد. همچنین 2 net دارد تا مقادیر خروجی ALU را به رجیستر منتقل کند. که به ترتیب هر یک A3-rs و A4-rs نام دارند.

همچنین این ماژول برای تست یک monitor دارد تا تغییرات مقادیر رجیسترها را نمایش دهد. باید توجه داشته در هنگام تست نباید این بخش حذف گردد. این مورد صرفاً برای تست و خروجی گرفتن نتیجه شده بود.

در ماژول یک instance از ALU معنور دارد که در Op Code متناظر جمع و ضرب انجام دهد.

در نهایت می‌بینید که ماژول ما محاسبات به لبه مثبت CLK است و rst بصورت Synchronous می‌باشد.

در دستور $Op=00$ که مشابه دستور Load است، داده write-data بر آدرسی write-address نوشته می‌شود.

در دستور $Op=01$ که مشابه دستور Store است، داده آدرسی read-address خروجی داده می‌شود.

در دو دستور $Op=10$ و $Op=11$ مقادیر ALU در A3 و A4 ذخیره می‌گردد.

* پس از پایان طراحی اولیه این دو ماژول با استفاده از یک test bench از صحت عملکرد آن مطمئن می‌شویم. نتایج این تست را می‌توانید در صفحه اصلی ریمو گیت‌هاب مشاهده فرمایید.

ماژول Memory:

```
1 module memory(  
2     input clk,  
3     input rst,  
4     input [1:0] op_code,  
5     input [8:0] mem_addr,  
6     input [511:0] mem_wr_data,  
7     output reg [511:0] mem_rd_data  
8 );  
9     reg [31:0] mem_array [511:0];  
10    integer i;  
11    integer j;  
12    integer k;  
13    reg [511:0] dummy;  
14  
15    initial begin  
16        for (i = 0; i < 512; i = i + 1) begin  
17            mem_array[i] <= 32'b0;  
18        end  
19  
20        mem_array[0] <= 32'd1234;  
21  
22        mem_array[16] <= 32'd8765;  
23    end  
24  
25    always @(posedge clk) begin  
26        if (!rst) begin  
27            for (i = 0; i < 512; i = i + 1) begin  
28                mem_array[i] <= 32'b0;  
29            end  
30        end  
31  
32        else if (op_code == 2'b01) begin  
33            #1;  
34            for (j = 0; j < 16; j = j + 1) begin  
35                mem_array[mem_addr + j] <= mem_wr_data[(j*32) +: 32];  
36            end  
37        end  
38  
39        else if (op_code == 2'b00) begin  
40            for (k = 0; k < 16; k = k + 1) begin  
41                mem_rd_data[(k*32) +: 32] <= mem_array[mem_addr + k];  
42            end  
43        end  
44    end  
45 end  
46  
47 endmodule
```

این خط اضافه است

برای dummy data

و تست گذاشته شده بود و باید پاک شود.

در کل ساختار مدوری هم به این شکل هست که 512 خط حافظه 32 بیتی دارد. این یعنی برای خواندن و نوشتن داده های 512 بیتی رجیسترها ما باید 16 خانه حافظه را بتوانیم یا بنویسیم.

در صورتی که rst=0 تک تک خانه های حافظه مقدار صفر می‌گیرند.

اوله در صفحه بعد.

بطور کلی در دستور پردازنده هست که با آن سری دیگر می‌تواند یکی $Op=00$ و یکی $Op=01$.

دستور $Op=00$: این دستور، دستور Load هست پس باید با گرفتن این دستور با استفاده از `mem_addr`

بریم و از خانه متناظر با آن آدرس، تا 16 خانه بعد از آن را بخوانیم.

و داده خوانده شده را بر روی `mem_rd_data` بنویسیم تا در ماژول `register file` به هم برسیم.

دستور $Op=01$: این دستور، دستور Store هست و باید با گرفتن آن بریم و داده ورودی `mem_wr_data` را بر روی آدرس `mem_addr` تا 16 خانه بعد بنویسیم.

* پس از پایان طراحی اولیه این ماژول هم با استفاده از یک `test bench` از صحت عملکرد آن مطمئن بشویم. نتایج این تست را می‌توانید در صفحه اصلی رپو `GitHub` مشاهده فرمایید.

ماژول `Vec Processor`:

```
1 module vector_processor(  
2     input clk,  
3     input rst,  
4     input [1:0] op_code,  
5     input [1:0] reg_addr_to_write,  
6     input [1:0] reg_addr_to_read,  
7     input [8:0] mem_addr  
8 );  
9     wire [511:0] mem_out_to_reg_file;  
10    wire [511:0] reg_out_to_mem;  
11  
12    register_file rf (  
13        .clk(clk),  
14        .rst(rst),  
15        .op_code(op_code),  
16        .read_addr(reg_addr_to_read),  
17        .write_addr(reg_addr_to_write),  
18        .write_data(mem_out_to_reg_file),  
19        .read_data(reg_out_to_mem)  
20    );  
21  
22    memory mem(  
23        .clk(clk),  
24        .rst(rst),  
25        .op_code(op_code),  
26        .mem_addr(mem_addr),  
27        .mem_wr_data(reg_out_to_mem),  
28        .mem_rd_data(mem_out_to_reg_file)  
29    );  
30  
31 endmodule
```

در نهایت در این مادل memory را به رجیستر فایل متصل کردم.

کلاً 4 ورودی اساسی دارد :

1, Op-code : که میان نام Instance ها یکسان است و برای دستور دادن است.

2, reg-addr-to-write : آدرس برای نوشتن در رجیستر فایل

3, reg-addr-to-read : " " خواندن " " " "

4, mem-addr : آدرس برای خواندن و نوشتن در حافظه.

در نهایت پروژه این چنین کاری کند :

(Load) $Op=00$: با mem-addr می‌رود و داده را از حافظه می‌خواند و با reg-addr-to-write می‌فرستد در کلام رجیستر بنویسد.

(Store) $Op=01$: با reg-addr-to-read می‌فرستد کلام رجیستر را بخواند و با mem-addr می‌فرستد در کجا حافظه ذخیره کند.

(sum) $Op=10$: میان A1 را با A2 جمع می‌کند و در A3 و A4 ذخیره می‌کند.

(Multiply) $Op=11$: میان A1 را با A2 ضرب می‌کند و در A3 و A4 ذخیره می‌کند.

* پس از پایان طراحی اولیه این مادل هم با استفاده از یک test bench از صحت عملکرد آن

اطمینان بیشتر. نتایج این تست را می‌توانید در صفحه اصلی رپو Github مشاهده فرمایید.