	Answers
	- Prozessor - Operation unit
	- Controll Unit
	- Main Memory - I/O devices
	- Single-Bus-System
Von-Neumann-Architektur	- keine Aufteilung von Daten und Befehlen
Von-Neimann-Flaschenhals	Es kann zum Rückstau im Bussystem kommen, da alles über 1 Bussystem läuft.
Harvard Architektur	Trennung von Datenspeicher und Befehlsspeicher (2 Bussysteme dafür)
	- Prozessor
	- Operation unit - Controll Unit
	- Control offic
Aufbau eines Microcomputers	- I/O devices
Aufgabe eines Prozessors	Kontrolliert den Ablauf von Instruktionen. Besteht aus der Controll-Unit und ALU
Aufgabe der Controll-Unit	Interpretiert die geladenen Befehle und erstellt alle Controllbefehle weiterer Einheiten (übersetzt Befehl in microinstructions die der Rechner ausführen kann)
Aufgabe der Arithmetic-Logic-Unit (ALU)	Erledigt alle Befehle, die ihr erteilt werden. Zentrum aller Berechnungen und Logischen Aufgaben
Aufgabe der Mainmemory	Speichert Befehle und Daten in Speicherzellen mit fester größe, die über Adressen angesprochen werden können
Aufgabe des IO	Akzeptiert Inputs/Gibt Outputs (Kommunication des Computers mit der Außenwelt)
Mooreschen Law	Alle 18 Monate verdoppelt sich die Rechenleistung der Computersysteme
	Pro: - minimale Hardware bedingungen
	- minimaler Speicherbedarf
	Contra:
	- Von-Neumann-Flaschenhals
Pro/Contra Von-Naumann Architektur	 Keine trennung von Daten und Befehlen Kein Schutz vom Speicher (alle programme k\u00f6nnen \u00fcberall zugreifen/schreiben und k\u00f6nnen sich so gegenseitig zerst\u00f6ren)
Pro/Contra Von-Neumann-Architektur	- Kein Schutz vom Speicher (alle programme können überall zugreiten/schreiben und können sich so gegenseitig zerstören) - Amdahl, Blaauw and Brooks 1967
	- Amdani, ыаашw and втоока 1967 - Wie der Prozessor aufgebaut ist, was sein Instruction-Set ist und welche Register und Adressen angesprochen werden können
Definitionen von Computer-Architektur	- Processor architecture - Instruction-Set und Prozessoraufbau gesehen als Blackbox => wie sich ein Prozessor verhält und nicht wie der Physikalische Aufbau ist
	Klassifiziert werden Systeme über ihre Paralelität
	5 Level:
	- Programm Ebene - Prozess Ebene
	- Tasks
	- Block Ebene - Threads
	- Instruktionen Ebene
	- Basis Instruktionen - Sub-Operationen Ebene
Klassification von Computersystemen	- Aufgeteilt in Micro-operationen
	- Betrag + Vorzeichen
	- Einerkomplement - Zweierkomplement
Darstellungsformen von Negativen-Zahlen	- zweierkompiement - Offsetdual-Darstellung
	- Carrybit gibt an, ob die Zahl Positiv oder Negativ ist
	- 0 => positiv - 1 => negativ
	- 2*(n-1) positive als auch negative Zahlen
Betrag + Vorzeichen	- 2 Darstellungen für die 0!!! 1000 = 0000 (-0=+0) [-2^(n-1)-1 : 2^(n-2)-1]
	- Kippen der Bits
	- Carrybit gibt wieder an, ob die Zahl positiv oder negativ ist
	- 2^(n-1) positive als auch negative Zahlen
Einerkomplement	- 2 Darstellungen für die 0!!!
Einerkomplement	[-2^(n-1)-1 : 2^(n-1)-1] - Kippen der Bits + 1
	- Macht man, um bei der 0 einen überlauf zu erzugen (-0 im EK = 1111 => 0 im ZK => 0000)
	- Carrybit codiert die Zahl und das Vorzeichen
	- 2^(n-1) negative Zahlen und 2^(n-1)-1 positive Zahlen, da die 0 im negativen bereich nicht existiert
Zweierkomplement	[-2^(n-1) : 2 [^] (n-1)-1]
	- Verschiebe den Zahlenraum um n positionen (schiebe die Darstellung der Negativen Zahlen in den Positiven Bereich)
	=> genau gleichviele Positive wie negative Zahlen => Offset darf frei gewählt werden, doch nach konvention ist er für Zahlen 2^(n-1)
	Addiere auf alle Zahlen diesen Offset
	2^(n-1) negative Zaheln und 2^(n-1)-1 positive Zahlen, da die 0 im positiven Bereich liegt
Offsetdual-Darstellung	[-2 ⁴ (n-1): 2 ⁴ (n-1)-1]
	- Fix-Point-Numbers - festes Komma und damit eine feste genauigkeit nach dem Komma
	- Floating-Point-Number - Komma nicht fest und kann damit fließen
	- Zahlen sind ungleich auf dem Zahlenraum verteilt:
Reellezahlen	- Höhere genauigkeit nahe 0 doch großer Zahlenraum (je größer die Zaheln, desto geringer ist die Genauigkeit nach dem Komma)
	 Besteht aus Vorzeichen, Charakteristik (Exponent in Offsetdual darstellung) und Mantisse (im ZK) Stelle des Kommas der Mantisse ist festgelegt (meistens vor dem most-significatnt-bit)
	- Normalisiert heißt ein Float, wenn die Mantisse: 1/b <= mantisse < 1 ist mit b = basis des floats (im Rechner basis = 2)
	- Bei der Normalisierung trifft man häufig die annahme, dass die Zahle mit 1, anfängt und spaart sich damit die 1 vor dem Komma
	- Erhöht die größe der Mantisse um eine Stelle ohne einen größeren Speicher zu benötigen
Floating Doint Number	- Länge von Characteristik gibt den Darstellbarren Zahlenraum an
Floating-Point-Number	- Länge der Mantisse gibt die genauigkeit des Floats an
Floating-Point-Number Overflow/Underflow	Vom Overflow spricht man, wenn man versucht eine zu große Zahl darzustellen. Vom Underflow spricht man, wenn man versucht eine Zahl nahe 0 darzustellen, die nicht darstellbar ist
Floating-Point-Number max real	Maximal Positive Zahl, die mit einem Float darstellbar ist (Bsp: Characteristik alles 1 und Mantisse alles 1)
Floating-Point-Number min real	Minimal Positive Zahl, die mit einem Float darstellbar ist (/= 0)
	Minimaler Float, den man auf 1.0 Addieren kann und die Zahl verädert
Floating Point Number small real	1 + (small real/2) + (small real/2) = 1 und nicht 1 + ((small real/2) + (small real/2)) = 1 + small real
Floating-Point-Number small real	Das ist der Fall, weil wir mit begrenzent resourcen arbeiten Evates rechnen mit folgender Rundung muss das selbe Ergebnis liefern, als würden wir erst exact rechnen und dann runden
	- Exates rechnen mit folgender Rundung muss das selbe Ergebnis liefern, als würden wir erst exact rechnen und dann runden
	- Einführung der g(uard) und r(ound) stelle + s(ticky bit)
	- sticky bit == 1, wenn durch das shiften der bits der Mantisse irgendwann eine 1 rausgeshiftet wurde - r = 0 -> g abrunden (nicht modifizieren)
	- r = 1 -> anschauen des sticky bits
	- sticky bit = 1 -> aufrunden
IEEE Rundung	- " = 0 -> abrunden

	- Fine Δddition kann üher einen halh/volladdierer nassieren
Addition and Cubtalition	- Eine Addition kann über einen halb/volladdierer passieren - Eine Subtraktion ist das gleiche wie die Addition der Negativen Zahl
Addition und Subtaktion	- Nimmt a und b
	- a xor b = s - a und b = ü
	a und b sind bits
	s ist das summen bit
	ü ist das Übertragsbit
	- Reicht nicht für mehrstellige Addition
Halbaddierer	siehe 2.76
	Reihe von 2 halbaddierer
	nimmt a, b und ü a xor b xor ü = s
	(a xor b) und ü oder a und b
Volladdierer	siehe 2.78
	- Aneinandereihung von Volladierer - Übertrag muss durchgereicht werden
Carry-Ripple-Addierer	- sequienzielle Rechnung - dauer der übertragsleitung gibt max. taktung an
	- Löst Rechenzeit durch rekursive Berechnung des Übertrages - Übertrag wird mehrfach Berechnet
	=> kein weiterleiten des Übertrages => konstante Laufzeit
Carry-Lookahead-Addierer	- Problem: braucht viel Platz
Überlaufserkennung bei der Addition	- Der Überlauf vom vorletzen bit und des letzten bits muss gleich sein - ist das nicht der Fall gab es einen Überlauf, der nicht gewollt ist
	- Registersatz
	- 2 Eingabe Ports - Multiplexer-Schaltnetz
	- entscheidet, welche und wie die Inputs gelesen werden - ALU-Schaltnetz
	- 2 Eingaben und 1 Ausgabe - Zuständig für alle Arithmetisch und Logische Funktionen
	 Schiebenetzt Zuständig für das Verschieben der Bits
	- Alle Teile werden über eine Folge von Bits angesprochen
Komponenten einer einfachen ALU	siehe 2.101
Aufbau eines Micropozessors	siehe 3.4
	- Taktgenerator
	- gibt die Geschwindigkeit der CPU vor - Befehlsregister
	- speichert gefeatchte Befehle - Decoder
	- wandelt die Befehle in microprogramme um (falls nötoig) - Steuerregister
Aufbau des Steuerwerks	- Übermittelt Aufgaben an die ALU - Instruction Featch
Phasen der Befehlsausführung	- Instruction Decode - Execute
Fridseri dei Beleinsausiumung	- Befehlsregister
	- multible Register damit mehrere Befehle gleichzeitig vom Memory gefeatched werden können - Steuerregister
Register im Steuerwerk	- enthällt Bitfolge zum ansprechen der ALU/des Rechenwerks
	- Statusregister - z.B. für Flags
Register im Rechenwerk Verbindung des Steuerwerks und Rechenwerk	- Hilfsregister (für zwischenergebnisse?) - Microbefehle aus dem Stuerwerk spricht ALU an
	- Besteht aus status- und stuerregister (im Bezug des Contextwechsel auch die regulären Register)
Prozessorstatusword (PSW)	- Bei Prozesswechsel wird PSW und PC gespeichert - Begrenztert Bereich im Speicher, der Dynamisch vom Programm angelegt werden kann
Stackframe	 Benötigt das Speichern der Basis des Stackframs und des Index, wo sich der Pointer befindet Ermöglicht effizienteren Zugriff auf den Speicher und effizientere Speicherfreigabe
	- Es existieren Register, die automatisch operationen auf sich selbst ausführen können
	- e.g - Increment
Automatisch modification von Registern	- Decrement - Scaling
_	- Verbindet CPU mit Hauptspeicher - Rechnet Spannungen um
System-Bus-Schnitstelle	- Datenbus größe mindestens == Adressbus größe
	- Technologische Maßnahmen; - Transistoren anstatt vakkuum röhren (historisch)
	- Strukturelle Maßnahmen; - Anzahl der Transistoren erhöhen
Leistungssteigernde Möglichkeiten	- Paralelisierung (ganz wichtig!) - Multicore
	- SISD (Single Instruction Single Data)
	- klassischer von-Neumann-Rechner - SIMD (Single Instruction Multiple Data)
	- bsp. GPU - MIMD (Multiple Instruction Multiple Data)
	- Klassische mehrprozessoren Systeme - MISD (Multiple Instruction Single Data)
Rechnerarchitektur nach Flynn	- Pipeline als weit entferntes Modell
	- Paralelisierung von Aufgaben (wie am Fließband) - Währen 1. in Instruction Decode ist kann 2. schon in Instruction Featch
	- befehle müssen unabhängig von einander sein - Anzahl der Teilschritte == Pipeline Stages (k)
	- IF - ID - OF - EX - WB = 5 Pipeline Stages (k) - Taktung der Pipeline ist durch den Langsamsten Teilschritt vorgegeben
Pipelining	- Throughput = number od instruction leaving pipeline per clock cycle
	Ohne Pipeline: - k * n = cycles until all instructions executed (n => instructions)
	Mit Pipeline:
Effizienz von Pipelins	- k + (n-1) = cycles untill all instructions executed (n => instructions)
Effizienz von Pipelins Pipeline Speedup s in perfect world Problems of Pipelines in real world	- k + (n-1) = cycles untill all instructions executed (n => instructions) k/((k/n)+1+(1/n)); k = pipeline stages and n = number of instructions - Abhängigkeiten von Befehlen

	- Data Hazard
	- value needed, that is currently in calculation - Structural hazard
	- Structural nazard - needed resources, that are not available
	- Controll hazard
Pipeline Hazards	- Jumps and Conditional jumps = non-linear program
	- RAW (Read after write) - Instruction 2 wants to read operant before instruction 1 wrote it
	- insucution 2 wants to read operant berore instruction 1 wrote it - WAR (Write after read)
	- Instruction 2 writes operant before instruction 1 read it
	- only in superscalar pipelines
	- WAW (Write after Write) - Instruction 2 wantes t owrite before instruction 1 wrote it
Data Hazards	- only in superscalar pipelines
	Software solutions:
	- No-Operations (NOP's) - Reordering of commands
	- Reducting of continuous
	Hardware solutions:
	- Pipeline Stall / Bubbles - Forwarding of informations
	- Result forwarding: Exe -> Exe
	- Forwarding vom MEM -> Exe
Solutions to Data hazards	(In MIPS-Architecture)
	- Resource Problems
Structural Hazards	- Stalling or resource upgrade is the only solution
	- Stalling of Pipeline till conditional jump is evaluated
O-stIII	- Branch Prediction to have a "linear"-programm
Control Hazard	- Worst-Case: Pipelineflush!
	 Deciding, if a conditional jump should be taken or not (as a prediction) One Solution is the Branch-Delay-Slot: Loading a command into the Pipeline that can be ececuted in both scenarios
	- Static Predictions: - always take/not take jump
	always takernot take jump compile decides if jump is always taken/not taken
	- Dynamic Predictions:
Branch Prediction	 evaluate the past predictions and therefore adapt behaviour one-bit predictor and two-bit predictor
2.3311 1040001	- Table of known jumps + it's locations to jump to
Branch-Target-Buffer	- rable of known jumps it is locations to jump to In complex versions it also contains the state of the Branch-Prediction-Automat
	2 states:
	- Predicate Take
	- Predicate Not Take
One-Bit-Predictor	Miss judgement will change the state for next predictions
	4 states:
	- Strongly Take
	- Weakly Take - Strongly Not Take
Two-Bit-Predictor	- Weakly Not Take
Hystersis Two-Bit-Predicator	See: 3.130
Saturation-Counter Two-Bit-Predicator	See: 3.131
Hystersis vs Saturation-Counter	Hystersis has the advantage not to flutter between Weakly Not Taken and Weakly Taken because there are no direct connections between the two
Predicated Instructions	Predicated Instructions are always executed, but the result has only an impact, if the condtion is true
	Pro:
	- eleminated the need for a branch prediction
	- keeps the pipeline busy
	Contra:
5 6 4 5 5 4 4 4 5	- Unneccessary code might be executed
Pro/Contra Predicated Instructions	- Might be executing to much code that is unneccessary, if the execution of the predicated instructions takes longer than a flush would take
	Ausführung des selben commands auf einen Vektor von Daten. Bsp. Array von n Zahlen in einem großen register und auf jede Zahl 3 Addieren schneller als n Register mit je 1 Addition
Vektor-Pipelining	SIMD Prinzip
Chaining	Eine Instruction führt mehrere Vektor-Instructionen hintereinander aus
	 Eine Pipeline hat mehrere Einheiten von verschiedenen Operationen (Multiple Addition, Multiplikations, etc. Einheitem) Langsamster Takt gibt nicht die gesamte Taktung vor
	Langsamster 1 akt giot nicht die gesamte 1 aktung vor echte Gleichzeitigkeit!
	- mehrere Befehle können pro Takt ausgeführt werden
	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich!
	- mehrere Befehle können pro Takt ausgeführt werden
Owner, where Pr	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB
Superscalare Prozesse	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung
·	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten
Issue-Unit	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation)
Issue-Unit	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten
Superscalare Prozesse Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation)
Issue-Unit Reservation- Station	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set)
Issue-Unit Reservation- Station	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms
Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set)
Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms
Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set)
Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle -> mehrere Befehle im Microprogramm
Issue-Unit Reservation- Station Completion of Superscalar Processes	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra:
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle -> mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IIF ID -> OF EXE -> RetireWB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehls werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle - <= 4 - Reduzierte space on chip
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IIF ID -> OF EXE -> RetireWIB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-out-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Befehlsanzahl - <= 4 - Reduzierte adressierungs modelle - <= 4 - Pro: - Creates space on chip - memory access only allowed for load and store (so schedueling of instructions is easier because these two are the "heavierst" for the cpu)
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) << 1.0 möglich! Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order -> in-order - IIF ID -> OF EXE -> RetireWB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehls werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle - <= 4 - Reduzierte space on chip
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA) CISC (Complex-Instruction-Set)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) <- 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - In- in- order -> out-of-order -> in- order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung Verteilt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in- fout-of-order (je nach implementation) Vor der Executstation; hier warten die instructionen auf ihrere Daten Happens in-order Has to wait for operations to finish in order before it can write them back RISC (Reduced-Instruction-Set) - directly executable without microprograms CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm Contra: - Benotitigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <- 128 - Reduzierte adressierungs modelle - <- 4 - Reduzierte adressierungs modelle - <- 4 - Reduzierte space on chip - memory access only allowed for load and store (so schedueling of instructions is easier because these two are the "heavierst" for the cpu) - Pipelining developed favoured because of this Contra:
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA) CISC (Complex-Instruction-Set)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) <= 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - In-order -> out-of-order -> in-order - IF ID > OF EXE -> Retire/WB - Siehe 3.150 für Darstellung - Vertellt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten - Entweder in-fout-of-order (je nach implementation) - Vor der Executstation; hier warten die instructionen auf ihrere Daten - Happens in-order - Has to walt for operations to finish in order before it can write them back - RISC (Reduced-Instruction-Set) - directly executable without microprograms - CISC (Complex-Instruction-Set) - directly executable without microprograms - ISA soll mächtlige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm - Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (Iohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle - <= 4 - Reduzierte space on chip - memory access only allowed for load and store (so scheduelling of instructions is easier because these two are the "heavierst" for the cpu) - Pipleining developed favoured because of this - Contra: - von-Neumann-Bottleneck
Issue-Unit Reservation- Station	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) < - 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - in-order -> out-of-order > in-order - IF ID -> OF EXE -> Retire/WB - Siehe 3.150 für Darstellung - Verteltt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten Entweder in-/out-of-order (je nach implementation) - Vor der Executstation; hier warten die instructionen auf ihrere Daten - Happens in-order - Has to wait for operations to finish in order before it can write them back - RISC (Reduced-Instruction-Set) - directly executable without microprograms - CISC (Complex-Instruction-Set) - execution of microprograms - ISA soll mächtige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle -> mehrere Befehle im Microprogramm Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (lohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Befehlsanzahl - <= 128 - Reduzierte adressierungs modelle - <= 4 - Pro: - Creates space on chip - memory access only allowed for load and store (so schedueling of instructions is easier because these two are the "heavierst" for the cpu) - Pipelining developed favoured because of this Contra: - von-Neumann-Bottleneck - Programme werden unterbrochen durch:
Issue-Unit Reservation- Station Completion of Superscalar Processes Instruction-Set-Architectur (ISA) CISC (Complex-Instruction-Set)	- mehrere Befehle können pro Takt ausgeführt werden - CPU (Cycles per Instruction) <= 1.0 möglich! - Befehle können einander überholen (da verschiedene Operationen verschiedene Zeiten haben) - In-order -> out-of-order -> in-order - IF ID > OF EXE -> Retire/WB - Siehe 3.150 für Darstellung - Vertellt in Superscalaren Prozessen die Befehle auf die verschiedenen Recheneinheiten - Entweder in-fout-of-order (je nach implementation) - Vor der Executstation; hier warten die instructionen auf ihrere Daten - Happens in-order - Has to walt for operations to finish in order before it can write them back - RISC (Reduced-Instruction-Set) - directly executable without microprograms - CISC (Complex-Instruction-Set) - directly executable without microprograms - ISA soll mächtlige Befehle enthalten, sodass selten auf den Speicher zugegriffen werden muss - 1 CISC-Befehle => mehrere Befehle im Microprogramm - Contra: - Benötigt sehr großes Schaltnetz - nur wenig Befehle werden oft genutzt (Iohnt sich also der Aufwand?) - Reduzierte Befehlsanzahl - <= 128 - Reduzierte Formate - <= 4 - Reduzierte adressierungs modelle - <= 4 - Reduzierte space on chip - memory access only allowed for load and store (so scheduelling of instructions is easier because these two are the "heavierst" for the cpu) - Pipleining developed favoured because of this - Contra: - von-Neumann-Bottleneck

	 - Programme k\u00f6nnen unterbrochen werden, wenn etwas unmittelbar unterbrochen werden muss - Der Prozess des Interrupts wird Interrupt Service Routine (ISR) genannt
	- sollte rellativ schnell sein - Interrupt-Vektor-Table (IVT)
	- Mapping von der Service routine zu dem jeweiligen Interrupt
	 - Die Adresse des Vektor-Tables is fixed, dass heißt das betriebssystem muss diesen Table füllen mit ISA - Bevor die Interrupt-Service-Routine ausgeführt werden kann muss der PC und Context des Programms gesichert werden
	- Während der Contextsicherung darf der Interrupt nicht Unterbrochen werden! Sonst kommt man in einen nicht definierten Programmstatus
	- Interrupts können einander unterbrechen, wenn dies gewünscht ist. Regel ist: Interrupt eines Interrupts nur wenn die Priorität des Interrupts höher ist
	- Software Interrupts => Process internal (synchron ausführung)
Interrupts	- Hardware Interrupts => Process external (asynchron ausführung)
	- Aktivierung des Interrupts - Beenden des gerade in Ausführung befindlichen Befehls
	- Festellen ob es sich um ein SW oder HW interrupt handelt - Festellen, ob Interrupts erlaubt sind (Interrupt Enable bit == true)
	- Falls HW-Interrupt:Quelle festellen und Interrupt Acknowledge schicken
	- Interrupt Enable Bit = 0 - Save PSW und PC
	- Startadresse des ISR ermitteln und starten - ISR ausführen
	- Context sicherung
	- Interrupt Enable Bit = 1 - Routine ausführen
Ablant sines Interrupt Caping Douting (ICD)	- IRET-Befehl ausführen (Ende der ISR)
Ablauf einer Interrupt Service Routine (ISR) Interrupt-Controller	- Conext, PSW und PC wieder hestellen - Managed einkommende Interrupt anfragen
menupi controlei	- Polling:
	- CPU checkt periodisch Interrupt-Controller, ob ein Gerät einen Interrupt angefordert hat - Polling 1:
	- cyclische abfrage der Geräte, ob sie ein Interrupt haben. Wenn ja und der bearbeitet wurde, dann chekt die CPU das nächste
	 Polling 2: cyclische abfrage der Geräte, startet nach bearbeitung eines Interrupts wieder bei 1
Methoden von Interrunt Handelling	- Interrupt:
Methoden von Interrupt Handelling	 Interrupt-Controller meldet sich bei der CPU sobald ein Gerät ein Interrupt meldet Durch den effekt: klein und schnell oder groß und langsam wird der Speicher in Systemen hierarchisch angeordnet
	- Kommunikation zwischen den verschiedenen Speicherschichten ist nur unmittelbar erlaubt (see 4.8)
	 - um Zugriffszeiten zu minimieren (es wird immer im nächst langsameren Medium nach dem Datum gesucht) - Speicher soll so wirken als sei er beides: groß und schnell
Speicherhierachrie	- Speicherverschiebung wird genutzt um zu gewährleisten, dass benötigte Daten so schnell wie möglich gelesen/bearbeitet werden können
	Zeitliche lokalität: - was benötigt wurde wird schnell wieder benötigt
	Örtliche lokalität:
Lokalitätsprinzipien des Speichers	 - was nebeneinander steht wird oft gemeinsam/nacheinander benötigt - bsp. Arrays
	Zugriffszeit:
	- Definiert als Zeit die benötigt wird um ein Datum aus dem Speichermedium zu lesen
Zugriffszeit und Zykluszeit	Zykluszeit: - Definiert als Zeit die benötit wird um das Datum auszulesen und sich der Speicher regeneriert hat um den nächsten Zugriff zu erlauben
Zugilliszen und Zykluszen	- Wird genutzt um die verhältnissmäßig langsame Geschwindigkeit des RAMs zu kompensieren
Cacho Spaighar	- Wichtige Informationen aus dem DRAM werden als Blöcke in den Cache gelagter, in der Hoffnungs, dass sie bald wieder benötigt werden
Cache-Speicher	- Darstellung des Cache-Speichers 4.26 - Adresse wird über den Adressbus an den Cache und Speicher weitergeleitet
	- Steuersignal wird zunächst nur an den Cache geschickt
	- ist das Datum im Cache (Cache-Hit) wird das Datum auf den Datenbus gelegt - ist das Datum im Cache (Cache-Miss) so wird das Steuersignal an den Hauptspeicher weitergeleitet, der dann nach dem Datum sucht
Was Passiert bei einer Abfrage eines Datums	Datum wird auf den Datenbus gelegt Cache speichert Datenblock ab mit dem benötigtem Datum
viae i accion poi omoi i birage omoe batamo	- Cachegeschwindigkeit ist am höchsten, wenn die beiden Lokalitätsprinzipien eingehalten werden
	- Hitrate = Anzahl der Treffer Pro Zugriff - t_access = (Hitrate)*t_hit+(1-Hitrate)*t_miss
	- t_hit = time needed for hit
Cache Performance	- t_miss = time needed for miss - Bei Cache-Miss:
	- Änderung des Datums im Speicher und Schreiben des neuen Datums in den Cache
Cache-Schreibzugriffe	- Bei Cache-Hit - Veränderung des Datums im Cache und je nach implementation directe Weiterleitung des Datums an den Hauptspeicher
g	Änderung des Datums direct im Cache und weiterleitung an den Arbeitsspeicher
	Pro:
	- garantierte konsistenz zwischen Cache und Speicher
Cache write through	Contra: - Schreibzugriffe dauern lange
-	Änderung des Datums im Cache und weiterleitung über einen Buffer an den Arbeitsspeicher um die Schreibgeschwindigkeit des Speichers zu kompensieren
	Pro:
	- Prozessor muss nicht auf beendigung des Schreibbefehls warten
	Contra: - Temporäre Inkonsistenz
Cache buffered write through	- machtigerer Controller wird benötigt um doppelte Schreibzugriffe abzufangen (neuer Schreibbefehl obwohl vorheriger noch läuft)
	Änderung des Datums im Cache, doch keine weiterleitung des Datums an den Speicher. Erst bei Auslagerung des Datums wird geschaut, ob das Dirty-bit gesetzt ist (ob das Datum verändert wurde) und wenn ja dann wird es im Speicher geänder
	Pro:
	- Schreibbefehle können in schneller Cache geschwindigkeit geschehen
Cache write back	Contra: - Inkonsistenz zwischen Cache und Speicher (großes problem für multi-core prozessoren)
	See 4.48
	- Aufgeteilt in Adress und Datenspeicher
	- Komparator checkt, ob Adresse im Cache ist
	- Cache-Lines werden Datenspeicher abgespeichert - mehrere bytes auf einmal einladen
Aufbau eines Cache-Speichers	- Örtliche lokalität
	Block: - Datenportion die zu einem Block zusammen gefasst ist
	Blockrahmen:
	- Eine Reihe im Cache mit der Basis Adresse des jewiligen Blocks, Statusbit (ob Cacheline valide ist) und Daten des Blocks (und vielleicht Dirty-bit) Blocklänge:
	- Anzahl der Speicherplätze im Blockrahmen
Descriffe www.Cook-	Assoziativität:
Begriffe zum Cache	- Anzahl der Blockrahmen, die zu einem Satz zusammengefasst wurden Voll-Assoziativ:
	Cache besteht nur aus einem Satz (alle Blöcke konkurieren um alle Plätze, dafür kann jeder Block überall im Cache liegen)
	Direct-Abgebildet: Jeder Satzt enthält nur einen Blockrahmen
	(Ein Block kann immer nur an einer Stelle im Cache stehen und Konkurriert mit allen anderen die diesen Platz brauchen)
L	n-fach-Assoziativ: Sätze bestehn aus n Blöcke die nur miteinander konkurieren, wenn sie auf den selben Satz mappen
Cachespeicher Assoziativitätsvarianten	

- Verdrängungsstrategien werden genutzt um Platz für Blöcke zu sichaffen der bereit belegt ist - Nur verwender beit Voll-Assoziativ und n-fach-Assizativ - Bei Direct-Abgebildet ist das nicht notwendig, dass der Block nur an einer stelle stehen kann - Alle Blöcke konnen überall im Cache stehen - Echtparallel aller Adressen im Cache stehen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Vansuntzung des Zaches Contra: - Sehr hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - Verdrängungstrategie braucht komplexe Logik in der Hardware Voll-assoziativer Cache Voll-assoziativer Cache - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Faltern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Satze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraums - Die Adressen des Gigschen-Adressraums - Bei Frogrammstart wird entschieden, wo das Programm im realen-Adressraums - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraums - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraums - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraums - Hardwaretechnisch von der Milluf (Memory-Management-Linit) - Enthält eine Übersetzungstabellen, die vom Betrifessystem verwaltet wird - Wirtu	Contra
Verdrängungsstrategien - Bei Direct-Abgebildet ist das nicht notwendig, dass der Block nur an einer stelle stehen kann - Alle Blöcke Konnen überall im Cache stehen - Echtparallel aller Adressen im Cache Pro: - Ein Blöck kann überall im Cache stehen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Vaunsutzung des Caches - Contra: - Sehr hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - verdrängungsstrategie braucht komplexe Logik in der Hardware Voll-assoziativer Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den seiben Platz konkurrieren) - Sätze enthallen mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden n-Way Set Associative Cache de größer der Satz, deston haher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressraum abegelegt wird - Bei Programmstart wird ere MMU (Memory-Management-Unit) unterstützt - Enhält eine Übersetzungstabellen, die vom Berteibssystem verwaltet wird - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enhält eine Übersetzungsdabellen, die vom Berteibssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspetcher in den Harddrive auszulagem Virtueller-Speicher - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen	Contra
- Echtparallel aller Adressen im Cache Pro: - Ein Block kann überall im Cache stehen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Vorraussetzungen um am effektivsten zu verdrängen - Optimale Ausnutzung des Caches Conte: - Serich hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - Verdrängungstralegie braucht komplexe Logik in der Hardware - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blocke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes Überth urwerth werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativer und umso kleiner desto näher an Direct-mapped Pro und - Jeie Adressen des logischen-Adressraum - Die Adressen des logischen-Adressraums missen auf die realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum seguelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Bei Programmstart win	Contra
Pro: Ein Block kann überall im Cache stehen Optimale Vorraussetzungen um am effektivsten zu verdrängen Optimale Ausnutzung des Caches Contra: Sehr hoher Hardwareaufwand - nu für sehr kleine Caches verwirklichbar - Verdrängungstrategie braucht komplexe Logik in der Hardware Voll-assoziativer Cache Verdrängungstrategie braucht komplexe Logik in der Hardware - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Ontra: - Ständiges Konkurrieren der Blöcke (Flattem kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Stätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Dirend-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressarum - Die Adressen des logischen-Adressarumas müssen auf die realen-Adressarums - Bei Programmstart wird entschieden, wo das Programm im realen-Adressarums - Bei Programmstart wird entschieden, wo das Programm im realen-Adressarums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthalt eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötligte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher Virtueller-Speicher - Jederschutz - Umrechung der Logischen-Adressen in Reale-Adressen - Datenschutz - Datenschutz - Datenschutz	Contra
- Ein Block kann überall im Cache stehen - Optimale Voraussetzungen um am effektivsten zu verdrängen - Optimale Voraussetzungen um am effektivsten zu verdrängen - Optimale Ausnutzung des Caches Contra: - Sehr hoher Hardwareaufwand - Sehr hoher Hardwareaufwand - Verdrängungstrategie braucht komplexe Logik in der Hardware - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Stätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Süxche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache Je größer der Satz, deston näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressraum abegelegt wird - Bet irbossystem kümmert sich um die Verwaltung des Virtuellen-ALogischen-Adressraums - Bet irbossystem kümmert sich um die Verwaltung des Virtuellen-ALogischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötligte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher Virtueller-Speicher - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen	Contra
- Optimale Voraussetzungen um am effektivsten zu verdrängen - Optimale Ausnutzung des Caches Contra: - Sehr hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - Nerdrängungstrategle braucht komplexe Logik in der Hardware - Fin Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Ständiges Konkurrieren der Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Suche nach Datum müssen einen eigenen Logischen-Adressraum - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum den Pround Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum abegelegt wird - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum abegelegt wird - Beir Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Beir Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Beir programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Finhalt eine Überreizungstabellen, die vom Betiriebssystem verwaltet wird - Finhalt eine Überreizungstabellen, die vom Betiriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen	Contra
Contra: - Sehr hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - Verdrängungstrategie braucht Komplexe Logik in der Hardware Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Stätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Suche nach Datum müssen vischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher Jumrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
- Sehr hoher Hardwareaufwand - nur für sehr kleine Caches verwirklichbar - Verdrängungstrategie braucht komplexe Logik in der Hardware - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Stätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die von verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern - Schutz vor Falschzugriff auf nicht berechligte Real-Adressen - Schutz vor Falschzugriff auf nicht berechligte Real-Adressen - Datenschutz	Contra
Voll-assoziativer Cache - Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Bei Frogrammstar vier der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraume smüssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, der wo Betriebssystem evwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
- Ein Datum Mapped auf nur einen Platz im Cache Pro: - Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressraum abegelegt wird - Bet irebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die me Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
Pro:	Contra
- Gerringer Hardwareaufwand - Keine Logik benötigt für die Verdrängung Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falsechzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
Contra: - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumms müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
Direct-mapped-Cache - Ständiges Konkurrieren der Blöcke (Flattern kann passieren, da viele Blöcke um genau den selben Platz konkurrieren) - Sätze enthalten mehre Blöcke, dass heißt weniger Konkurrenz zwischen verschiedenen Blöcken, da sie auf mehr Plätze pro Satz mappen - Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache n-Way Set Associative Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher - Sinnvoll für Multitasking/Multitibreading/Multiuser - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
- Bei Suche nach Datum müssen alle n Tags des Satzes überprüft werden - Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz - Datenschutz	Contra
- Ist ein kompromiss zwischen Voll-assoziativer- und Direct-mapped-Cache Je größer der Satz, desto näher n-Way an den Pro und Contras des Voll-assoziativen und umso kleiner desto näher an Direct-mapped Pro und - Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher - Sinnvoll für Multitasking/Multitureading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
- Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressen gemappt werden - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher - Sinnvoll für Multitasking/Multituhreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	Contra
- Jeder Prozess bekommt seinen eigenen Logischen-Adressraum - Die Adressen des logischen-Adressraumes müssen auf die realen-Adressraum abegelegt wird - Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Harddrive auszulagern Virtueller-Speicher - Sinnvoll für Multitasking/Multituser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Bei Programmstart wird entschieden, wo das Programm im realen-Adressraum abegelegt wird - Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falsschzugriff auf nicht berechtigte Real-Adressen - Schutz vor Falsschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Betriebssystem kümmert sich um die Verwaltung des Virtuellen-/Logischen-Adressraums - Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Harddrive auszulagern Virtueller-Speicher - Scinnvoll für Multitasking/Multitusreading/Multiusre - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Hardwaretechnisch von der MMU (Memory-Management-Unit) unterstützt - Enthält eine Übersetzungstabellen, die vom Betriebssystem verwaltet wird - Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagem Virtueller-Speicher - Sinnvoll für Multitasking/Multitureading/Multiuser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Wird genutzt um nicht benötigte Daten aus dem Hauptspeicher in den Harddrive auszulagern Virtueller-Speicher - Sinnvoll für Multitasking/Multithreading/Multiuser - Umrechung der LOgischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
Virtueller-Speicher -Sinnvoll für Multitasking/Multithreading/Multituser - Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Umrechung der Logischen-Adressen in Reale-Adressen - Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz	
- Schutz vor Falschzugriff auf nicht berechtigte Real-Adressen - Datenschutz - Datenschutz	
Aufgaben der MMU (Memory-Management-Unit) - Datenschutz	
Doging	
 - Paging - Daten werden in Seiten mit fest bytelänge unterteilt 	
- "Feste Segmentlänge"	
 Segmentierung Programme k\u00f6nnen in verschiedene Segmente unterteilt werden 	
Virtuelle-Speicher-Verwaltung - jedes Segement verhält sich wie ein eigener Speicherraum	
 - Daten werden in Seiten mit fester länge unterteilt - Seiten sind realtiv klein (max. 4kbyte) 	
- Ein Prozess wird auf viele Seiten verteilt	
- Im Virtuellen Speicherraum sind die Prozesse zusammenhängend; im Realen-Speicherraum können die Pages verteilt sein	
 - Page-Table speichert die Abbildung des Virtuellen-Speicherraums auf den Reallen-Speicherraums - Übersetzung der Virtuellen-Adressen in Real-Adressen 	
Problem: Speicherverwaltung Paging - Dynamische Speicherstrukturen können nur schlecht dargestellt werden, da Pages eine feste Länge besitzen	
- Virtueller-Adressraum wird in Segmente verschiedener Länge unterteilt	
 Ein Programm besteht aus verschiedent vielen Segmenten Jedes Segment ist in sich logisch zusammenhängend 	
Pro: - Segmentierung spiegeld logische Programmstruktur wieder	
- Große Segmente => seltener Datentransfer - Segmentspeziefische Zugangsrechte	
- seginterrapezietische zugarigsteune - Read-Ohn) oder Read-Write Zugriffe	
Contra: - Wenn Segmente transferiert werden müssen, dann sind es große Transfere	
Speicherverwaltung Segmentierung - Keine einlagerung von Teilsegmenten	
 - Adressen werden im Cache Virtuell abgespeichert - Keine Umrechnung der MMU benötigt um auf die Adressen zu zugreifen 	
- Pro:	
- bei Cache-Hit keine Umrechnung der MMU - Contra:	
- Dadurch, dass Virtuelle Adressen öfters vergeben werden können kann der Cache nicht zwischen den Virtuellen Adressen verschiedener	
Virtueller Cache Prozesse Unterscheiden - Wahre Adressen werden im Cache abgespeichert	
- MMU muss Adressen zunächst umrechenen bevor der Cache abgefragt werden kann	
- Pro: - Keine Duplizierten Adressen	
- Contra:	
- Umrechnung benötigt von der MMU Physikalischer Cache - Potentiell kleinerer Adressraum	
- Schutz der Realenspeicherräume ist Hardwaretechnisch unterstützt	
Schutzmechanismenen des Hauptspeichers - MMU - Speichergekonnelt (geteilter Speicher)	
- Speichergekoppelt (geteilter Speicher) - Besitzen einen geteilten Adressraum pro Prozess	
 Shared Memory (beide Prozessoren greifen auf den Physikalisch seleben Speicher zu) Destributed Memory (beide Prozessoren besitzen eigenen Physikalischen Speicher (Daten sind auf die verschiedenen Speicher aufgeteilt)) 	ı
- Nachichten basiert (Send/Recieve von Infos)	
Cache-Verwaltung bei Multicoresystemen - Physikalisch zwei Speicher die über Send und Recieve miteinander Kommunizieren - Höherer Verwaltungsaufwand	
- Systemverklemmung möglich (A wartet auf B wartet auf C wartet auf A)	
- Bottleneck wenn Prozessoren miteinander Kommunizieren müssen - Abstimmung des Cache (MESI)	
- Kohärenz -> Caches können unterschiedliche Daten beinhalten (== nicht konstistent) doch die korrekte Funktionsweise ist gewährleistet	
- Konsistenz -> Cache ist bei allen Prozessoren auf dem selben Stand	
Cache-Kohärenzproblem - Cache-Kohärenzprotokolle sicheren den korrekten ablaufen auch bei nicht konsistenten Datenverteilungen	
Write-Update-Protokoll: - Kopien aller Caches sind konsistent (koheränz gesichert, da konsistenzt existiert)	
Write-Invalidate-Protokoll:	
 falls veränderung in einem anderen Cache geschieht, wird die alte kopie Invalid gemacht MESI-Protokoll: 	
- beruht auf Mitlauschen des Bussystems	
- Besteht aus 4 Zuständen - Modified	
- Exclusive unmodified	
- Shared unmodified - Invalid Cache-Kohärenzprotokolle	