

Lab 4: Model Funcional I2C

# DISSENY I SÍNTESI DE SISTEMES DIGITALS Model funcional I2C

Arnau Quintana Llorens 8 de juny del 2020



## Disseny i Síntesi de Sistemes Digitals 2020

## Lab 4: Model Funcional I2C

/		
Ir	١d	ех

1.	Introdu	cció	4		
2.	Màster		5		
	2.1 TC	P del Màster	5		
	2.2 Dia	grama RTL de la màquina d'estats del UC_Master	<del>6</del>		
3.	Codis verilog				
	3.1 FM	Is	7		
	3.1.1	I2C_cntrl_fm	7		
	3.1.2	sys_rst_fm	7		
	3.1.3	sys_clk50MHz_fm	8		
	3.1.4	LM75b_fm	8		
	3.2 Ma	sster	11		
	3.2.1	1			
	3.2.1	.1 Divisor per 25	13		
	3.2.1				
	3.2.2				
	3.2.2	Paral·lel a sèrie	14		
	3.2.2	r			
	3.2.3	Comptador			
	3.2.3				
	3.2.3				
	3.2.4 U	JC_Master	16		
		sts			
		tb_I2C			
	3.3.2	test_I2C			
4					
		criptura y lectura de 2 bytes fixant un registre			
	4.1.1	Start, adreça i pointer per l'escriptura			
	4.1.2	Bytes de dades enviats			
	4.1.3	Start, adreça i pointer per fixar el registre del Slave			
	4.1.4	Repetició del 'start' i bytes de dades rebuts			
		criptura y lectura d'un byte fixant un registre			
	4.2.1	Start, adreça, pointer i byte enviat			
	4.2.2	Start, adreça i pointer			
	4.2.3	Repetició d'start, adreça i byte llegit	22		



## Disseny i Síntesi de Sistemes Digitals 2020

## Lab 4: Model Funcional I2C

4.3		Rst asíncron durant un procés	22
	4.4	Rebuda d'un NACK al enviar l'adreça	22
5	Sí	ntesi al Quartus	23
	5.1	Divisor de frequència	23
5.2 Comptador		Comptador	23
	5.3	Registre de desplaçament sèrie a paral·lel	24
	5.4	Registre de desplaçament paral·lel a sèrie	24
	5.5	UC	25
6	$\mathbf{R}\epsilon$	eferències	26

Lab 4: Model Funcional I2C

## 1. Introducció

Un model funcional s'utilitza per verificar la funcionalitat d'un dispositiu; el Màster del I2C en aquest cas. Per provar la funcionalitat es connecten mòduls no sintetitzables que simulin botons, switches, sensors o el control de les entrades del Màster. En la figura de sota tenim una aproximació del nostre disseny.




Figura 1. Model funcional de l' I2C.

I2C\_cntrl\_fm: simula els senyals que s'introduirien externament com les dades o l'adreça del Slave.

sys\_rst\_fm: simula un botó de reset.

sys\_clk50MHz\_fm: simula el rellotge de 50MHz de la placa.

LM75b\_fm: simula el comportament del sensor davant les demandes del Màster.

I2C\_master: únic mòdul sintetitzable. És el que controla la comunicació I2C.

tb\_I2C: agrupa tots els mòduls que formen el model funcional.

test\_I2C: es crida a tots els mòduls, a la tasca del reset i es decideix quan dura la simulació complerta.



Figura 2. Dominis de rellotge del I2C.

A la figura de sobre trobem els diferents dominis de rellotge de tot el protocol. El primer és de 50MHz que entra al Màster. El segon és de 2MHz amb el que treballa el Màster. El tercer i últim és de 400KHz de la comunicació I2C; és la freqüència a la que treballen la majoria de sensors I2C.



Lab 4: Model Funcional I2C

## 2. Mäster

#### 2.1 TOP del Màster




Figura 3. TOP del Màster.

A la figura trobem una aproximació del TOP del Màster. S'aprecien tots els blocs que el formen així com les senyals d'entrada i sortida de cada bloc.

Cada bloc i cada senyal estan explicats en detall al datasheet del dispositiu.

La màquina d'estats de la unitat de control està formada per 17 estats diferents com es veurà al proper apartat. El Màster permet enviar un i dos bytes així com llegir un i dos bytes d'un Slave. També permet fixar un registre del Slave al que volem dirigir-nos sense haver de fer un procés d'escriptura complet.


La màquina avisarà amb banderes de diferents situacions que poden passar com són: errors (rebre un NACK per exemple), moment en que es pot iniciar un nou procés i moment en que les dades a la sortida del mòdul són vàlides per poder tractar amb elles.

La estratègia per enviar dades es composa de varis passos. El primer consisteix en invertir tots els bits de l'entrada de dades. Seguidament, es carreguen al registre de desplaçament tot seleccionant el registre del que ens interessa agafar les dades amb el senyal 'SelectPLSR'. La sortida del registre de desplaçament passa per un MUX que, amb el senyal 'Enable\_sda', es decideix quina de de les 4 possibilitats anirà cap al 'Enable' del tri-state. Com sabem, només podem enviar 0, ja que les línies Sda i Scl estan connectades a resistències de 'pullup', per això tenim un 0 a l'entrada del tri-state.

El procés de lectura consisteix en invertir el bit que arriba per Sda i anar carregant les dades a la sortida mitjançant un registre de desplaçament. Quan la màquina posi 'Data valid' a 1, les dades a la sortida seran vàlides per treballar amb elles.

## Lab 4: Model Funcional I2C

# 2.2 Diagrama RTL de la màquina d'estats del UC\_Master



Codi	Transició	Condició
1	IDLE → START	Start = 1
2	$START \rightarrow ADRESS$	Out_cont_cycle = 1
3	ADRESS → ACK_ADR	Out_cont_data = 8 & Out_cont_cycle = 5
4	$ACK\_ADR \rightarrow MSB\_RD$	Clk_scl = 1 & Datain_sda = 1 & RW = 1
5	ACK_ADR → POINTER	Clk_scl = 1 & Datain_sda = 1 & RW = 0
6	$ACK\_ADR \rightarrow IDLE$	Clk_scl = 1 & Datain_sda = 0
7	$MSB_RD \rightarrow NACK_LSB_RD$	Out_cont_data = 8 & Out_cont_cycle = 1 & Pointer[1:0] = 1
8	$MSB_RD \rightarrow ACK_MSB_RD$	Out_cont_data = 8 & Out_cont_cycle = 1 & Pointer[1:0] != 1
9	$ACK\_MSB\_RD \rightarrow LSB\_RD$	Out_cont_cycle = 1
10	$LSB_RD \rightarrow NACK_LSB_RD$	Out_cont_data = 8 & Out_cont_cycle = 1
11	$NACK\_LSB\_RD \rightarrow STOP$	Out_cont_cycle = 1
12	POINTER → ACK_POINTER	Out_cont_data = 8 && Out_cont_cycle = 5
13	ACK_POINTER → MSB_WR	Clk_scl = 1 & Datain_sda = 0 & Set_pointer = 0
14	ACK_POINTER → ERROR	Clk_scl = 1 & Datain_sda = 1
15	ACK_POINTER → REPEAT	Clk_scl = 1 & Datain_sda = 0 & Set_pointer = 1
16	MSB_WR → ACK_MSB_WR	Out_cont_data = 8 & Out_cont_cycle = 5
17	ACK_MSB_WR → LSB_WR	Clk_scl = 1 & Datain_sda = 0 && Pointer[1] = 1
18	ACK_MSB_WR → STOP	Clk_scl = 1 & Datain_sda = 0 && Pointer[1] = 0
19	ACK_MSB_WR → ERROR	Clk_scl = 1 & Datain_sda = 1
20	LSB_WR → ACK_LSB_WR	Out_cont_data = 8 & Out_cont_cycle = 5
21	$ACK_LSB_WR \rightarrow STOP$	Clk_scl = 1 & Datain_sda = 0 & Out_cont_cycle = 3
22	$ACK\_LSB\_WR \rightarrow ERROR$	Clk_scl = 1 & Datain_sda = 1 & Out_cont_cycle = 3
23	$STOP \rightarrow IDLE$	Out_cont_cycle = 3
24	ERROR → IDLE	Out_cont_cycle = 5
25	REPEAT → ADRESS	Out_cont_cycle = 3 & Return = 1

Figura 4 i taula 1. Diagrama RTL de la FSM del Màster juntament amb les condicions de les transicions entre estats.



Lab 4: Model Funcional I2C

## 3. Codis verilog

#### **FMs** 3.1

#### 3.1.1 I2C\_cntrl\_fm

```
output reg [6:0] Adr,
output reg [6:0] Adr,
output reg [7:0] Pointer,
output reg [7:0] Data_in,
output reg [7:0] Data_in,
output reg [7:0] Data_in,
output reg R_W,
output reg Start,
input Error,
input Ready);
    // Escriptura de dos bytes i lectura de dos bytes setejant el Pointer
    Set pointer = 1'b0;
                                                         //Per escriure no necessitem el Set_pointer
   Set pointer = 1'b0;

Pointer = 8'b0000010;

Data_in = 8'b10011001;

Data_in2 = 8'b00110001;

Adr = 7'b1001101;

R_W = 1'b0;

#300 Start = 1'b1;
                                                          //Direcció del registre d'un byte
//Primer byte de dades a escriure
//Segon byte de dades a escriure
//Adreça del Slave
                                                           //Indiquem que volem escriure
    R W = 1'b0; //Indiquem que volem escriure #300 Start = 1'b1; //Indiquem un procés #300 Start = 1'b0; //Desactivem Start #95000 R_W = 1'b0; //Desactivem Start #95000 Set_pointer = 1'b1; //S'indica que es setejarà el Pointer #300 Start = 1'b1; //S'indica que es setejarà el Pointer #300 Start = 1'b1; //S'indica que es setejarà el Pointer #300 Start = 1'b0; //S'indica que es setejarà el Pointer #300 Start = 1'b0; //S'indica que quan es faci un repeat start es voldrà llegir
    // Escriptura d'un byte i lectura d'un byte setejant el Pointer
   //Rst asincron
    Set pointer = 1'b0:
                                                        //Per escriure no necessitem el Set pointer
    Set pointer = 1'b0; //Per escriure no necessitem el Sc

Pointer = 8'b000000001; //Direcció del registre d'un byte

Data in = 8'b10011001; //Dades a escriure

Adr = 7'b1001101; //Adreça del Slave

R_W = 1'b0; //Indiquem que es vol escriure

#300 Start = 1'b1; //Indiquem un Start a la màquina
    #1000 Start = 1'b0;
#20000 Start = 1'b1;
#1000 Start = 1'b0;
                                                          //Ouan Ready = 0. desactivem Start
                                                          //Després del Rst fet al módul 'test_I2C' tornem a iniciar un procés
```

#### endmodule

Figura 5. Codi verilog pel al model funcional del mòdul que controla les entrades del Màster.

Cada bloc de codi s'ha d'activar per separat. En verd està comentat què fa cada un.

#### $3.1.2 \text{ sys\_rst\_fm}$

```
module sys_rst_fm (
Rst_n
);
                                                      ; // Generated reset
output
reg
initial
    Rst_n = 1;
// Task: sys.rstOn
// Asserts reset (Rst_n=0 & Rst=1)
task rstOn; begin
Rst_n=0;
end
endtask // rstOn
// Task: sys.rstOff
// Deasserts reset (Rst_n=0 & Rst=1)
// Deasserts reset
// ------
task rstOff; begin
   Rst_n=1;
end
endtask // rstOff
```

Figura 6. Codi verilog per al model funcional del botó del reset.

Format per dues tasques que s'utilitzen al test com es veurà.



Lab 4: Model Funcional I2C

#### 3.1.3 sys\_clk50MHz\_fm

Figura 7. Codi verilog pel model funcional del rellotge de 50MHz.

La sortida és el rellotge de 50MHz que té la FPGA. A més, s'inclou un tasca que ens serveix per controlar els cicles de rellotge que volem que passin entre dues instruccions.

#### 3.1.4 LM75b\_fm

```
module LM75x fm(inout Sda,
input Scl,
input Rst,
input Start);
  reg [15:0] Temp = 16'b1001100100110001;
  reg Enable sda = 1'b0;
 bufif1(Sda,1'b0,Enable_sda);
  wire [3:0] Out_cont;
  reg En cont, Rst cont;
  Contador_rst #(9) Contador(.En(En_cont),
  .Rst(Rst_cont),
  .Clk(Scl),
  .Out(Out cont));
  req R W;
  reg [1:0] Pointer = 2'b10;//per defecte seria el reg 00 (només RD de 2Bytes), per testejar s'utilitza el 10
  initial begin
  R \overline{W} = 1'bx;
  end
  integer Times;
  always@(posedge Start) begin
  Rst_cont = 1'b0;
    #5 Rst_cont = 1'b1;
    En_cont = 1'b1;
    Times = 0;
  end
  reg Edge_start;
  always@(negedge Sda)
Edge_start = Scl;
  always@(posedge Edge_start) begin //quan tenim un repeat Start, es detecta per flanc
   if (Times == 2) begin
Rst_cont = 1'b0;
      #5 Rst_cont = 1'b1;
    end
  end
//Informa del moment de la simulació en que ens trobem
  always@(posedge Scl)
if (R_W == 1'b0)begin
    if (Out_cont == 4'b1001)
      Times = Times + 1;
```





Lab 4: Model Funcional I2C

```
else if (Edge_start)
      Times = 0;
   else
     Times = Times:
end
else begin
   if(Out_cont == 4'b1000)
      Times = Times + 1:
      Times = Times;
end
 //ACK Adress
always@(posedge Scl)
   if (Times == 0)
      wait (Out_cont =
                             = 4'b1000) begin
      #5 R W = Sda;
if (R W == 1'b0) begin
#1245 Enable_sda = 1'b1;
#2500 Enable_sda = 1'b0;
      else begin
      #1745 Enable sda = 1'bl;
      #2500 Enable_sda = 1'b0;
      end
//Pointer + ACK Pointer
always@(posedge Scl)
if (R W == 1'b0)begin
   if (Times == 1) begin
      wait (Out cont == 4'b0111)
        Pointer[1] = Sda;
                                                    //es guarda el primer bit dels 2 de direcció de registre
      wait(Out_cont == 4'bl000) begin
#5 Pointer[0] = Sda;
                                                    //es guarda el segon bit dels 2 de direcció de registre
      #1250 Enable_sda = 1'b1;
#2500 Enable_sda = 1'b0;
      end
end
//ACK MSB WR
always@(posedge Scl)
if (R W == 1'b0) begin
if(Times == 2 && R W == 1'b0)
wait(Out_cont == 4'b1000) begin
#1250 Enable_sda = 1'b1;
#2600 Enable_sda = 1'b0;
     end
//ACK LSB WR
always@(posedge Scl)
if(R W == 1'b0) begin
  end
//ACK MSB RD + ACK LSB RD
always@(posedge Scl)
if (R_W == 1'bl) begin
  if(Times == 1)
     wait(Out_cont == 4'b1001) begin
     #1750 Enable_sda = Temp[15];
#2500 Enable_sda = Temp[14];
      #2500 Enable_sda = Temp[13];
      #2500 Enable sda = Temp[12];
     #2500 Enable_sda = Temp[12];
#2500 Enable_sda = Temp[10];
#2500 Enable_sda = Temp[9];
#2500 Enable_sda = Temp[8];
#2500 Enable_sda = Temp[8];
      end
  else if (Times == 2 && Pointer[1] == l'bl) begin //només s'entra si es llegeix el reg de 2 bytes 

#1750 Enable_sda = Temp[7];

#2500 Enable_sda = Temp[6];

#2500 Enable_sda = Temp[5];
     #2500 Enable_sda = Temp[4];
#2500 Enable_sda = Temp[3];
     #2500 Enable_sda = Temp[2];
#2500 Enable_sda = Temp[1];
#2500 Enable_sda = Temp[1];
#2500 Enable_sda = Temp[0];
#2500 Enable_sda = 1'b0;
end
```

Figura 8. Codi verilog pel model funcional del sensor LM75b.



#### Disseny i Síntesi de Sistemes Digitals 2020

Lab 4: Model Funcional I2C

Aquest mòdul simula la resposta del sensor davant les diferents demandes del Màster. Ha de ser capaç d'enviar els ACK i les dades quan es requereixin.

Per l'enviament de dades s'utilitza la mateixa l'estratègia que al Màster: mitjançant un tri-state amb entrada connectada a terra. Si seguim mirant el codi ens trobem un comptador, s'utilitza per comptar els cicles de rellotge que han passat quan s'inicia una comunicació. Compta fins a 9 ja que són 9 els cicles que dura cada transmissió (dades + ACK).

Seguidament trobem un bloc que ens reseteja l'integer 'Times' i el comtpador quan hi ha un 'Start'. L'integer 'Times' ens ajuda a saber en quin punt de la simulació ens trobem ja que podem estar rebent l'adreça o enviant el byte de dades per exemple.

El bloc que hi ha a continuació s'utilitza per saber quan hi ha un 'repeat start', ja que significa que s'haurà de tornar a agafar el bit de lectura o escriptura per saber si ara es rebran dades o s'han d'enviar. Com veiem, aquesta detecció de flanc, per evitar errors, només es farà servir si 'Times' és igual 2, ja que és l'únic moment en que pot produir-se una repetició. És el moment en que ja s'ha passat per la rebuda de la adreça i del pointer. També estarem en 'Times' = 2 quan s'enviï el segon byte de dades en cas de lectura de 2 bytes, però, com sabem, les transicions a Sda sempre són quan Scl = 0, per tant, no hi ha perill d'una mala detecció d'aquest flanc.

A l'hora de rebre dades només s'agafa el bit de lectura i escriptura i els 2 bits finals del byte de pointer per saber si la transmissió serà de 1 o 2 bytes. Els demés bits no ens interessen per provar el funcionament del Màster.



#### Lab 4: Model Funcional I2C

#### 3.2 Master

```
module Master(input Rst,
input Start,
input [7:0] Data_in,
input [7:0] Data_in2,
input [6:0] Adr,
input [7:0] Pointer,
input Set_pointer,
input R_W,
output Ready,
output Error,
output [7:0] Data_out,
output Data_valid,
output Scl,
inout Sda.
input Clk_in);
  supply0 Gnd;
supply1 Vcc;
  wire Clk;
  div_25 div25(.clk_in(Clk_in),
  .clk_out(Clk));
  wire Clk_scl;
div_5 div5(.clk_in(Clk),
  .clk_out(Clk_scl));
  reg [7:0] Save_datain;
always@(posedge Clk or negedge Rst)
  if (!Rst)
  else if (Ready)
     Save_datain = ~Data_in;
     Save_datain = Data_in;
  reg [7:0] Save_datain2;
  always@(posedge Clk or negedge Rst)
  if (!Rst)
   Save_datain2 = 8'b0;
else if(Ready)
      Save_datain2 = ~Data_in2;
      Save_datain2 = Save_datain2;
  wire Repeat, RW;
  reg [7:0] Save adr;
assign RW = ~Save_adr[0];
always@(posedge Clk or negedge Rst)
    if (!Rst)
   Save_adr = 8'b0;
    else if (Ready)
Save_adr = ~{Adr,R_W};
    else if(Repeat)
   Save_adr = {Save_adr[7:1],~R_W};
     else
       Save_adr = Save_adr;
  reg [7:0] Save_pointer;
  always@(posedge Clk or negedge Rst)
   Save_pointer = 8'b0;
else if (Ready)
      Save_pointer = ~Pointer;
      Save_pointer = Save_pointer;
  reg Return = 1'b0;
  always@(posedge Clk_scl or negedge Rst)
   if (!Rst)
  Return = 1'b0;
else if (Repeat)
      Return = 1'b1;
      Return = 1'b0:
  wire [3:0] Out_cont_data;
  wire En_cont_data;
wire En_cont_data;
Contador_rst Contador_scl(.En(En_cont_data), //compta els cicles del rellotge del Scl
.Clk(Clk_scl),
  .Rst(Rst),
.Out(Out_cont_data));
  wire [3:0] Out_cont_cycle;
  wire En_cont_cycle;
assign En_cont_cycle = 1'bl;
  Contador_rst #(5)Contador_clk(.En(En_cont_cycle), //compta els cicles del rellotge del master
   .Clk(Clk).
  .Out(Out_cont_cycle));
  wire [7:0] In_shiftPLSR;
  wire Load shiftPLSR,Out_shiftPLSR;
wire [2:0] SelectPLSR;
assign In_shiftPLSR = (SelectPLSR == 3'b000) ? Gnd :
  (SelectPLSR == 3'b001) ? Save_pointer :
```





Lab 4: Model Funcional I2C

```
(SelectPLSR == 3'b010) ? Save_datain : (SelectPLSR == 3'b011) ? Save_datain2 :
(Save adr);
Shift_PLSR_master Shift_PLSR_master(.In(In_shiftPLSR),
.Load (Load shiftPLSR).
.Clk(Clk),
.Rst (Rst)
.Out(Out_shiftPLSR));
wire [1:0] Enable sda;
wire Enable_bufsda;
assign Enable bufsda = (Enable sda == 2'b00) ? Gnd : (Enable sda == 2'b01 ? Vcc : Out shiftPLSR);
bufif1 buf_sda(Sda,Gnd,Enable_bufsda);
wire Enable scl;
wire [1:0] Enable clk;
assign Enable scl = (Enable clk == 2'b00) ? Gnd : (Enable clk == 2'b01 ? Vcc : ~Clk scl);
bufifl buf scl(Scl, Gnd, Enable scl);
wire Load_shiftSRPL,Datain_sda;
buf bufl(Datain_sda,Sda);
Shift_SRPL_master Shift_SRPL_master(.Clk(Clk),
.Rst(Rst),
.Load(Load shiftSRPL),
.In(~Datain_sda),
.Out(Data out));
UC_Master UC_Master(.Clk(Clk),
.Clk_scl(Clk_scl),
.Rst(Rst),
.Start (Start)
.RW(RW),
.Datain sda(Datain sda),
.Pointer (Pointer),
.Set_pointer(Set_pointer),
.Repeat (Repeat)
.Return (Return)
.Out_cont_cycle(Out_cont_cycle),
.Out cont data (Out cont data),
.En_cont_data(En_cont_data),
.Load shiftPLSR (Load shiftPLSR),
.Load_shiftSRPL(Load_shiftSRPL),
.Enable sda(Enable sda),
.SelectPLSR(SelectPLSR).
.Enable clk(Enable clk),
.Ready(Ready),
.Data_valid(Data_valid),
.Error(Error));
```

Figura 9. Codi verilog pel TOP del Màster.

endmodule

En aquest mòdul no es comprova si les entrades, al iniciar un procés, són vàlides ja que es pressuposa que abans de ficar 'Start' a 1, les dades a les entrades es mantenen estables (tal com es comenta al datasheet). Es podria comprovar de forma senzilla, com a la pràctica anterior, fent un AND lògica del valor de l'entrada per si mateix; si el resultat fos conegut, la dada seria vàlida ja que podríem assegurar que no hi ha 'x'.

Un altre fet a comentar del codi del Màster és que no s'entra directament 'R\_W' al UC\_master, sinó que es genera un senyal anomenat 'RW'. Això és degut que el valor de l'entrada 'R\_W' es pot canviar durant un procés ja que, en cas, de voler repetir l'Start' és probable que no es vulgui escriure, sinó llegir, però s'ha hagut de passar per la fixació del pointer.

#### Lab 4: Model Funcional I2C

#### 3.2.1 Divisor de frequència

#### **3.2.1.1** Divisor per 25

```
module div_25(
input clk_in,
output clk_out
reg [4:0] count = 5'b0;
     A1 = 0;

B1 = 0;

Tff_A = 0;

Tff_B = 0;
wire
        clock out;
wire wTff_A;
wire wTff_B;
assign wTff_A = Tff_A; //Connects registers to wires
assign wTff_B = Tff_B; //to use combinational logic
assign clk out = wTff B ^ wTff A; //XOR gate produces output clock.
always@(posedge clk in)
     if(count == 5'b11000) //Count to N-1
      begin
         count <=5'b000000:
       end
      begin
          count <= count + 5'b0001;
//Sets A to high for one clock cycle after counter is 0
always@(posedge clk in)
     if(count == 5'b00000)
  Al <= 0;
end
//Sets B to high for one clock cycle after counter is (N\!+\!1)/2 always@(posedge clk_in)
    if(count == 5'b01101) //Use (N+1)/2
    B1 <= 1;
else
  B1 <= 0;
end
//T flip flop toggles always@(negedge Al) // Toggle signal Tff_A whenever Al goes from 1 to 0
  begin
Tff A <= ~Tff A;
always@(negedge clk in)
               // Toggle signal Tff_B whenever Bl clk_in goes from 1 to 0
// and Bl is 1
       begin // and B1
Tff_B <= ~Tff_B;</pre>
```

Figura 10. Codi verilog pel divisor de freqüència que divideix per 25.

Aquest mòdul ens permet reduir la freqüència del rellotge d'entrada de 50MHz a 2MHz que és a la que treballa el Màster.

#### **3.2.1.2 Divisor per 5**

```
//Counter for division by N
always@(posedge clk_in)
begin
   if(count == 4'b0000) //Count to N-1
begin
   count <= 4'b0000;
   end
   else
   begin
   count <= count + 4'b0001;
   end
end

//Sets A to high for one clock cycle after counter is 0
always@(posedge clk_in)
begin
   if(count == 4'b0000)
   if <= 1;
   else
   Al <= 0;
end

//Sets B to high for one clock cycle after counter is (N+1)/2
always@(posedge clk_in)
begin
   if(count == 4'b0010) //Use (H+1)/2
Bl <= 1;
else
   Bl <= 0;
Bl <= 0;</pre>
```

Figura 11. Part del mòdul de la figura anterior que canvia per dividir per 5.

Amb aquest mòdul aconseguim reduir la freqüència de rellotge de 2MHz a 400kHz.

Lab 4: Model Funcional I2C

#### 3.2.2 Registre de desplaçament

#### 3.2.2.1 Paral·lel a sèrie

```
module Shift PLSR master(input [7:0] In,
input Load,
input Clk,
input Rst,
output reg Out);
  reg [7:0] temp = 8'b0;
 reg [3:0] Cont = 4'b0;
  always@(posedge Clk or negedge Rst)
    if (!Rst)
     Cont = 4'b0000;
    else if (Cont < 4'bl000 && !Load)
     Cont = Cont + 4'b0001;
    else begin
     if (Cont == 4'b1000)
        Cont = 4'b0;
     else
       Cont = Cont;
  always@(posedge Clk or negedge Rst) //carga les dades en paral·lel
  if (!Rst) begin
    Out = 1'b0;
   temp = 8'b00000000;
  else if (Load && Cont == 4'b0) begin
      temp = In;
     Out = Out;
  end
  else if (Load && Cont != 4'b0) begin
     temp = temp;
     Out = Out:
  end
  else begin
              //sortida sèrie
   Out = temp[7];
   temp = {temp[6:0],1'b0};
  end
```

Figura 12. Codi verilog pel registre de desplaçament paral·lel a sèrie.

Mitjançant un comptador intern i un senyal de Enable controlo la càrrega de dades al registre temporal o el desplaçament cap a la sortida sèrie. Aquest comptador és necessari ja que s'ha volgut utilitzar el mateix registre paral·lel – sèrie per enviar l'adreça, el pointer i les dades, per tant, s'ha de controlar l'entrada que es carrega el registre temporal.

#### 3.2.2.2 Sèrie a paral·lel

```
module Shift_SRPL_master(input Clk,
input Rst,
input Load,
input In,
output [7:0] Out);

reg [7:0] temp;

always@(posedge Clk or negedge Rst)
if(!Rst)
   temp <= 8'b0;
else if(Load)
   temp <= {temp[6:0],In}; //carga les dades en sèrie
else
   temp <= temp;
assign Out = temp; //sortida paral·lel</pre>
```

Figura 13. Codi verilog pel registre de desplaçament sèrie a paral·lel.

Les dades entren en sèrie tot concatenant-se amb les dades que ja hi havia al registre i es van carregant en paral·lel a la sortida.



#### Disseny i Síntesi de Sistemes Digitals 2020

Lab 4: Model Funcional I2C

### 3.2.3 Comptador

```
module Contador_rst(input En,
input Rst,
input Clk,
output reg [3:0] Out = 4'b0);

parameter M = 4'b1000;

always@(posedge Clk or negedge Rst)
   if (!Rst)
   Out <= 4'b0000;
else if (!En)
    Out <= 4'b0000;
else begin
   if (Out == M)
    Out <= 4'b0001;
else
   Out <= Out + 4'b0001;
end</pre>
endmodule
```

Figura 14. Codi verilog pel comptador.

El paràmetre M és editable al instanciar el mòdul. Aquest nombre informa de quan es vol que es reiniciï el comptador. Mentre Out no valgui M i En sigui 1, a cada cicle de rellotge es sumarà 1 al valor d'aquest registre.

#### 3.2.3.1 Comptador de cicles del rellotge d'Scl

El comptador compta fins a 8 i es reinicia. M'ajuda a saber el nombre de bits enviats o rebuts en una seqüència.

#### 3.2.3.2 Comptador de cicles del rellotge del Master

El comptador compta fins a 5 i es reinicia. M'ajuda a saber el moment de període en el que es troba la màquina. El rellotge del Màster va 5 vegades més ràpid que el de la comunicació I2C.





#### Lab 4: Model Funcional I2C

#### 3.2.4 UC\_Master

```
module UC_Master(input Clk, input Clk_scl,
input Rst,
input Start,
input RW,
input Datain_sda,
input [7:0] Pointer,
input [7:0] Fointer,
input Set_pointer,
input Return,
output reg Repeat,
input [3:0] Out_cont_cycle,
input [3:0] Out_cont_data,
output reg En_cont_data,
output reg Load_shiftPLSR,
output reg Load_shiftSRPL,
output reg Load_shiftSRPL
output reg [1:0] Enable_sda,
output reg [2:0] SelectPLSR,
output reg [1:0] Enable_clk,
output reg Ready,
output reg Data_valid,
output reg Error);
   reg [4:0] state, next;
   parameter IDLE = 5'b00000,
START = 5'b00001,
ADRESS = 5'b00010,
                    ADRESS = 5'b00010,
ACK ADRESS = 5'b00011,
MSB RD = 5'b00100,
ACK MSB RD = 5'b00110,
LSB RD = 5'b00111,
NACK LSB RD = 5'b0110,
ACK POINTER = 5'b01001,
ACK POINTER = 5'b01010,
ACK MSB WR = 5'b01011,
LSB WR = 5'b01010,
ACK LSB WR = 5'b01101,
STOP = 5'b01101,
STOP = 5'b01101,
STOP = 5'b01101,
                     STOP = 5'b01110,
ERROR = 5'b01111,
REPEAT = 5'b10000
    always@(posedge Clk or negedge Rst)
            (!Rst) state = IDLE;
se state = next;
    always@(state or Out cont data or Start or Out cont cycle or Datain sda or Clk scl or RW or Return or Pointer or Set pointer) begin
    next = 4'bx;
        IDLE: if (Start) next = START;
                                        next = IDLE;
                    else
        START: if (Out_cont_cycle == 4'b0001) next = ADRESS;
   else next = START;
        ADRESS: if (Out_cont_data == 4'b1000 && Out_cont_cycle == 4'b0101) next = ACK_ADRESS;
        else next = ADRESS;
ACK ADRESS: if (Clk scl == 1'bl && Datain sda == 1'b0 && RW == 1'b0) next = POINTER;
       MOR_ADKESS: 1f (CIK_scl == 1'bl && Datain_sda == 1'b0 && RW == 1'b1) next = POINTER;

else if (Clk_scl == 1'bl && Datain_sda == 1'b0 && RW == 1'b1) next = MSB_RD;

else if (Clk_scl == 1'b1 && Datain_sda == 1'b1) next = IDLE;

else next = ACK_ADRESS;

MSB_RD: if (Out_cont_data == 4'b1000 && Out_cont_cycle == 4'b0001 && Pointer[1:0] != 2'b01) next = ACK_MSB_RD;

else next = MSB_RD;

ACK_MSB_RD: if (Out_cont_cycle == 4'b0001 && Pointer[1:0] == 2'b01) next = NACK_LSB_RD;
        ACK_MSB_RD: if (Out_cont_cycle == 4'b0001) next = LSB_RD;
else next = ACK_MSB_RD;
        LSB_RD: if (Out_cont_data == 4'bl000 && Out_cont_cycle == 4'b0001) next = NACK_LSB_RD;
else next = LSB_RD;
        NACK_LSB_RD: if (Out_cont_cycle == 4'b0001) next = STOP;
else next = NACK_LSB_RD;
        POINTER: if (Out_cont_data == 4'b1000 && Out_cont_cycle == 4'b0101) next = ACK POINTER;
       else next = POINTER;

ACK POINTER: if (Clk scl == 1'bl && Datain sda == 1'b0 && Set_pointer == 1'b0) next = MSB_WR;

else if (Clk scl == 1'bl && Datain_sda == 1'b0 && Set_pointer == 1'b1) next = REPEAT;

else if (Clk scl == 1'bl && Datain_sda == 1'b1) next = ERROR;
                 else next = ACK_POINTER;
        MSB_WR: if (Out_cont_data =
                                                               else next = MSB_WR;
        ACK_MSB_WR: if (Clk_scl == 1'bl && Datain_sda == 1'b0 && Pointer[1] == 1'b1) next = LSB else if (Clk_scl == 1'bl && Datain_sda == 1'b0 && Pointer[1] == 1'b0) next = STOP; else if (Clk_scl == 1'bl && Datain_sda == 1'b1) next = ERROR;
                                                                                                                                                   = 1'bl) next = LSB WR;
                   else next = ACK_MSB_WR;
       LSB_WR: if (Out_cont_data == 4'bl000 && Out_cont_cycle == 4'b0101) next = ACK_LSB_WR;
else next = LSB_WR;

ACK_LSB_WR: if (Clk_scl == 1'bl && Datain_sda == 1'b0 && Out_cont_cycle == 4'b0011) next = STOP;
else if (Clk_scl == 1'bl && Datain_sda == 1'bl && Out_cont_cycle == 4'b0011) next = ERROR;
else next = ACK_LSB_WR;
        STOP: if (Out_cont_cycle == 4'b0011) next = IDLE;
                  else next = STOP;
        ERROR: if (Out_cont_cycle == 4'b0101) next = IDLE;
        else next = ERROR;
REPEAT: if (Out_cont_cycle == 4'b0001 && Return == 1'bl) next = ADRESS;
else next = REPEAT;
    always@(state or Out_cont_cycle or Out_cont_data or Clk_scl or Return) begin
```





Lab 4: Model Funcional I2C

```
Enable_sda = 2'b00;
Enable_clk = 2'b00;
En_cont_data = 1'b0;
SelectPLSR = 3'b000;
Load_shiftPLSR = 1'b1;
Load_shiftSRPL = 1'b0;
 Ready = 1'b0;
Data valid = 1'b0;
                                  //informa al usuari quan la dada a la Data out és vàlida
Error = 1'b0;
Repeat = 1'b0;
                                  //si = 1, indica que estem al estat per repetir Start
case (state)
IDLE: begin
Ready = 1'b1;
   SelectPLSR = 3'b100; //carrego Save_adr a al ShiftSRPL
   START:begin
   Enable_sda = 2'b01;
SelectPLSR = 3'b100;
                                  //provoco un negedge a Sda
                                   //selecciono el registre del qual carregar les dades al shift register
   if (Out_cont_cycle == 4')
Load_shiftPLSR = 1'b0;
                            = 4'b0001)
    Load shiftPLSR = 1'bl;
   ADRESS:begin
   Enable_sda = 2'b10;
Enable_clk = 2'b10;
   En_cont_data = 1'b1;
if (Out_cont_cycle
                             == 4'b0001)
       Load_shiftPLSR = 1'b0; //carrego dada a la sortida del shift
       Load shiftPLSR = 1'bl; //als demés cicles la dada es manté estable a la sortida
   ACK ADRESS:begin
   Enable_clk = 2'b10;
                                     //Scl segueix activat per rebre l'ACK
  MSB_RD:begin
Enable_clk = 2'bl0;
En_cont_data = 1'bl;
if (Out_cont_cycle
                             == 4'b0100 && Out_cont_data != 4'b0000)
       Load_shiftSRPL = 1'b1;
       Load shiftSRPL = 1'b0;
   ACK MSB RD:begin
   Enable_clk = 2'b10;
Enable_sda = 2'b01;
Data_valid = 1'b1;
                                  //provo un 0 a Sda activant el tri-state
                                 //les dades a la sortida seran vàlides
   T.SB RD:begin
   Enable clk = 2'b10;
   En_cont_data = 1'b1;
     if (Out cont cycle == 4'b0100 && Out_cont_data != 4'b0000)
        Load_shiftSRPL = 1'b1;
       Load shiftSRPL = 1'b0;
   NACK_LSB_RD:begin
   Enable_clk = 2'b10;
Data_valid = 1'b1;
   end
   POINTER: begin
  Enable_sda = 2'bl0;
Enable_clk = 2'bl0;
En_cont_data = 1'bl;
SelectPLSR = 3'b001;
     if (Out_cont_cycle == 4'b0001)
  Load_shiftPLSR = 1'b0; //carrego dada a la sortida del shift
       Load shiftPLSR = 1'bl; //als demés cicles la dada es manté estable a la sortida
   ACK POINTER:begin
   Enable_clk = 2'b10;
                                        //Scl segueix activat per rebre l'ACK
   MSB WR: begin
   Enable_sda = 2'bl0;
Enable_clk = 2'bl0;
En_cont_data = 1'bl;
   SelectPLSR = 3'b010;
     if (Out_cont_cycle == 4'b0001)
        Load_shiftPLSR = 1'b0;
       Load_shiftPLSR = 1'b1;
   ACK_MSB_WR:begin
   Enable_clk = 2'b10;
   end
   LSB_WR:begin
   Enable_sda = 2'b10;
Enable_clk = 2'b10;
   En_cont_data = 1'bl;
SelectPLSR = 3'b011;
     if (Out_cont_cycle == 4'b0001)
        Load_shiftPLSR = 1'b0;
     else
        Load shiftPLSR = 1'b1;
```





Lab 4: Model Funcional I2C

```
ACK_LSB_WR:begin
Enable_clk = 2'bl0;
end
STOP:begin
if (Out_cont_cycle != 4'b0011)begin
Enable_clk = 2'bl0;
Enable_sda = 2'b01;
end
else
Enable_clk = 2'b00;
end
ERROR:begin
Error = 1'bl;
if (Out_cont_cycle != 4'b0010)begin
Enable_clk = 2'bl0;
Enable_sda = 2'b01;
end
else
Enable_clk = 2'bl0;
Enable_clk = 2'bl0;
end
REPEAT: begin
Enable_clk = 2'b10;
Repeat = 1'b1;
SelectPLSR = 3'b100;
if (Out_cont_cycle == 4'b0101 && Return == 1'b1) begin
Enable_sda = 2'b01;
Load_shiftPLSR = 1'b0; //carrego 1'adreça al shift register end
else if (Out_cont_cycle == 4'b0100 && Return == 1'b1) begin
Enable_sda = 2'b01;
Load_shiftPLSR = 1'b0;
Enable_sda = 2'b01;
Load_shiftPLSR = 1'b1;
end
else begin
Enable_sda = 2'b00;
Load_shiftPLSR = 1'b1;
end
endcase
end
endcase
end
```

Figura 15. Codi verilog per la UC del Màster.

Amb aquest mòdul es controla tot el Màster ja que és l'encarregat d'activar els 'enable' dels registres de desplaçament, els 'enable' dels registres que guarden les entrades, els multiplexors, etc.



Lab 4: Model Funcional I2C

#### 3.3 Tests

#### 3.3.1 tb\_I2C

```
module tb I2C();
  wire Start, R_W;
  wire [7:0] Data_in, Data_in2, Pointer;
  wire [7:0] Data_out;
  wire [6:0] Adr;
  sys clk50MHz fm Clk50(.Clk(Clk in));
  sys_rst_fm sys_rst(.Rst_n(Rst));
 Master Master (.Rst (Rst),
  .Start (Start),
  .Data_in(Data_in),
  .Data_in2(Data_in2),
  .Adr(Adr),
  .Pointer(Pointer),
  .Set_pointer(Set_pointer),
  .R W(R W),
  .Ready(Ready_master),
  .Error(Error_master),
  .Data_out(Data_out),
  .Data_valid(Data_valid),
  .Scl(Scl),
  .Sda (Sda),
  .Clk_in(Clk_in));
  LM75x_fm LM75x_fm(.Sda(Sda),
  .Sc1(Sc1),
  .Rst(Rst),
  .Start(Start));
  I2C cntr fm I2C cntr fm(
  .Adr (Adr),
  .Pointer (Pointer),
  .Set pointer(Set pointer),
  .Data_in(Data_in),
.Data_in2(Data_in2),
  .R W (R W),
  .Start (Start),
  .Error (Error) .
  .Ready (Ready));
 pullup(Sda);
 pullup(Scl);
endmodule
```

Figura 16. Codi verilog pel mòdul que agrupa tots els mòduls del model funcional.

#### 3.3.2 test\_I2C

```
define SYSRST
                          tb_I2C.sys_rst
`define CLK50M
                          tb_I2C.Clk50
module test_I2C();
  tb_I2C tb_I2C();
  initial
  begin
   `SYSRST.rstOn;
                               //Rst inicial
   `CLK50M.waitCycles(2);
   `SYSRST.rstOff;
   /*`CLK50M.waitCycles(1000); //activar per fer el test d'un Rst asíncron en mig d'un procés
   `SYSRST.rstOn;
                               //juntament amb el bloc de codi assignat al módul 'I2C_cntr_fm'
   `CLK50M.waitCycles(3);
   `SYSRST.rstOff;*/
  #250000 $finish():
 end
```

Figura 17. Codi verilog pel mòdul del test que crida a tots els demés mòduls i activa el reset.



Lab 4: Model Funcional I2C

#### 4 Test

Al mòdul intervenen moltes senyals així que per explicar els tests s'han inclòs només les que tenen més rellevància.

## 4.1 Escriptura y lectura de 2 bytes fixant un registre

#### 4.1.1 Start, adreça i pointer per l'escriptura




Figura 18. Diagrama d'ones del senyals més rellevants en la condició d'Start, l'enviament de l'adreça i el pointer.

### 4.1.2 Bytes de dades enviats




Figura 19. Diagrama d'ones del senyals més rellevants en l'enviament dels 2 bytes de dades.

### 4.1.3 Start, adreça i pointer per fixar el registre del Slave




Figura 20. Diagrama d'ones dels senyals més rellevants en l'enviament del start, l'adreça i el pointer.

#### 4.1.4 Repetició del 'start' i bytes de dades rebuts




Figura 21. Diagrama d'ones dels senyals més rellevants en la repetició del 'Start' i els bytes rebuts.



#### Disseny i Síntesi de Sistemes Digitals 2020

#### Lab 4: Model Funcional I2C

A les figures 18 i 19 veiem un procés d'escriptura de 2 bytes al Slave. Es passa per l'enviament de la condició d'Start', l'adreça, el pointer i els 2 bytes.

En vermell veiem l'enviament de l'adreça seguit pel ACK del Slave. En blau s'observa el byte de pointer seguit, també, per un ACK del Slave. En lila tenim el primer byte de dades amb el corresponent ACK. Per últim tenim en taronja el segon byte de dades que el Màster envia cap al Slave amb el ACK conforme les ha rebut correctament.

A la figura 20 trobem el mateix que a la figura 18, però aquest cop Set\_pointer = 1, per tant, no s'enviarà cap byte de dades, sinó que es repetirà la condició d'Start' amb l'objectiu de, al següent procés, llegir un Slave.

A la figura 21, en groc, veiem la repetició de la condició d'Start' per continuar amb l'enviament de l'adreça i la rebuda dels 2 bytes de dades amb el corresponent ACK enviat pel Màster per al primer byte i el NACK pel segon.

## 4.2 Escriptura y lectura d'un byte fixant un registre

#### 4.2.1 Start, adreça, pointer i byte enviat




Figura 22. Diagrama d'ones dels senyals més rellevants en l'enviament del start, l'adreça, el pointer i el byte.

En aquest test veiem el mateix procediment que l'anterior però aquest cop enviant només un byte de dades.

#### 4.2.2 Start, adreça i pointer




Figura 23. Diagrama d'ones de les senyals més rellevants en l'enviament del start, l'adreça i el pointer.

En aquest test veiem la primera part de la lectura d'un byte. Trobem l'enviament de la condició d'Start, l'adreça i el pointer. Aquest dos últims bytes els acompanya el seu ACK.

Lab 4: Model Funcional I2C

#### 4.2.3 Repetició d'start, adreça i byte llegit




Figura 24. Diagrama d'ones de les senyals més rellevants en la repetició del 'start', l'enviament de l'adreça i el byte rebut.

En aquest test trobem la segona part de la lectura d'un byte. Veiem la repetició de la condició d'Start, es torna a enviar l'adreça i es rep el byte de dades. Com s'aprecia marcat en vermell, 'Data\_valid' es posa a nivell alt quan les dades a la sortida són estables.

## 4.3 Rst asíncron durant un procés




Figura 25. Diagrama d'ones de les senyals més rellevants al rebre un reset asíncron.

En aquest test trobem la reacció de la màquina davant un reset asíncron durant un procés. S'aprecia, marcat amb una línia groga, com la màquina, independentment del moment en que es trobi, torna a IDLE a esperar un nou 'Start', es reinicien tots els registres i tenim un 0 a les sortides dels registres de desplaçament i els comptadors. Quan es rep l'Start', s'inicia un nou procés amb les instruccions que s'hagin imposat.

## 4.4 Rebuda d'un NACK al enviar l'adreça



Figura 26. Diagrama d'ones de les senyals més rellevants en la rebuda d'un NACK al enviar l'adreça.

En aquest test veiem la reacció de la màquina al rebre un NACK després d'enviar l'adreça. Com s'aprecia, es torna al estat IDLE per esperar un nou 'Start'. Com he deixat 'Start' a 1, la màquina inicia un nou procés amb les instruccions que s'hagin donat (lectura o escriptura fixant o no el registre de pointer).

#### Lab 4: Model Funcional I2C

# 5 Síntesi al Quartus




Figura 27. Diagrama de blocs del TOP del Màster generat pel Quartus al sintetitzar.

## 5.1 Divisor de freqüència




Figura 28. Circuit del divisor de freqüència generat pel Quartus a sintetitzar.

# 5.2 Comptador




Figura 29. Circuit del comptador generat pel Quartus al sintetitzar.

Lab 4: Model Funcional I2C

## 5.3 Registre de desplaçament sèrie a paral-lel




Figura 30. Circuit del registre de desplaçament sèrie a paral·lel generat pel Quartus al sintetitzar.

## 5.4 Registre de desplaçament paral·lel a sèrie




Figura 31. Circuit del registre de desplaçament paral·el a sèrie generat pel Quartus al sintetitzar.

## Lab 4: Model Funcional I2C

## 5.5 UC




Figura 32. Circuit i diagrama RTL de la FSM del Màster generat pel Quartus al sintetizar.



## Disseny i Síntesi de Sistemes Digitals 2020

Lab 4: Model Funcional I2C

## 6 Referències

## Divisor de freqüència

https://github.com/Obijuan/open-fpga-verilog-tutorial/wiki/Cap%C3%ADtulo-15:-Divisor-de-frecuencias

#### Datasheet de referència del Màster

 $https://opencores.org/websvn/filedetails?repname=i2c\&path=\%2Fi2c\%2Ftrunk\%2Fdoc\%2Fi2c\_specs.pdf$ 

#### Datasheet de referència del sensor

http://www.ti.com/lit/ds/symlink/lm75b.pdf?&ts=1589308161538