TAREA 2: DISEÑO Y VERIFICACIÓN DE UN DIVISOR SECUENCIAL BASADO EN SUMAS Y DESPLAZAMIENTOS

Bernardo Enguix Chordá, Marcos Ibáñez Fandos, Salvador Marí Selfa, Arnau Mora Gras, Julia Navarro Vicent, Carlos Villena Jiménez

INTRODUCCIÓN

La tarea consiste en diseñar y verificar un divisor binario con el objetivo de implementar directamente el ASM mediante systemVerilog y de ejercitar la realización de bancos de pruebas con systemVerilog con RCSG, cobertura funcional, clases, modelos de referencia, interfaces, bloques de reloj y aserciones.

Se podrá ver el código por completo en el repositorio de github enlazado aquí \rightarrow

https://github.com/ArnyminerZ/UPV-ISDIGI-DIVISORBINARIO

ESTRUCTURA

Diseño Etapa RTL:

- a. Diseño Componente Data-path
- b. Diseño Componente Control-path
- c. Descripción del sistema y verificación funcional

Diseño Verificación:

- a. Simulación. Compilación del sistema y simulación lógica
- b. Verificación lógica BÁSICA del diseño realizado
- c. Verificación intermedia y avanzada

1. ETAPA RTL. DESCRIPCIÓN DEL SISTEMA COMPLETO Y VERIFICACIÓN FUNCIONAL.

1.1 Descripción del nivel de jerarquía top.

El diseño de nivel jerárquico top es el Divisor_Algoritmico. El tamaño de Números de entrada es 32 bits.



Fig.1 Bloque Divisor

Puertos de entrada y salida:

Port name	Direction	Туре	Description
CLK	input		Reloj
RSTa	input		Reset asíncrono, activa a nivel bajo
Start	input		Empieza la operación, activa a nive alto
Num	input	[tamanyo-1:0]	Numerador
Den	input	[tamanyo-1:0]	Denominador
Coc	output	[tamanyo-1:0]	Cociente
Res	output	[tamanyo-1:0]	Resto
Done	output		Fin de la operación

Fig.2 Puertos

El divisor de complementos que se va a implementar estará basado en el código ASM dado en la tarea. Se hace una implementación directa del ASM mediante un único fichero systemVerilog, que implementará de forma única tanto el Control-Path como el Data-Path.


Este ASM tendrá 4 estados.

Estado 1 - Standby.

Estado 2 - Actualización de los valores.

Estado 3 - Operación de suma.

Estado 4 - Fin.



En este bloque inicial se puede ver las señales externas de entrada y salida correspondientes al acceso al divisor descritas en la Fig.2.

```
module Divisor_Algoritmico #(
   // El tamaño en bits del divisor
   parameter integer tamanyo = 32,
   // Constantes de estado
   parameter S0 = 2'd0,
   parameter S1 = 2'd1,
   parameter S2 = 2'd2,
   parameter S3 = 2'd3
   // ! Entradas ! \\
   input CLK, RSTa, Start,
   input logic [tamanyo-1:0] Num, Den,
   // ! Salidas ! \\
   output logic [tamanyo-1:0] Coc, Res,
   output logic Done
// Contenedor del estado
logic [1:0] state;
// Contenedor del valor de 2s complement que se está usando (ver README.md)
logic [tamanyo-1:0] mem, c2s;
// Contenedor del contador para el cociente
logic [tamanyo-1:0] q;
logic [tamanyo-1:0] posDen;
logic signNum, signDen;
```

También se conocen los parámetros internos del Divisor.

Se define un contenedor del estado, **state**, en el que tendremos 4 constantes ya que hay 4 bloques; **S0**, **S1**, **S2**, **S3**.

Se emplean dos parámetros para el de valor de complemento a dos; mem de 32 bits y c2s.

Para el cociente del contador se tienen las variables de 32 bits; **q** y **posDen**. También se definen las variables **signNum** y **signDen** que indicarán el signo del numerador y denominador.

Al principio de este fichero systemVerilog se implementa un FMS, que consiste en una celda altamente automatizada de Tecnologías de Grupos, que consiste de un grupo de estaciones de trabajo de procesos, interconectadas por un sistema automático de carga, almacenamiento y descarga de materiales.

CONTROL-PATH


El control path organiza, administra y controla el estado. La señal de sensibilidad del control path será la propia entrada start que se va a alimentar en su etapa inicial.

DATA-PATH

El data path ejecuta todos los cambios en todas las variables existentes en el diseño.

1.2 Verificación del modelo RTL generado.

En la verificación se intenta obtener un grado de cobertura que garantice que el diseño es correcto o no.



Cómo se aprecia en los crosspoints de las entradas, todos ellos tienen un coverage del 90% que garantiza un funcionamiento más que correcto.

Además del covergroup encargado de las entradas, el equipo ha decidido implementar un covergroup con trigger que se encarga de almacenar los cocientes y restos que dan las operaciones que realizadas. La esperanza en la combinatoria de este no era tan alta como en las entradas ya que no dependen puramente del equipo, por lo que han resultado con bastante poco coverage. Una posible causa puede ser los estados ilegales que plantean las divisiones con resto con un número tan limitado de bits, ya que hay algunas combinaciones que son francamente imposibles de conseguir. No obstante, todos los restos y cocientes posibles por separado han sido verificados.


```
coverpoint1: coverpoint Num {bins binsNumPos[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};]
   coverpoint2: coverpoint Den {bins binsDenPos[(`BIN_SIZE)/2-1] = {[1:((`BIN_SIZE)/2)-1]};
                               illegal_bins zero[1] ={0};}
   coverpoint3: coverpoint Den {bins binsDenNeg[(`BIN_SIZE)/2] ={[-((`BIN_SIZE)/2):-1]}};
coverpoint4: coverpoint Num {bins binsNumPos[(`BIN_SIZE)/2] ={[-((`BIN_SIZE)/2):-1]};}
   coverpoint5: cross coverpoint1,coverpoint2; //combinatoria de numerador positivo y denominador po
   coverpoint6: cross coverpoint1,coverpoint3; //combinatoria de numerador positivo y denominador
   coverpoint7: cross coverpoint4, coverpoint2; //combinatoria de numerador negativo y denominador po
   coverpoint8: cross coverpoint4,coverpoint3; //combinatoria de numerador negativo y denominador ne
covergroup ValoresSalida @(negedge Done);
   cocientes1: coverpoint Coc {bins binsCocPos[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};]
   restos1: coverpoint Res {bins binsResPos[('BIN SIZE)/2] = {[0:(('BIN SIZE)/2)-1]};}
   restos2: coverpoint Res {bins binsResNeg[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};}
   soluciones1: cross cocientes1,restos1; //combinatoria cocientes positivos y restos positivos
   soluciones2: cross cocientes1, restos2;
                                             //combinatoria cocientes negativos y restos positivos
   soluciones3: cross cocientes2,restos1;
   soluciones4: cross cocientes2, restos2;
```

Aquí se observa la creación de los coverages que se han utilizado, como se puede apreciar en el coverpoint2 hay una bin definida como ilegal. Esta es la que corresponde al número 0, ya que el denominador no puede ser cero en una división. Se está ante un estado ilegal que no se puede permitir bajo ningún concepto, por lo que no se cuenta con ella.

En cuanto a las assertions, el checkeo realizado es el siguiente >



2. ETAPA LÓGICA. COMPILACIÓN DEL DIVISOR Y SIMULACIÓN LÓGICA.



Hemos realizado el gate-level simulation y como podemos observar se ha simulado todo sin ningún tipo de problema.

Para realizar el análisis temporal del divisor algorítmico utilizaremos la herramienta TimeQuest TimingAnalyser una vez hayamos compilado el proyecto.

En primer lugar comprobaremos que relojes detecta. Podemos ver que detecta una señal de reloj denominada CLK con las siguientes características:

	Fmax	Restricted Fmax	Clock Name
1	175.81 MHz	175.81 MHz	CLK

La frecuencia objetivo es bastante elevada. Por ello modificamos este valor definiendo el periodo como 4.000 ns y 2.000 ns de caída (falling). Así obtenemos la nueva frecuencia objetivo.

El siguiente paso es sacar la frecuencia máxima de operación. Para ver los problemas de márgenes de activación haremos un report del setup, o podríamos hacer un report y ver cuál es el peor caso con los 10 peores casos.

	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-1.688	num_c2s[0]	num_c2s[31]	CLK	CLK	4.000	0.273	5.959
2	-1.674	state.S0	num_c2s[31]	CLK	CLK	4.000	0.275	5.947
3	-1.638	state.S0	num_c2s[31]	CLK	CLK	4.000	0.275	5.911
4	-1.568	state.S0	num_c2s[31]	CLK	CLK	4.000	0.275	5.841
5	-1.500	state.S0	num_c2s[31]	CLK	CLK	4.000	0.275	5.773
6	-1.481	num_c2s[0]	q[31]	CLK	CLK	4.000	0.328	5.807
7	-1.481	num_c2s[0]	q[30]	CLK	CLK	4.000	0.328	5.807
8	-1.481	num_c2s[0]	q[29]	CLK	CLK	4.000	0.328	5.807
9	-1.481	num_c2s[0]	q[28]	CLK	CLK	4.000	0.328	5.807
10	-1.481	num_c2s[0]	q[27]	CLK	CLK	4.000	0.328	5.807



Si queremos introducir información sobre qué ocurre desde el exterior hasta los puertos de entrada del divisor algorítmico, tendremos más información de más paths.

En Set Input Delay añadimos un retardo de 1 ns y listamos todos los puertos de entrada (Num, Den, Start, RSTa y CLK).

	Fmax	Restricted Fmax	Clock Name
1	114.98 MHz	114.98 MHz	CLK




	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-4.697	Den[0]	den_abs[25]	CLK	CLK	4.000	3.359	11.054
2	-4.632	Den[0]	den_c2s[27]	CLK	CLK	4.000	2.981	10.611
3	-4.571	Den[0]	den_abs[15]	CLK	CLK	4.000	2.971	10.540
4	-4.565	Den[0]	den_abs[23]	CLK	CLK	4.000	2.970	10.533
5	-4.558	Den[0]	den_c2s[20]	CLK	CLK	4.000	2.968	10.524
6	-4.459	Num[1]	num_c2s[31]	CLK	CLK	4.000	3.359	10.816
7	-4.436	Den[0]	den_abs[11]	CLK	CLK	4.000	2.971	10.405
8	-4.410	Den[0]	den_c2s[29]	CLK	CLK	4.000	2.973	10.381
9	-4.394	Num[2]	num_c2s[31]	CLK	CLK	4.000	3.359	10.751
10	-4.333	Den[0]	den_abs[8]	CLK	CLK	4.000	2.971	10.302

En Set Output Delay añadimos un retardo de 2 ns y listamos todos los puertos de salida (Coc, Res y Done).



	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-10.010	Coc[23]~reg0	Coc[23]	CLK	CLK	4.000	-3.088	8.902
2	-9.931	Coc[17]~reg0	Coc[17]	CLK	CLK	4.000	-3.088	8.823
3	-9.865	Coc[26]~reg0	Coc[26]	CLK	CLK	4.000	-3.088	8.757
4	-8.718	Coc[11]~reg0	Coc[11]	CLK	CLK	4.000	-3.091	7.607
5	-8.200	Res[31]~reg0	Res[31]	CLK	CLK	4.000	-3.505	6.675
6	-7.930	Res[7]~reg0	Res[7]	CLK	CLK	4.000	-3.075	6.835
7	-7.856	Res[30]~reg0	Res[30]	CLK	CLK	4.000	-3.505	6.331
8	-7.743	Done~reg0	Done	CLK	CLK	4.000	-3.092	6.631
9	-7.389	Res[25]~reg0	Res[25]	CLK	CLK	4.000	-3.505	5.864
10	-7.206	Res[20]~reg0	Res[20]	CLK	CLK	4.000	-3.073	6.113



Una vez realizado esto es conveniente escribir todas estas constraints sobre el fichero y volver a Quartus para volver a compilar pero esta vez teniendo en cuenta los atributos que hemos añadido. Además a la hora de simular especificamos la opción Speed, con el Timing-Driven Synthesys activado.

Una vez realizada esta segunda compilación comprobamos que el clock coincide con el anterior y buscamos la frecuencia máxima de operación:

	Fmax	Restricted Fmax	Clock Name	
1	123.66 MHz	123.66 MHz	CLK	

3. DISEÑO DEL DIVISOR SEGMENTADO

3.1 Realización del código RTL

El divisor segmentado es la implementación de un divisor cualquiera como el planteado anteriormente, en donde el divisor segmentado procesa todas las operaciones necesarias de la división como el algorítmico, pero en un único ciclo de reloj, en vez de en varios ciclos de reloj.

Por lo que nos encontraremos con una mejor no de latencia sino de eficiencia y cadencia. En el divisor algorítmico nos encontrábamos con una cadencia igual a la latencia (1) y ahora esto ha cambiado con mejora en rendimiento (eficiencia).

Realizaremos un proceso de cambio de multiciclo (Algorítmico) a pipeline (Segmentado).

Para ello haremos uso de la función 'generate' la cual permite que se hagan múltiples acciones directamente, en cuya función se usará el bucle for para generar los 32 módulos de división (con flip flops) que se necesita para realizar la división de forma completa en ese ciclo de reloj.

Dentro del divisor segmentado instanciaremos un programa auxiliar que ayuda a realizar todo el proceso del cálculo necesario para meter dentro del bucle for.

Su estructura es muy parecida a la implementada en el divisor algorítmico:

Ahora en cuanto al diseño del segmentado, se le declara las variables que aparecen en la siguiente imagen ->

```
include "Aux_Segmentado.sv"
module Dividor_Segmentado #(
    parameter integer tamanyo = 32
) (
    // Declaramos aquí entradas y salidas -->

// I Entradas -->
salidas -->
input CLK , RSTa , Start , // Declaramos la entrada de reloj , el Reset high lvl y la entrada higg lvl de iniciac input logic [tamanyo-1:0] Num , Den , // Declaramos las entradas del numerador(Num) y del denominador (Den) de 32
// I Outputs -->
output logic [Done , // Declaramos la salida Done para ver cuando justo acaba de hacer la división output logic [tamanyo-1:0] Coc , Res // Declaramos las salidas del cociente (Coc)
    // y del Resto (Res) del resultado de la división entre
    // el numerador y el divisor (32 bits también)
);
localparam etapas-tamanyo; //2**tamanyo;
logic [etapas-1:0][tamanyo-1:0] ACCU, Q, M; // Declaramos el acumulador, el contador del cociente y el del resto logic [etapas-1:0] SignNum, SignOen, Done_mem; // Declaramos los array del signo del numerador, denominador y el esta

/*
    Queremos realizar un Divisor Segmentado, es decir un divisor algoritmico pero que realize dicha operación completa por ciclo de reloj , en vez de cada parte de la operación por ciclo de reloj.

Este divisor segmentado lo realizaremos haciendo uso de un bucle 'for' para que cada vez que se quiera hacer la operación se haga en dicho golpe de reloj cada paso hasta comletar el resultado completo de la división.

Para ello, también implementamos la función generate que ayuda a la implementación de varias acciones de forma úni Es ahí donde atacaremos con los bucles 'for'.
```

Una vez declarada las variables que vamos a usar, pasamos a la declaración de la función 'generate' y su propia variable que se usara para desplazarnos entre módulos dentro del bucle for \rightarrow (genvar i).

En cuanto a la implementación en el bucle, tendremos en cuenta dos módulos principales, que son el inicial (Cuando i=0) y el final (cuando i=tamaño=32=.....) en los cuales se procede de forma diferente entre ellos y entre los módulos {i=1,2,3,....,31}.

Este proceso lo presentamos de la siguiente forma \rightarrow

Para estado i=0 ->

Para estado 'default' el que incluye los estados restantes que falta entre medias de i=0 y i=max

3.2 Verificación funcional.

En cuanto a la verificación del diseño del divisor segmentado hemos empleado la misma estructura que para el algorítmico, solo que lo hacemos con módulos, es decir, declaramos un testbench que sirva para todos los casos, entonces, en cuanto al segmentado solo es necesario declara el nombre del módulo, incluir en dicho archivo verilog el nombre del testbench principal y así se realiza todo más rápido.

En cuanto al segmentado, quedaría tal que así ->

```
F Aux_Segmentado.sv  F Dividor_Segmentado.sv  F testbench_segmentado.sv  F testbench_segmentado  F testbench
```

```
`define DEBUG
// Qué valores deben ser probados?
// Numerador positivo, denominador positivo
`define TEST_NUML_POS_DEN_POS
() Numerador positivo, denominador negativo
`define TEST_NUM_POS_DEN_NEG
// Numerador negativo, denominador positivo

*define TEST_NUM_NEG_DEN_POS

// Numerador negativo, denominador negativo
 // Numerador negativo, denom:
`define TEST_NUM_NEG_DEN_NEG
// Objetivo de coverage secundario, intentaremos probar cuantas mas posibles soluciones mejor sabiendo que hay algunas que no son posibles define TB_COVERAGE2 70 Arnau Hora, hace 3 horas * Nuevo testbench
// * NO CAMBIAR
`define LAST_BIT `BIT_SIZE-1
// TODO: Debería adaptarse a TEST_*
`define BIN_SIZE 2**`BIT_SIZE
 // * FIN NO CAMBIAR
class Bus;
randc logic signed [`LAST_BIT:0] num;
randc logic signed [`LAST_BIT:0] den;
 // Para limitar a sólo denominadores positivos o negativos
constraint num_positivo {num(`LAST_BIT] == 1'b0;}
 // Para limitar a sólo numeradores positivos o negativos
constraint den_positivo {den(`LAST_BIT] == 1'b0;}
constraint den_negativo {den(`LAST_BIT] == 1'b1;}
 // Para limitar a resultados sin residuo
constraint div_exactaaa {num%den == 0;}
 // No definimos un nombre específico para el testbench, usamos el definido en
// testbench_algoritaico.sv y testbench_segmentado.sv para generalizar el testbench
// y no tener duplicados
module `NOHBRE_TESTBENCH;
 logic CLK, RSTa, Start;
logic signed ['LAST_BIT:0] Num, Den;
logic Done;
logic signed ['LAST_BIT:0] Coc, Res, target_coc, target_res;
 event comprobado;
covergroup ValoresEntrada;

num_positiv: coverpoint Num {bins binsNumPos[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};)

den_positiv: coverpoint Den {bins binsDenPos[(`BIN_SIZE)/2-1] = {[1:((`BIN_SIZE)/2)-1]};

den_positiv: coverpoint Den {bins binsDenPos[(`BIN_SIZE)/2] = {[-((`BIN_SIZE)/2):-1]};)


den_negativ: coverpoint Den {bins binsDenNeg[(`BIN_SIZE)/2] = {[-((`BIN_SIZE)/2):-1]};)


num negativ: coverpoint Num {bins binsNumPos[(`BIN_SIZE)/2] = {[-((`BIN_SIZE)/2):-1]};)
```

```
crosspoint1: cross num_positiv, den_positiv; //combinatoria de numerador positivo y denominador positivo
      crosspoint2: cross num_positiv,den_negativ; //combinatoria de numerador positivo y denominador negativo
crosspoint3: cross num_negativ,den_positiv; //combinatoria de numerador negativo y denominador positivo
      crosspoint4: cross num_negativ,den_negativ; //combinatoria de numerador negativo y denominador negativo
covergroup ValoresSalida @(negedge Done);
   cocientes1: coverpoint Coc {bins binsCocPos[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};}
   cocientes2: coverpoint Coc {bins binsCocNeg[(`BIN_SIZE)/2] = {[0:((`BIN_SIZE)/2)-1]};}
     restosl: coverpoint Res {bins binsResPos[('BIN_SIZE)/2] = {[0:(('BIN_SIZE)/2)-1]};} restos2: coverpoint Res {bins binsResNeg[('BIN_SIZE)/2] = {[0:(('BIN_SIZE)/2)-1]};}
                                                                    //combinatoria cocientes positivos y restos positivos
//combinatoria cocientes positivos y restos negativos
//combinatoria cocientes negativos y restos positivos
      soluciones2: cross cocientes1,restos2;
      soluciones3: cross cocientes2, restos1;
      soluciones4: cross cocientes2, restos2;
ValoresEntrada vals:
      .tamanyo(`BIT_SIZE)
) divisor
      .CLK(CLK).
      .RSTa(RSTa),
      .Start(Start),
      .Num(Num),
      .Den(Den),
      .Coc(Coc),
      .Res(Res).
```

En esta tercera imagen, es donde se declara el nombre del módulo al cual queremos correr, que puede ser el algorítmico o el segmentado.


A partir de ahí es mucho mejor ver el diseño de forma manual para no sobrecargar de fotos la memoria.





Observamos los diferentes crosspoints, coverpoints realizados y testeados. Al igual que con el divisor algorítmico hemos obtenido una amplia cobertura del 90 por ciento de los casos posibles que nos garantiza ampliamente un funcionamiento idóneo. Además de esto aquí también hemos querido comprobar por nuestra cuenta la combinatoria entre los restos obtenidos y los cocientes obteniendo en este resultados muy similares al otro divisor llegando a las mismas conclusión.

En cuanto a las assertions, el checkeo realizado es el siguiente >




En la captura anterior, podemos observar las aserciones que han sido utilizadas para detectar posibles errores en el código. Como podemos observar han sido todo un éxito ya que ninguna de ellas ha fallado. Entre ellas podemos encontrar una aserción concurrente que comprueba que el reinicio se ejecute correctamente, por otro lado tenemos 4 aserciones inmediatas, dos de ellas comprueban la aleatorización de num y den y las otras dos comparan los resultados de tarjets con cociente y resto.


3.3 Compilación del diseño

El diseño del código planteado compila perfectamente, a excepción de 13 warnings no problemáticos, ya que son del uso de procesadores, de no asignaciones de pines en cuanto a input/output y demás que no se quitarán hasta que lo implementemos en placa.

Para cerciorarnos de ello, adjuntamos la siguiente imagen →




En cuanto al RTL viewer (sinterización del diseño) , nos sale como pensamos la adición de fliflops en serie, en el que lo podemos observar en las siguientes tres imágenes →



En esta primera imagen observamos el comienzo del diseño y el inicio del primer FF.

Aux_Segmentado:gen	Aux_Segmentado:generador[1].Siguiendo_Division		Aux_Segmentado:generador[2].Siguiendo_Division			Aux_Segmentado:generador[3].Się		
ACCU[310]			ACCU[310]	+		ACCU[310]	+	
CLK	ACCU_out[310]		CLK		ACCU_out[310]	CLK	ACC	
M[310]	Done		M[310]		Done	 M[310]	Dor	
Q[310]	M_out[310]		Q[310]		M_out[310]	Q[310]	M_c	
RSTa	Q_out[310]		RSTa		Q_out[310]	RSTa	Q c	
SignDen	SignDen_out		SignDen		SignDen_out	SignDen	Sign	
SignNum	SignNum_out		SignNum		SignNum_out	SignNum	Sign	
Start			Start			Start		
-					J	4		

Observamos en la segunda imagen la continuación de los flip flops.



Visualizamos finalmente como acaba con la obtención del resultado requerido.