Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'ютерних систем»

Виконав: ст. гр. КІ-201

Груник Т. С.

Прийняв:

ст. викладач Козак Н. Б.

Лабораторна робота №1

Тема роботи. Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Мета роботи. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.

Варіант – 11 Завдання:





Схема декодера, який шифрує задані функції:



Код, що реалізує підключення виводів схеми до фізичних виводів цільової FPGA., що знаходиться у файлі Dec4To6Constraints.ucf:

```
$
    # This file is a .ucf for ElbertV2 Development Board
    # To use it in your project :
      ^{\star} Remove or comment the lines corresponding to unused pins in the project
    UCF for ElbertV2 Development Board
10
    CONFIG VCCAUX = "3.3";
12
    # Clock 12 MHz
# NET "Clk"
13
                                 LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   17
   19
                               LOC = P46
                                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
20
        NET "OUT_1"
NET "OUT_2"
NET "OUT_3"
                               LOC = P47
                                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
21
                             LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
22
23
24
        NET "OUT 5"
    # NET "LED[6]"
# NET "LED[7]"
26
28
29
   30
                                      DP Switches
    31
32
                   LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
34
        NET "IN_1"
        NET "IN_2"
35
```

Результат перевірки роботи схеми за допомогою симулятора ISim(всі варіанти вхідних сигналів було перебрано з 0 рs до 15рs):



Результат генерування ВІТ файлу для цільової FPGA:

Processes: Decoder4To6



Висновок: Я згенерував схему дешифратора, який шифрує вхідні сигнали відповідно до мого завдання у середовищі **Xilinx** зробивши аналіз результату у симуляторі **Isim** і дійшов висновку, що схема побудована правильно. Одже навчився працювати з базовими інструментами **Xilinx** і моделювати примітивні комп'ютерні схеми.