

RK3326 硬件设计指南

发布版本: V1.1

发布日期: 2018年11月29日

1



免责声明

您购买的产品、服务或特性等应受福州瑞芯微电子股份有限公司商业合同和条款的约束,本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,福州瑞芯微电子股份有限公司对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

商标声明

Rockchip、Rockchip™ 图标、瑞芯微和其他瑞芯微商标均为福州瑞芯微电子股份有限公司的商标,并归福州瑞芯微电子股份有限公司所有。

本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

版权所有 © 2018 福州瑞芯微电子股份有限公司

非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何形式传播。

福州瑞芯微电子股份有限公司

Fuzhou Rockchips Semiconductor Limited Co., Ltd

地址: 福建省福州市铜盘路软件园A区18号

网址:www.rock-chips.com客户服务电话:+86-591-83991906客户服务传真:+86-591-83951833客户服务邮箱:fae@rock-chips.com



前言

概述

本文档主要介绍RK3326处理器硬件设计的要点及注意事项,旨在帮助RK客户缩短产品的设计周期、提高产品的设计稳定性及降低故障率。请客户参考本指南的要求进行硬件设计,同时尽量使用RK发布的相关核心模板。如因特殊原因需要更改的,请严格按照高速数字电路设计要求以及RK产品PCB设计要求进行。

芯片型号

本文档对应的芯片型号为: RK3326

适用对象

本文档主要适用于以下工程师:

- 产品硬件开发工程师
- 技术支持工程师
- 测试工程师



更新记录

修订记录累积了每次文档更新的说明,最新版本的文档包含以前所有文档版本的更新内容。

版本	修改人	修改日期	修改说明	备注
V1.0	林旭	2018. 08. 06	第一次正式版本发布	
V1. 2	林旭	2018. 11. 29	2.3.6 修改 "SARADC的ADC_IN1做为键值输入采样口"为 "SARADC的ADC_IN2做为键值输入采样口"; 表2-3 修改修改itongxi初始化配置描述中关于 FLASH_VOLSEL的描述;	
				>
			X.O.	



缩略语

缩略语包括文档中常用词组的简称:

DDR	Double Data Rate	双倍速率同步动态随机存储器
eMMC	Embedded Multi Media Card	内嵌式多媒体存储卡
HDMI	High Definition Multimedia Interface	高清晰度多媒体接口
I ² C	Inter-Integrated Circuit	内部整合电路(两线式串行通讯总线)
JTAG	Joint Test Action Group	联合测试行为组织定义的一种国际标准测试协议(IEEE 1149.1兼容)
LDO	Low Drop Out Linear Regulator	低压差线性稳压器
LVDS	Low-Voltage Differential Signaling	低电压差分信号
MAC	Media Access Control	以太网媒体接入控制器
MIPI Mobile Industry Processor Interface		移动产业处理器接口
PMIC Power Management IC		电源管理芯片
PMU	Power Management Unit	电源管理单元
RK Rockchip Electronics Co., Ltd.		瑞芯微电子股份有限公司
SD Card Secure Digital Memory Card		安全数码卡
SDIO	Secure Digital Input and Output Card	安全数字输入输出卡
SDMMC	Secure Digital Multi Media Card	安全数字多媒体存储卡
SPI	Serial Peripheral Interface	串行外设接口
TF Card	Micro SD Card(Trans-flash Card)	外置记忆卡
USB	Universal Serial Bus	通用串行总线
	,,()	



目录

前]言			З
		-		
掴	國目录	L 		٤٤
掴	表目录			
1				
	1.1	概述		.11
	1.2			
	1.3	应用框图		.12
		1. 3. 1	Tablet RK817-1应用框图	
			Tablet RK809-1应用框图	
2				
_			· 系统设计	
		2. 1. 1	时钟电路	
		2. 1. 2	复位电路	
		2. 1. 3	系统启动引导顺序	. 15
		2. 1. 4	系统初始化配置信号	
		2. 1. 5	JTAG Debug电路	
		2. 1. 6	DDR电路	
		2. 1. 7	eMMC电路	
		2. 1. 8	SPI电路	
		2. 1. 9	GPIO电路	
			题 设计	
		2. 2. 1	最小系统电源介绍	
		2. 2. 2	电源设计建议	
		2. 2. 3	RK817-1方案介绍	
		2. 2. 4	RK809-1方案介绍	
		2. 2. 5	其他	
			电源峰值电流表	
			接口电路设计指南	
		2. 3. 1	存储卡电路	
			USB电路	
		2. 3. 3	音频电路	
		2. 3. 4	视频电路	
		2, 3, 5	摄像头电路	
		2, 3, 6	ADC电路	
		2. 3. 7	SDIO/UART电路	
		2. 3. 8	UART Debug电路	. 53
3		热设计建议	· · · · · · · · · · · · · · · · · · ·	. 55
	3. 1	热仿直结果		.55
		3. 1. 1	结果概要	
		3, 1, 2	PCB描述	
		3. 1. 3	术语解释	
	3. 2	芯片内部热热		
	0.2	3. 2. 1	温度控制策略	
		3. 2. 1	温度控制配置	
4			设计	
-			. ~	



	4. 1	概述	58
	4. 2	术语解释	58
	4.3	ESD防护	
	4. 4	EMI防护	58
5		焊接工艺	59
	5. 1	概述	59
	5. 2	术语解释	59
	5. 3	回流焊要求	59
		5.3.1 焊膏成分要求	59
		5.3.2 SMT曲线	59
		5.3.3 SMT建议曲线	60
6		包装和存放条件	61
	6. 1	概述	61
	6.2	术语解释	61
	6.3	防潮包装	61
	6.4	产品存放	
		6.4.1 存放环境	62
		6.4.2 暴露时间	62
	6. 5	潮敏产品使用	62



插图目录

		RK3326 框图	
		RK3326 Tablet RK817-1应用框图	
图	1 - 3 1	RK3326 Tablet RK809-1应用框图	12
冬	2 - 1 1	RK3326 晶体连接方式及器件参数	14
		RK3326 待机时钟输入	
		RK3326 复位输入	
冬	2 - 4]	RK3326 LPDDR3的拓扑结构图	16
图	2 - 5	LPDDR3 DRAM上电时序	16
图	2 - 6	eMMC颗粒上下电时序	17
图	2 - 7]	RK3326 待机电路方案	19
冬	2 - 8]	RK3326 芯片PLL电源	20
冬	2 - 9]	RK3326 芯片VDD_CPU电源	20
冬	2 - 10	RK3326 芯片VDD_CPU电源的去耦	21
图	2 - 11	RK3326 芯片VDD_GPU电源	21
图	2 - 12	RK3326 芯片VDD_GPU电源的去耦	21
图	2 - 13	RK3326 芯片DDR控制器电源	22
图	2 - 14	RK3326 LPDDR3 DRAM的VREF电源设计	22
		RK817-1 框图	
图	2 - 16	RK817-1 电源架构	24
		RK817-1 PWRON管脚	
图	2 - 18	RK817-1 电池放电路径	26
		RK809-1 框图	
		RK809-1 电源架构	
		RK809-1 PWRON管脚	
		RK3326 OTP_OUT过温保护输出	
图	2 - 23	RK817-1 OTP_OUT过温保护输入	31
		RK3326 PMIC SLEEP输出	
		RK817-1 PMIC SLEEP输入	
冬	2 - 26		33
图	2 - 27	RK3326 USB 2.0模块	33
		RK3326 USB连接座	
		RK3326 USB插入检测	
		RK3326 USB控制器参考电阻	
		RK3326 USB控制器电源防浪涌	
		RK3326 USB预留共模电感	
		RK3326 I2S0模块	
		RK3326 I2S1模块	
		RK3326 I2S2模块	
		RK3326 I2S2模块PDM	
		RK3326 PDM接口	
		RK3326 TDM接口	
		RK817-1 Codec电路	
		RK809-1 Codec电路	
		RK3326 Headphone电路	
		RK3326 Speaker电路	
		RK3326 回采路径示意	
		RK3326 立体声回采	
		RK3326 MIC电路	
		RK3326 PDM MIC方案框图	
		RK3326 Analog MIC方案框图	
		RK3326 PDM MIC电路.	
		RK3326 PDM ESD-1	
	~ 10		



图	2 - 5	60 RK3326	5 PDM ESD-2	45
			5 PDM ESD-3	
图	2 - 5	52 RK3326	6 Analog MIC电路	46
			5 视频输出接口	
图	2 - 5	64 RK3326	6 LVDS/MIPI接口	47
图	2 - 5	55 RK3326	6 LVDS控制器参考电阻	47
冬	2 - 5	66 RK3326	3 视频输出接口	48
			6 MIPI DSIO模块	
			6 24bit连接方式	
冬	2 - 5	69 RK3326	6 18bit连接方式	49
图	2 - 6	60 RK3326	3 LCDC MO&M1复用管脚	49
冬	2 - 6	31 RK3326	3 LCDC M1管脚扇出	50
图	2 - 6	32 RK3326	3 MIPI-CSI模块	51
			3 MIPI-CSI控制器参考电阻	
			3 视频输出接口	
			3 CIF模块	
			3 SAR-ADC模块	
			3 SDIO/UART模块	
			3 UART2复用关系	
			3 串口配置	
			定义	
		0	定义	
图	3 - 3	θ JB的;	定义	56
图	5 - 1	回流焊	曲线分类	59
图	5 - 2	2 无铅工	艺器件封装体耐热标准	59
			流焊接工艺曲线	
			流焊接工艺建议曲线参数	
			燥真空包装	
图	6 - 2	六点湿	度卡	62



插表目录

表	2 - 1	RK3326 24MHz时钟要求	14
表	2 - 2	RK3326 32.768KHz时钟要求	14
表	2 - 3	RK3326 系统初始化配置信号描述	15
		RK3326 JTAG Debug接口信号	
		RK3326 eMMC接口设计	
		RK3326 SPI接口设计	
		RK3326 GPIO电源脚描述	
		RK3326 内部PLL介绍	
		RK3326 峰值电流表	
		0 RK3326 SDMMC接口设计	
		1 RK3326 USB2.0接口设计	
		2 RK3326 I2S0接口设计	
表	2 - 1	3 RK3326 I2S1接口设计	36
		4 RK3326 I2S2接口设计	
		5 RK3326 PDM接口设计	
		6 RK3326 TDM接口设计	
		7 RK3326 SDIO接口设计	
表	2 - 1	8 RK3326 UART接口设计	53
		RK3326 热阻仿真报告结果	
		RK3326 热阻仿真的PCB结构	
表	6 - 1	暴露时间参照表(MSL)	62
耒	6 - 2	RK3396 Re-bake参老表	62



1 系统概述

1.1 概述

RK3326是一颗高性能的四核处理器芯片,可应用于平板、智能音频设备。

RK3326内置多种功能强大的嵌入式硬件引擎,为高端应用提供了优异的性能,支持几乎全格式的H. 264 1080p@60fps解码,支持H. 265 1080p@60fps解码,也支持h. 264 1080p@30fps编码,以及高品质的JPEG的编/解码。

RK3326內置3D GPU, 能够完全兼容OpenGL ES1.1/2.0/3.2、DirectX 11.1、OpenCL 2.0和Vulkan 1.0。 特殊的MMU 2D硬解码器能最大限度地提高显示性能,提供流畅的体验操作。

RK3326具有高性能的存储器接口(DDR3/DDR3L/DDR4/LPDDR2/LPDDR3),能够提供高内存带宽。

1.2 芯片框图




图 1-1 RK3326 框图



1.3 应用框图

1.3.1 Tablet RK817-1应用框图




图 1-2 RK3326 Tablet RK817-1应用框图

1.3.2 Tablet RK809-1应用框图




图 1-3 RK3326 Tablet RK809-1应用框图



以上是RK3326芯片方案的应用框图,更详细的请参考我司发布的参考设计原理图。





2 原理图设计建议

2.1 最小系统设计

2.1.1 时钟电路

RK3326芯片内部的振荡器电路与外置的24MHz晶体一起构成系统时钟,如图2-1所示。




图 2-1 RK3326 晶体连接方式及器件参数



注意

电容C1102、C1103的值需要根据晶体的实际标称负载电容值选择, 8pF为我司选用晶体所对应容值, 不为通用值。

另外,系统时钟还可以直接由外部的有源晶体电路产生时钟,通过XIN_OSC脚输入,时钟参数如下表2-1 所示:

主	9 1	DK3336	24MHz时钟要求
7	7 -	RK3326	24MH2时99米

M - 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
参数		规范		描述	
	最小	最大	单位		
频率	24. 0	00000	MHz		
频率偏差	+/-20		ppm	Frequency tolerance	
工作温度	-20	70	${\mathbb C}$		
ESR	X	40	Ohm		

RK3326芯片在待机时,会将内部时钟源切换到外部输入的32.768KHz时钟,通过降低系统时钟频率达到降低系统功耗的目的,此信号可以从PMIC或是外置RTC时钟源获取,如图2-2所示。

CLKIO_32K/GPIO0_C4_z

图 2-2 RK3326 待机时钟输入

外置32.768kHz RTC时钟参数如下表2-2所示:


表 2-2 RK3326 32.768KHz时钟要求

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
参数		规范		描述	
	最小	最大	单位		
频率	32. 768000		kHz		
频率偏差	+/-30		ppm	Frequency tolerance	
工作温度	-20	70	$^{\circ}$		
占空比	50		%		



2.1.2 复位电路

RK3326芯片内部集成POR(Power on Reset)电路,低电平有效,电容C1100用来消除抖动,布局时请靠近RK3326放置。为保证芯片稳定和正常工作,所需的最短复位时间为100个24MHz主时钟周期,即至少4us以上。



2.1.3 系统启动引导顺序

RK3326芯片的系统启动引导顺序优先级从高到低依次为:

- Nand FALSH
- eMMC FLASH
- SFC/SPI FLASH
- SDMMC CARD
- USB OTG

2.1.4 系统初始化配置信号

RK3326中有两个重要信号,需要在上电前配置完毕,分别是VCCI06(FLASH)电源域的I0电平以及 JTAG/SDMMC复用功能控制管脚。

RK3326 VCCI06电源域的I0电平模式需要配置,因为其属于FLASH电源域,在系统引导时会用到,所以在系统启动的时候,必须先通过硬件配置来指定默认电平模式,而无法通过寄存器操作去调整,配置如表2-3所示。

RK3326为减少I0引出,所以将JTAG功能与SDMMC功能复用在一起,需要通过管脚来切换输出方式,配置如表2-3所示:

信号名	内部上下拉	描述
FLASH_VOLSEL	上拉	FLASH(VCCI06)电源域驱动强度选择,仅在上电时有效: 0: I0电平模式为3.3V; 1: I0电平模式为1.8V (default);
SDMMCO_DET	上拉	JTAG管脚复用选择控制信号: 0: 识别为SD卡插入,SDMMC/JATG/UART管脚复用为SDMMC输出; 1: 识别为SD卡未插入,SDMMC/JATG/UART管脚复用为 JTAG/UART输出 (default);

表 2-3 RK3326 系统初始化配置信号描述

2.1.5 JTAG Debug电路

RK3326芯片的JTAG接口符合IEEE1149.1标准,PC可通过SWD模式(两线模式)连接DSTREAM仿真器,调试芯片内部的ARM Core。

在连接仿真器前,需要保证SDMMCO_DET管脚处于高电平,否则无法进入JTAG调试模式。接口说明如表 2-4所示:

信号名 描述

JTAG_TCK AP JTAG时钟输入。

AP JTAG模式选择输入。

表 2-4 RK3326 JTAG Debug接口信号

2.1.6 DDR电路

● 2.1.6.1 DDR控制器介绍



RK3326 DDR控制器接口支持JEDEC SDRAM标准接口,控制器有如下特点:

- 支持DDR3/DDR3L/DDR4/LPDDR2/LPDDR3等标准;
- 提供一个32bit的DDR控制器接口,支持数据总线位宽32bit/16bit可配置,地址总线最大支持 16bit;
- 支持的最大DDR容量为4GB;
- 支持Power Down、Self Refresh等低功耗模式;

● 2.1.6.2 DDR拓扑结构与连接方式

以LPDDR3为例,RK3326的SDRAM拓扑结构如图2-4所示:




图 2-4 RK3326 LPDDR3的拓扑结构图

● 2.1.6.3 DDR上电时序要求 ■

RK3326 DDR控制器仅包括一组电源:

■ DDRIO_VDD: DDR控制器的Core供电、接口I/O供电以及缓冲器电源;

DRAM颗粒包括两组电源,上电时序请参考JEDEC标准,例如LPDDR3 DRAM的上电时序如下图所示:

After	Applicable Conditions	
Ta is reached	$V_{ m DD1}$ must be greater than $V_{ m DD2}$ —200mV	
	$V_{ m DD1}$ and $V_{ m DD2}$ must be greater than $V_{ m DDCA}$ —200mV	
	$V_{ m DD1}$ and $V_{ m DD2}$ must be greater than $V_{ m DDQ}$ —200mV	
	$V_{ m Ref}$ must always be less than all other supply voltages	

图 2-5 LPDDR3 DRAM上电时序

● 2.1.6.4 DDR支持的型号列表

RK3326 DDR接口DDR3/LPDDR3最高工作频率支持到800MHz,支持器件请参考瑞芯微电子《RK DDR Support List》文档。



2.1.7 eMMC电路

● 2.1.7.1 eMMC控制器介绍

RK3326 eMMC接口支持eMMC 4.51, 并兼容4.41, 5.0和5.1协议的器件, 控制器有如下特点:

- 支持SFC FLASH、Nand FLASH与eMMC FLASH;
- 支持1-bit, 4-bit和8-bit三种数据总线宽度;
- 最高支持HS200模式,但是不支持CMD Queue;

● 2.1.7.2 eMMC拓扑结构与连接方式

eMMC接口支持接口上下拉和匹配设计推荐如表2-5所示。

表 2-5 RK3326 eMMC接口设计

信号	内部上下拉	连接方式	描述(芯片端)
eMMC_DQ[7:0]	上拉	直连	eMMC数据发送/接收
eMMC_CLK	上拉	串联22ohm电阻	eMMC时钟发送
eMMC_CMD	上拉	直连	eMMC命令发送/接收

● 2.1.7.3 eMMC上电时序要求

RK3326芯片eMMC控制器仅包括一组电源:

■ VCCIOO: eMMC控制器的I/O电源;

eMMC颗粒有两组电源,上电时序请参考JEDEC标准:

- VCC与VCCQ在上电时序上没有先后要求;
- VCC与VCCQ必须在RK3326的CMD命令发出前上电,并保持稳定的工作电压;
- 在颗粒进入睡眠模式后, RK3326 可以关断VCC电源以降低功耗;
- 在颗粒从睡眠模式被唤醒前、VCC电源必须先上电,并保持稳定的工作电压;




图 2-6 eMMC颗粒上下电时序

● 2.1.7.4 eMMC支持的型号列表

RK3326 eMMC接口支持器件请参考瑞芯微电子《RK eMMCSupportList》文档。

2.1.8 SPI电路

● 2.1.8.1 SPI控制器介绍

RK3326芯片中有2个SPI控制器,可用来连接SPI设备,其中SPI0可以被用来做为boot使用。

● 2.1.8.2 SPI拓扑结构与连接方式



SPI接口上下拉和匹配设计推荐如表2-6所示。

表 2-6 RK3326 SPI接口设计

信号	内部上下拉	连接方式	描述(芯片端)
SPIO_MOSI	下拉	直连	SPI数据发送
SPIO_MISO	上拉	直连	SPI数据接收
SPIO_CLK	上拉	串联22ohm电阻	SPI时钟发送
SPIO_CSN	上拉	直连	SPI片选信号

● 2.1.8.3 SPI上电时序要求

SPI控制器的上电时序要求请遵守GPIO电源域的上电时序要求。 SPI Flash只有一路电源,所以对上电时序没有要求。

2.1.9 GPIO电路

在RK3326中, GPI0类型为1.8V/3.3V, 可配置1.8V及3.3V电平;

● 2.1.9.1 GPIO驱动能力

RK3326中,GPIO提供4档驱动强度可调,分别是2mA/4mA/8mA/12mA,根据GPIO的类型不同,初始默认驱动强度也不同,请参考芯片TRM进行配置修改。

● 2.1.9.2 GPIO电源

GPIO电源域的电源脚描述如下:

表 2-7 RK3326 GPIO电源脚描述

电源域	GPI0类型	管脚名	描述	
PMUI01	1.8V/3.3V	PMUIO_VDD_1VO	1.0V logic power for this GPIO domain (group).	
LW0101	1.07/3.37	PMUI01	1.8V or 3.3V IO supply for this GPIO domain (group).	
PMUI02	1.8V/3.3V	PMUIO2	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI01	1.8V/3.3V	VCCI01	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI02	1.8V/3.3V	VCCI02	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI03	1.8V/3.3V	VCCI03	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI04	1.8V/3.3V	VCCI04	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI05	1.8V/3.3V	VCCI05	1.8V or 3.3V IO supply for this GPIO domain (group).	
VCCI06	1.8V/3.3V	VCCI06	1.8V or 3.3V IO supply for this GPIO domain (group).	



2.2 电源设计

2.2.1 最小系统电源介绍

● 2.2.1.1 电源需求

■ PLL: PLL AVDD 1VO, PLL AVDD 1V8

■ CPU: VDD ARM

■ LOGIC&GPU: VDD LOG

■ DDR: VCC DDR

■ GPIO: PMUIO VDD 1VO, PMUIO1, PMUIO2

● 2.2.1.2 上电时序

理论上遵循同一模块低压先上、高压后上;相同模块相同电压一起上电原则,不同模块间无时序要求。

推荐的上电时序参考如下:

PLL AVDD 1V0&PMUIO VDD 1V0&VDD LOG-→VDD CPU-→PLL AVDD 1V8-→VCC DDR-→PMUIO1&PMUIO2

2.2.2 电源设计建议

● 2.2.2.1 待机电路方案

RK3326板级系统采用待机方案,系统分为常供电区和待机掉电区,两部分独立供电,如图2-7所示。




图 2-7 RK3326 待机电路方案

待机掉电区电源通过PMIC控制各路独立电源关断,并通过PMIC_SLEEP_H控制MOS开关电路在待机状态下关断供电。

常供电区电源由电源芯片直接提供,在待机状态下至少应保留如下四组电源不关断:

- DDR: VCC DDR, 为DDR自刷新提供电源;
- GPIO: PMUIO1 & PMUIO2, 为PMUIO1 & PMUIO2电源域维持输出状态及中断响应提供IO电源;
- LOGIC: PMUIO VDD 1VO & VDD LOG, 为PMUIO1 & PMUIO2电源域的Logic core提供电源;
- PLL: PLL AVDD 1VO&PLL AVDD 1V8, 为PLL以及CPU OSC工作提供电源;

● 2.2.2.2 PLL电源


RK3326芯片内部共有6个PLL,分配如下:

耒	2 -	8	RK3326	内部PLL介绍	
1×	4	O	11110020	KALDIMIT TOTAL SELE	

	数量	电源	待机状态
PMU/OSC	1	PMU_VDD_1VO、PMUIO1	不可关断电源
芯片内各模块	5	PLL_AVDD_1V0, PLL_AVDD_1V8	不可关断电源

电源上建议使用LDO为PLL单独供电,特别是DDR工作频率较高,稳定的PLL电源有助于提高高频下的工作稳定性,且去耦电容应靠近管脚摆放。





● 2.2.2.3 CPU电源

RK3326采用CPU独立电源域供电,如下图的VDD_ARM为ARM Cortex-A53 core供电,支持DVFS动态调频调压功能,电源使用DC-DC电源独立供电,峰值电流可达1.2A,所以请不要删减RK3326芯片参考设计原理图中的电容。Layout时将大电容放置在RK3326芯片背面(单面贴时请靠近芯片放置),以保证电源纹波在100mV以内,避免大负载情况下引起电源纹波偏大,电容如图2-10。




图 2-9 RK3326 芯片VDD CPU电源







图 2-10 RK3326 芯片VDD_CPU电源的去耦

● 2.2.2.4 GPU&LOGIC电源

RK3326的GPU & LOGIC电源使用DC-DC单独供电,如下图所示VDD_LOG,支持DVFS动态调频调压功能,峰值电流可达1.1A,所以请不要删减RK3326芯片参考设计原理图中的电容。Layout时将大电容放置在RK3326芯片背面(单面贴时请靠近芯片放置),以保证电源纹波在100mV以内,避免大负载情况下引起电源纹波偏大,电容如图2-12。






图 2-12 RK3326 芯片VDD GPU电源的去耦

● 2.2.2.5 DDR电源

RK3326芯片的DDR控制器接口支持DDR3/DDR3L/DDR4/LPDDR2/LPDDR3电平标准,只需提供DDRI0_VDD供电,在不同DDR颗粒情况下该电源电平不同,1.2V/1.35V/1.5V三档可调,产品设计时请根据颗粒使用情况,确认符合设计要求。

DDR控制器内部集成Vref电路,产生控制器需要的参考电压: VCC_DDR/2。而DDR4/LPDDR3 DRAM端的Vref_CA=VCC_DDR/2,而Vref_DQ则根据ODT策略来调整,可以根据驱动强度和ODT值调整对应的Vref电压。

例如: 在800MHz频率下, RK3326芯片端的驱动强度为34.3ohm, DRAM端ODT为240ohm, 因此ODT enable







图 2-13 RK3326 芯片DDR控制器电源



Note:

Vih=VCC

Vil=VCC*Ron/(Ron+Rodt) VREFDQ DDR=(Vih+Vil)/2

eg:VCC=1.2V,Ron=34ohm,Rodt=240ohm so,Vih=1.2V,Vil=0.149V,VREFDQ_DDR=0.674V

图 2-14 RK3326 LPDDR3 DRAM的VREF电源设计



注意

关于各种颗粒Vref DQ的设计:

LPDDR2不支持ODT功能; DDR4的Vref_DQ在颗粒内部调整; 而DDR3/DDR3L的ODT功能enable时内部会同时上下拉, Vref DQ=Vref CA=VCC DDR/2; 所以只有LPDDR3需要调节Vref DQ。

● 2.2.2.6 GPIO电源

GPIO电源请参考2.1.9节。建议每个管脚放置一个100nF去耦电容,并靠近供电管脚摆放。详细设计请参考RK3326芯片参考设计原理图。

2.2.3 RK817-1方案介绍

● 2.2.3.1 RK817-1框图






图 2-15 RK817-1 框图

● 2.2.3.2 RK817-1特征


- 输入范围: USB输入是3.8V-5.5V; BAT输入是2.7V-5.5V
- 最大3.5A充电电流的锂离子电池开关充电器
- 最大4A自动电能路径管理
- 内置精准的电量计
- 内置实时时钟(RTC)
- 16uA的极低待机电流(在32KHz时钟频率下)
- 实地耳放驱动
- 不含滤波电感的1.3W Class D类功放
- 固定及可编程可选择的电源启动时序控制
- 内置高性能音频编解码器
 - ◆ 内置独立PLL
 - ◆ 支持麦克风输入
 - ◆ 支持可编程的数字与模拟增益
 - ◆ 支持16bits-32bits的比特率
 - ◆ 采样率高达192kHz
 - ◆ 软件支持master和slave两种工作模式配置
 - ◆ 支持3种I2S格式(标准,左对齐,右对齐)



- ◆ 支持PDM模式(外部输入PCLK)
- 供电电源:
 - ◆ 通道1: 同步降压DC-DC转换器, 2.5A max
 - ◆ 通道2: 同步降压DC-DC转换器, 2.5A max
 - ◆ 通道3: 同步降压DC-DC转换器, 1.5A max
 - ◆ 通道4: 同步降压DC-DC转换器, 1.5A max
 - ◆ 通道5: 同步升压DC-DC转换器, 1.5A max (不能与充电功能同时使用)
 - ◆ 通道6-7、9-14: 低压差线性稳压器, 400mA max
 - ◆ 通道8: 低噪声、高电源抑制比的低压差线性稳压器, 100mA max
 - ◆ 通道15: OTG开关, 1.5A max (不能与充电功能同时使用)
- 封装: 7mmx7mm QFN68

• 2.2.3.3 RK3326+RK817-1 Power Tree

RK817-1 Power Diagram and Sequence



● 2.2.3.4 RK817-1注意事项

■ 32.768晶体的匹配电容推荐值为22pF,用户可根据所用晶体的具体规格微调此参数;



注意

为了降低功耗PMIC RTC的晶体振荡都做的比较弱,在XOUT或XIN的管脚上用普通的示波器是测不到振荡信号的,或示波器探头一碰上去就会停振,要测32.768k信号请测试CLK32K管脚。

- BUCK1, BUCK2的输出电容必须大于30uF以上才能保证有比较好的去耦效果,特别是大电流高动态的负载情况下,可以适当加大输出去耦电容;
- RK817-1自带USB OTG供电功能,有短路保护功能,可配置1.0-1.5A的输出限流;
- PWRON脚内置上拉电阻,上拉到VCCRTC,当检测到低电平时间超过500ms就会自动开机;开机后如果PWRON脚被拉低超过6s就会强制关机(通常用于系统死机后的强制关机,再开机);在休眠以及唤醒操作时,PWRON脚的低电平需维持20ms以上。



- RK817-1工作的基本条件:
 - ◆ VBAT大于3.3V或者VUSB大于4.4V;
 - ◆ 检测到了如下三种情况之中的一种,RK817-1自动开机:PWRON脚为低电平并维持500mS; USB插入;内部RTC Alarm开机使能且定时时间到。
 - ◆ 开启上电流程,每个时序间隔是2mS,上面一个时序电压输出符合要求后才会继续下一个时序,直到所有时序上电结束,并释放reset,完成上电流程;





图 2-17 RK817-1 PWRON管脚

- RK817-1检测到如下两种情况之一,会自动关机:
 - ◆ I2C写DEVICE OFF=1;
 - ◆ PWRON脚为低超过6s。
- RK817-1开始下电流程后,会在1个RTC时钟周期后(约30.5us后)拉低reset,再经过2ms以后同时关断所有电源输出,完成下电流程;
- 单节锂电池设计在大电流放电时,电池电压容易因为瞬间电流过大而产生电源塌陷,而电量 计在检测到电池电压低于设定的关机电压后进入关机流程,会导致电池的剩余电量放不出来, 造成产品的续航时间偏短。针对这种情况,需要尽量降低电源回路以及电池的内阻。电源回 路内阻如下图中红色箭头所示,在PCB布线时尽量使用短粗的走线或者铜皮连接,遇到走线换 层需要就近多打过孔;电池内阻则需采用低内阻的电池电芯来降低,并使用更低导通阻抗的 保护板及电源线。





● 3.2.3.5 RK817-1设计说明

RK817-1具体设计说明,请参考RK PMIC相关设计文档《RK817 应用指南》。

2.2.4 RK809-1方案介绍

● 2.2.4.1 RK809-1框图






图 2-19 RK809-1 框图

● 2.2.4.2 RK809-1特征


- 电源输入范围: 2.7V-5.5V
- 含单独电池电压、电流两路ADC的精准电量计
- 内置实时时钟(RTC)
- 16uA的极低待机电流(在32KHz时钟频率下)
- 实地输出的耳机驱动
- 不含滤波电感的1.3W Class D类功放
- 固定及可编程可选择的电源启动时序控制
- 内置高性能音频编解码器
 - ◆ 内置独立PLL
 - ◆ 支持麦克风输入
 - ◆ 支持可编程的数字与模拟增益
 - ◆ 支持16bits-32bits的比特率
 - ◆ 采样率高达192kHz



- ◆ 软件支持master和slave两种工作模式配置
- ◆ 支持3种I2S格式(标准,左对齐,右对齐)
- ◆ 支持PDM模式(外部输入PCLK)
- 供电电源:
 - ◆ 通道1: 同步降压DC-DC转换器, 2.5A max
 - ◆ 通道2: 同步降压DC-DC转换器, 2.5A max
 - ◆ 通道3: 同步降压DC-DC转换器, 1.5A max
 - ◆ 通道4: 同步降压DC-DC转换器, 1.5A max
 - ◆ 通道5: 同步降压DC-DC转换器, 2.5A max
 - ◆ 通道6-8、10-14: 低压差线性稳压器, 500mA max
 - ◆ 通道9: 低噪声、高电源抑制比的低压差线性稳压器, 100mA max
 - ◆ 通道15: 开关, 3A max
 - ◆ 通道16: 开关, 1.5A max
- 封装: 7mmx7mm QFN68
- 2.2.4.3 RK3326+RK809-1 Power Tree



RK809-1 Power Diagram and Sequence



● 3.2.4.4 RK809-1注意事项

■ 32.768晶体的匹配电容推荐值为22pF,用户可根据所用晶体的具体规格微调此参数;



为了降低功耗PMIC RTC的晶体振荡都做的比较弱,在XOUT或XIN的管脚上用普通的示波器是测不到振荡信号的,或示波器探头一碰上去就会停振,要测32.768k信号请测试CLK32K管脚。

- VCC_RTC必须供电,且其电压值必须是供给RK809-1电源中最高的;
- BUCK1, BUCK2的输出电容必须大于30uF以上才能保证有比较好的去耦效果,特别是大电流高动态的负载情况下,可以适当加大输出去耦电容;
- RK809-1自帯USB OTG供电功能,有短路保护功能,可配置1.0-1.5A的输出限流;
- 直接由输入电源控制的开机逻辑如下: 当存在电源输入时,初级DCDC降压输出VCC5V0 SYS和



VCC_RTC, 电源通过外部分压电路后输入到VDC的电平大于0.55V, 此时PMIC开始工作、输出电压;

- 通过按键控制的开关机逻辑如下: PWRON脚内置上拉电阻,上拉到VCCRTC, 当检测到低电平时间超过500ms就会自动开机; 开机后如果PWRON脚被拉低超过6s就会强制关机(通常用于系统死机后的强制关机,再开机); 在休眠以及唤醒操作时, PWRON脚的低电平需维持20ms以上。
- RK809-1工作的基本条件:
 - ◆ VCC RTC供电;
 - ◆ VCC5V0 SYS供电,;
 - ◆ 检测到了如下三种情况之中的一种,RK809-1自动开机:PWRON脚为低电平并维持500mS; VDC电平超过0.55V;内部RTC Alarm开机使能且定时时间到。
 - ◆ 开启上电流程,每个时序间隔是2mS,上面一个时序电压输出符合要求后才会继续下一个时序,直到所有时序上电结束,并释放reset,完成上电流程;




图 2-21 RK809-1 PWRON管脚

- RK809-1检测到如下两种情况之一,会自动关机:
 - ◆ I2C写DEVICE OFF=1;
 - ◆ PWRON脚为低超过6s。
- RK809-1开始下电流程后,会在1个RTC时钟周期后(约30.5us后)拉低reset,再经过2ms以后同时关断所有电源输出,完成下电流程;

● 3.2.4.5 RK809-1设计说明

RK809-1具体设计说明,请参考RK PMIC相关设计文档《RK809 应用指南》。

2.2.5 其他

● 2.2.5.1 过温保护电路

当RK3326芯片出现过热、死机等情况时,芯片的TSADC_SHUT管脚会输出低电平,对RK817-1进行复位、控制电源下电并重新上电,在寄存器清零的同时复位整个系统。







图 2-23 RK817-1 OTP OUT过温保护输入

● 2.2.5.2 PMIC SLEEP电路


当RK3326芯片在正常工作模式时,芯片的状态管脚PMIC SLEEP会维持低电平输出。

当系统进入待机模式时,PMIC_SLEEP管脚会输出高电平的休眠指示信号,此时PMIC受该信号控制进入待机状态。根据软件dts文件的配置,部份电源会关闭,部分电源会调低电压。

当系统从待机模式中被唤醒时,PMIC_SLEEP管脚会在第一时间输出低电平,此时PMIC会恢复待机前的工作状态,恢复各路电源输出。







2.2.6 电源峰值电流表

下表为RK3326 Tablet样机在运行模式下峰值电流测试结果,仅供参考。测试条件如下:

- APK版本: Antutu v6.3.3
- CPU最高频率: 1.512GHz;
- GPU最高频率: 550MHz;
- DDR最高频率: 1x32bit LPDDR3 K4E6E304EB-EGCF, 800MHz;
- 示波器打开20MHz带宽限制;

表 2-9 RK3326 峰值电流表

表 2-9 RK3326 峰值电流表			
PowerName	Voltage (V)	Peak Current (mA)	
VCC_SYS	3.65V	1250.0	
VDD_ARM	1. 32V	1150.0	
VDD_LOG	1.12V	1030.0	
VCC_DDR	1. 23V	280. 0	
VCC_3V0	2. 94V	260. 0	
VCC_1V0	1. OV	5. 1	
VCC_1V8	1.81V	189. 3	
VDD_1V0	1. OV	7.8	
VCC3VO_PMU	3. OV	3. 7	
VCCIO_SD	3. OV	3. 4	
VCC_SD	3. 0V	TBD (取决于存储卡的型号)	



2.3 功能接口电路设计指南

2.3.1 存储卡电路

RK3326提供了一个SDMMC接口控制器,可支持SD v3.0以及MMC v4.51协议,如图2-26所示:

- SDMMC控制器采用单独的电源域供电;
- SDMMC与UART2、JTAG等功能复用在一起,通过SDMMC0 DET进行功能选择,具体请参考2.1.4小节;
- SDMMCO VDD为IO电源,需要外部提供3.3V供电(SD 2.0模式)或3.3V/1.8V可调供电(SD 3.0模式);




图 2-26 RK3326 SDMMC模块电路

SDMMC接口上下拉和匹配设计推荐如表2-10所示。

表 2-10 RK3326 SDMMC接口设计

	K Z 10 MOOZO ODMINOJE KVI			
信号	内部上下拉	连接方式 (SDR104高速模式)	描述(芯片端)	
SDMMC_DQ[3:0]	上拉	串联22ohm电阻 走线较短时可删除	SD数据发送/接收	
SDMMC_CLK	下拉	串联22ohm电阻	SD时钟发送	
SDMMC_CMD	上拉	串联22ohm电阻 走线较短时可删除	SD命令发送/接收	

2.3.2 USB电路

RK3326芯片拥有一组USB 2.0接口,并支持OTG模式。




图 2-27 RK3326 USB 2.0模块



设计中请注意:

● USB接口默认做为系统固件烧写端口,在调试过程中必须要预留接口;




图 2-28 RK3326 USB连接座

- USB ID有200K的内部上拉电阻,上拉到USB AVDD 1V8,所以OTG默认会做为Device模式;
- USB VBUS (USB DET) 做为USB插入检测,检测到高电平则说明有USB插入;




图 2-29 RK3326 USB插入检测

● USB控制器配置参考电阻R1400请选用1%精度的电阻,该电阻关系到USB幅度并影响眼图好坏;



图 2-30 RK3326 USB控制器参考电阻

● 为避免浪涌对芯片造成的损伤,控制器的1.0V/1.8V电源需要串联1ohm电阻;



图 2-31 RK3326 USB控制器电源防浪涌

- 为提高USB性能,控制器电源的去耦电容请靠近管脚放置;
- 为抑制电磁辐射,可以考虑在信号线上预留共模电感(Common mode choke),在调试过程中根据



实际情况选择使用电阻或者共模电感。




图 2-32 RK3326 USB预留共模电感

USB2.0接口上下拉和匹配设计推荐如表2-11所示。

表 2-11 RK3326 USB2.0接口设计

	• •	
信号	连接方式	说明
USB_OTG_DP/DM	直连	USB OTG 输入/输出
USB_ID	直连(内部有1.8V上拉)	USB OTG ID识别,Micro-B接口时需要使用
USB_VBUS		USB OTG 插入检测
USB_RBIAS		USB PHY 配置参考电阻,133ohm接地

2.3.3 音频电路

RK3326提供三组标准I2S接口,均支持master或slave模式、最高采样率至192kHz,比特率从16bits到32bits。

2.3.3.1 I2S0

如图所示,I2SO接口包含独立的8通道输出和8通道输入,为满足播放和录音的异采样率的需求,位时钟和帧时钟也对应提供两组(SCLKTX\LRCKTX,SCLKRX\LRCKRX);需要注意的是,对于SDOx和SDIx只参考一组位/帧时钟的情形,优先使用SCLKTX\LRCKTX作为它们的共同时钟。

需要注意的是,该组I2S接口属于VCCI04电源域,默认设置为VCC_1V8供电。如I2S外设I0电平为3.3V,需调整此处供电,并注意同电源域相关I0的电平匹配。



I2S0接口上下拉和匹配设计推荐如表2-12所示。

表 2-12 RK3326 I2S0接口设计

信号	内部上下拉	连接方式	描述(芯片端)		
I2SO_8CH_MCLK	下拉	串联22ohm电阻	I2S0系统时钟输出		
I2SO_8CH_SCLKTX	下拉	串联22ohm电阻	I2SO位时钟(TX, 关联SDOx)		



I2SO_8CH_LRCKTX	下拉	串联22ohm电阻	I2S0帧时钟,用于声道选择(TX,关联SDOx)
12S0_8CH_SD00	下拉	串联22ohm电阻	I2S0数据输出通道0
12S0_8CH_SD01	下拉	串联22ohm电阻	I2S0数据输出通道1
12S0_8CH_SD02	下拉	串联22ohm电阻	I2S0数据输出通道2
12S0_8CH_SD03	下拉	串联22ohm电阻	I2S0数据输出通道3
12SO_8CH_SCLKRX	下拉	串联22ohm电阻	I2SO位时钟(RX, 关联SDIx)
12SO_8CH_LRCKRX	下拉	串联22ohm电阻	I2S0帧时钟,用于声道选择(RX,关联SDIx)
12S0_8CH_SD10	下拉	串联22ohm电阻	I2S0数据输入通道0
12S0_8CH_SDI1	下拉	串联22ohm电阻	I2S0数据输入通道1
12S0_8CH_SD12	下拉	串联22ohm电阻	I2S0数据输入通道2
12S0_8CH_SD13	下拉	串联22ohm电阻	I2S0数据输入通道3

• 2.3.3.2 I2S1

I2S1支持2通道输入与2通道输出。




图 2-34 RK3326 I2S1模块

I2S1接口上下拉和匹配设计推荐如表2-13所示。

表 2-13 RK3326 I2S1接口设计

10 1110010 110110				
信号	内部上下拉	连接方式	描述(芯片端)	
I2S1_MCLK	下拉	串联22ohm电阻	I2S1系统时钟输出	
I2S1_SCLK	下拉	串联22ohm电阻	I2S1位时钟	
I2S1_LRCK_TXRX	下拉	串联22ohm电阻	I2S1帧时钟,用于声道选择时钟	
I2S1_SD0	下拉	串联22ohm电阻	I2S1数据输出通道	
I2S1_SDI	下拉	串联22ohm电阻	I2S1数据输入通道	

• 2. 3. 3. 3 I2S2

I2S2支持2通道输出与2通道输入,默认用于连接BT模块的PCM接口,作为HFP协议下蓝牙通话功能的通讯口使用。



需要注意的是,该组I2S接口属于VCCI04电源域,在WIFI/BT模组处于SDI03.0工作模式时,默认设置为VCC_1V8供电。如该电源域设置为3.3V供电,PCM I0相关电平转换电路需上件处理、以满足电平匹配。



I2S2接口上下拉和匹配设计推荐如表2-14所示。

表 2 - 14 RK3326 I2S2接口设计				
信号	内部上下拉	连接方式	描述(芯片端)	
I2S2_2CH_MCLK	下拉	串联22ohm电阻	I2S2系统时钟输出 无PCM功能复用,可作为普通GPIO用途	
I2S2_2CH_SCLK	T .	# TV-00 1 + FF	I2S2位时钟	
PCM_CLK	下拉	串联22ohm电阻	PCM时钟	
I2S2_2CH_LRCK	T+L	中平00-1	I2S2帧时钟,用于声道选择时钟	
PCM_SYNC	下拉	串联22ohm电阻	PCM数据帧同步	
I2S2_2CH_SD0	Th	H TV 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	12S2数据输出通道	
PCM_OUT	下拉	串联22ohm电阻	PCM数据输出	
12S2_2CH_SDI	T .	HT 17/00 1 1 1/1	I2S2数据输入通道	
PCM_IN	下拉	串联22ohm电阻	PCM数据输入	

表 2-14 RK3326 I2S2接口设计

RK3326提供一组PDM数字音频接口,最多支持8路PDM格式音频输入,最高采样率至192kHz,比特率从16bits到32bits。

为配合RK809-1实现音频回采输入,该处I0复用情况比较零活,需注意避免同一信号在不同复用位置的重复使用。

当使用PDM MIC作为语音采集时,为简化软件对音频录音数据的处理,回采也建议一致地使用PDM 接口。这样对于常见应用涉及的2-6个PDM MIC录音加上1-2路回采通道的情况,仅由一个完整的4-8通道录音音频即可完成输入,软件无需进行额外的拼接处理。

若需要连接8通道PDM MIC输入,那么只能使用I2S接口作为回采通道的捕捉,软件需进行额外的音频拼接处理以满足算法对数据同步性的要求。








表 2-15 RK3326 PDM接口设计

信号	内部上下拉	连接方式	描述(芯片端)
PDM_CLKO_MO	下拉	串联22ohm电阻	PDM时钟0,复用位置0 该CLK默认未使用
PDM_CLKO_M1	下拉	串联22ohm电阻	PDM时钟0,复用位置1 该处复用默认连接RK809-1,用于音频回采
PDM_CLK1	下拉	串联22ohm电阻	PDM时钟1,与时钟0同源 该CLK默认用于驱动PDM MIC
PDM_SDIO_MO	下拉	串联22ohm电阻	PDM数据输入通道0,复用位置0 该SDI默认未使用
PDM_SDIO_M1	下拉	串联22ohm电阻	PDM数据输入通道0,复用位置1 该处复用默认连接RK809-1,用于音频回采
PDM_SDI1	下拉	串联22ohm电阻	PDM数据输入通道1
PDM_SDI2	下拉	串联22ohm电阻	PDM数据输入通道2
PDM_SDI3	下拉	串联22ohm电阻	PDM数据输入通道3

RK3326提供一组TDM数字音频接口,支持master或slave模式,最多8路TDM格式音频输出与8路TDM格式音频输入,最高采样率至192kHz,比特率从16bits到32bits。



表 2-16 RK3326 TDM接口设计

X 2 TO INTOCASO TEMPORAL KA					
信号	内部上下拉	连接方式	描述(芯片端)		
TDM_SCLK	下拉	串联22ohm电阻	TDM位时钟		



TDM_FSYNC	下拉	串联22ohm电阻	TDM帧时钟
TDM_SDO	下拉	串联22ohm电阻	TDM串行数据输出通道
TDM_SDI	下拉	串联22ohm电阻	TDM串行数据输入通道

• 2.3.3.4 Codec

RK817-1/RK809-1自带Codec, 通过I2S接口与RK3326连接。





图 2-39 RK817-1 Codec电路





Codec输出的HPSNS作为内部Offset参考,需要与GND连接,在耳机座子处与GND相连,减小与耳机GND间的电平差,走线时在HPR/HPL中间伴随走线,避免受其他信号干扰。如果Codec的GND与耳机GND在同一完整GND平面上,器件布局靠近,则可以直接连到GND平面。





图 2-41 RK3326 Headphone电路

Codec內置Mono免滤波喇叭驱动电路,可提供1.3W@8ohm的驱动能力,满足对小功率单声道的应用场景,可省额外的外部功放成本。当使用该内置功放时,建议的回采电路如下,经过分压、滤波后输出差分回采信号到RK809-1的音频ADC接口,由RK809-1完成A/D转换后经PDM/I2S接口穿回RK3326。

此处RK809-1默认设置为PDM接口与RK3326通讯,是基于使用PDM MIC情况下的考虑,在PDM接口部分已有描述。





若Codec內置Mono喇叭驱动电路无法满足对驱动能力的要求,可外挂独立的模拟/数字功放,其回采同样可参考上述电路,需要注意的是应结合独立功放的输出电平调整Ra\Rb的电阻值,使得A/B两点处测得的最大电平不大于ADC的输入限值,根据调试情况建议小于500mV。

图 2-43 RK3326 回采路径示意

对于Stereo立体声的需求,RK809-1的ADC需配置为两路单端输入以满足两路回采的需求,出于不同类型功放兼容性的考虑,回采采集点放置于LINEOUT端;此处可结合算法需求作调整,也可以使用外置ADC进行回采采集;






图 2-44 RK3326 立体声回采

2.3.3.5 MIC

MIC电路如图3-64,请根据驻极体麦克风规格,选择合适的分压电阻R7105、R7106; 如果使用的是模拟接口的MEMS MIC, 请参考具体的推荐设计电路; 如果使用的是数字接口的MEMS MIC,如图3-65,可直接连接到RK3326的I2S0上。

Microphone




图 2-45 RK3326 MIC电路

2.3.3.6 MIC for AI-VA

结合主流场景和成本方面考虑,AI-VA提供两种麦克风参考电路: PDM MIC方案和ADC输入的模拟MIC 方案, 详见RK3326 AI VA MIC REF V11 20180718。除麦克风电路外, 还提供了RGB LED灯驱动电路、 ADC按键电路的参考示意。其框图如下:



PDM MIC Block Diagram




图 2-46 RK3326 PDM MIC方案框图



Analog MIC Block Diagram I2S Interface




图 2-47 RK3326 Analog MIC方案框图

PDM MIC方案的电路十分简洁,只需一根CLK输出驱动MIC、一根DATA接收数据即可完成通讯。电路如下,PDM 接口可以挂接两个麦克风,共享时钟和数据线,分别在CLK的两个沿变送出数据,layout上需要注意LR配置和MIC声道的对应关系,避免排布与定义顺序颠倒。RK3326的PDM寄存器中有极性配置bit,可对LR极性进行倒置。

PDM MIC驱动较多的MIC,走线上以菊花链(Daisy Chain)拓扑连接,尽量缩短每个节点的分支,同时在走线、排线上对信号进行两边包地处理。






图 2-48 RK3326 PDM MIC电路

AI-VA产品形态中MIC通常是位于独立的MIC板上,暴露于机壳进音孔的下方,因此需在尽可能靠近MIC的位置添加静电防护措施,如放置ESD防护器件、串接电阻等。




图 2-49 RK3326 PDM ESD-1



图 2-50 RK3326 PDM ESD-2







图 2-51 RK3326 PDM ESD-3

对于ADC输入的模拟MIC方案,需将ADC放置于靠近模拟MIC的地方、尽早将模拟信号转换为数字信号进行传输,以提高整个输入路径的抗干扰能力。

在多麦应用中,可能同时外挂多个ADC,需要注意I2S CLK的走线需以菊花链(Daisy Chain)拓扑连接,尽量缩短每个节点的分支,同时在走线、排线上对信号(特别是CLK)进行两边包地处理。

对于模拟麦的静电防护,也可使用靠近MIC放置ESD器件或信号线串接电阻的方式。



2.3.4 视频电路

RK3326芯片内置了视频控制器,支持RGB/LVDS/MIPI DSI三种视频输出模式。






图 2-53 RK3326 视频输出接口

2.3.4.1 LVDS/MIPI模式

LVDS/MIPI使用同一个控制器,与RGB的部分管脚复用。使用LVDS/MIPI输出的时候,软件需配置对 应的输出模式。




图 2-54 RK3326 LVDS/MIPI接口

设计中请注意:

LVDS控制器参考电阻R1721请选用1%精度的电阻,该电阻会影响眼图信号质量; MIPI/RGB模式 下不需要此电阻;




图 2-55 RK3326 LVDS控制器参考电阻

为避免浪涌对芯片造成的损伤,LVDS/MIPI控制器的1.0V/1.8V电源需要串联1ohm电阻; RGB模 式下,三组电源可以不供电;



图 2-56 RK3326 视频输出接口

为提高LVDS/MIPI性能,控制器电源的去耦电容请靠近管脚放置;

2.3.4.2 RGB模式



图 2-57 RK3326 MIPI DSI0模块

使用RGB888 24bit屏的时候,信号的对应关系如下:

Correspondence between LCDC DATA and RGB				
LCDC_D0	В0	LCDC D12	G4	
LCDC_D1	B1	LCDC_D13	G5	
LCDC_D2	В2	LCDC_D14	G6	
LCDC_D3	В3	LCDC_D15	G7	
LCDC_D4	В4	LCDC_D16	R0	
LCDC_D5	В5	LCDC_D17	R1	
LCDC_D6	В6	LCDC_D18	R2	
LCDC_D7	В7	LCDC_D19	R3	
LCDC_D8	G0	LCDC_D20	R4	
LCDC_D9	G1	LCDC_D21	R5	
LCDC_D10	G2	LCDC_D22	R6	
LCDC_D11	G3	LCDC_D23	R7	

图 2-58 RK3326 24bit连接方式



■ 使用RGB666 18bit屏的时候,只需要连接LCDC DO-D17数据信号,对应关系如下:

Correspondence between LCDC DATA and RGB				
LCDC_D0	B2	LCDC_D9	G5	
LCDC_D1	B3	LCDC_D10	G6	
LCDC_D2	B4	LCDC_D11	G7	
LCDC_D3	B5	LCDC_D12	R2	
LCDC_D4	В6	LCDC_D13	R3	
LCDC_D5	B7	LCDC_D14	R4	
LCDC_D6	G2	LCDC_D15	R5	
LCDC_D7	G3	LCDC_D16	R6	
LCDC_D8	G4	LCDC_D17	R7	

图 2-59 RK3326 18bit连接方式

■ 包括LCDC_D5/D8/D10等信号在内的十根RGB信号,有M0和M1两个复用关系,可以自由配置。但 是在实际产品设计中,建议使用M1的管脚。因为从芯片扇出图上看,这部分管脚在芯片边缘, 不管是双面板还是四层板,都方便走线。

```
B16
                            LVDS/MIPI TX D0N/LCDC D11 M
                                                            B17
                              LVDS/MIPI TX D0P/LCDC D8 M1
                                                            B15
                              LVDS/MIPI TX D1N/LCDC D1 M1
                                                            A16
                             LVDS/MIPI TX D1P/LCDC D10 M1
                                                           B14
                            LVDS/MIPI_TX_CLKN/LCDC_D4 M1
                                                           A14
                            LVDS/MIPI TX CLKP/LCDC D3 M1
                                                           C13
                          LVDS/MIPI_TX_D2N/LCDC_VSYNC_M1
                                                           B13
                              LVDS/MIPT TX_D2P/LCDC_D5 M1
                                                           B12
                          LVDS/MIPI TX D3N/LCDC HSYNC M1
                                                           A12
                            LVDS/MIPI TX D3P/LCDC DEN MA
                                                           D19
                                     LCDC_CLK/GPIO3_A0_d
                                                            E13
       UART5 RXD/I2S2 2CH MCLK/LCDC HSYNC MQ/GPIO3 A1 d
                                                           F13
       UART5_TXD/I2S2_2CH_SCLK/LCDC_VSYNC_M0/GPIO3_A2_d
                                                           E14
UART5 CTS/I2S2 2CH LRCK/CIF D2 M1/LCDC DEN M0/GPIO3 A3 d
                                                            C15
                                       LCDC D0/GPIO3 A4 d
                                                            E15
   UART5_RTS/I2S2_2CH_SDI/CIF_D3_M1/LCDC_D1_M0/GPIO3_A5_d
                                                            C14
                                       LCDC D2/GPIO3 A6 d
                                                           E16
            I2S2_2CH_SDO/CIF_D4_M1/LCDC_D3_M0/GPIO3_A7_d
                                                            E17
            I2S0_8CH_SDI3/CIF_D5_M1/LCDC_D4_M0/GPIO3_B0_d
                                                            F17
   SPI1 CSN0/I2S0 8CH SDI2/CIF D6 M1/LCDC D5 M0/GPIO3 B1 d
                                                            B18
                             SPI1_CSN1/LCDC_D6/GPIO3_B2_d
                                                            C17
                          12S0 8CH SDI1/LCDC D7/GPIO3 B3 d
                                                           F18
SPI1_MOSI/I2S0_8CH_SCLKRX/CIF_D7_M1/LCDC_D8_M0/GPIO3_B4_d
                                                            C16
                      12S0_8CH_LRCKRX/LCDC_D9/GPIO3_B5_d
                                                            G18
 SPI1 MISO/I2S0 8CH SDO3/CIF D8 M1/LCDC D10 M0/GPIO3 B6 d
                                                            G17
  SPIT_CLK/I2S0_8CH_SDO2/CIF_D9_M1/LCDC_D11_M0/GPIO3_B7
                                                            A20
                图 2-60 RK3326 LCDC MO&M1复用管脚
```







图 2-61 RK3326 LCDC M1管脚扇出

2.3.5 摄像头电路

- 2.3.5.1 USB CAMERA

 USB CAMERA请参考小节2.3.2 中USB的设计方法。
- 2.3.5.2 MIPI CSI RK3326有一组MIPI-CSI输入,内置ISP处理器。





Note: All the Power filter capacitors should be placed close to the power pins of RK3326

图 2-62 RK3326 MIPI-CSI模块

设计中请注意:

■ 控制器参考电阻R1600请选用1%精度的电阻,该电阻会影响眼图信号质量;



■ 为避免浪涌对芯片造成的损伤,MIPI-CSI控制器的电源需要串联1ohm电阻;




■ 为提高MIPI-CSI性能,控制器电源的去耦电容请靠近管脚放置;

2.3.5.3 CIF CAMERA

CIF接口电源域为VCCI03供电,实际产品设计中,需要根据产品Camera的实际I0供电要求(1.8V or 2.8V),选择对应的供电,同时I2C上拉电平必须与其保持一致,否则会造成Camera工作异常或无法工作。





Note: All the Power filter capacitors should be placed close to the power pins of RK3326

图 2-65 RK3326 CIF模块

2.3.6 ADC电路

RK3326芯片采用SARADC的ADC_IN1做为键值输入采样口,并复用为RECOVER模式(不需要更新LOADER),如图。在系统已经烧录固件的前提下,系统启动时拉低ADKEY_IN,将ADC_IN1保持为0V电平,则RK3326进入Rockusb烧写模式。当PC识别到USB设备时,松开按键使ADC_IN1恢复为高电平(1.8V),即可进行固件烧写。RK3326上,SARADC采样范围为0-1.8V,采样精度为10bits。按键阵列采用并联型,可以通过增减按键并调整分压电阻比例来调整输入键值,实现多键输入以满足客户产品需求。设计中建议任意两个按键键值必须大于+/-35,即中心电压差必须大于123mV。





图 2-66 RK3326 SAR-ADC模块

2.3.7 SDIO/UART电路

RK3326支持SDIO 3.0接口的WIFI/BT模组,如图3-67所示。采用SDIO、UART接口的WIFI/BT模组时,需要注意RK3326 SDIO、UART控制器的供电必须与模组的IO电平保持一致。





Note: All the Power filter capacitors should be placed close to the power pins of RK3326

图 2-67 RK3326 SDIO/UART模块

• 2.3.7.1 SDIO

SDI0接口上下拉和匹配设计推荐如表2-17所示。

表 2-17 RK3326 SDI0接口设计

	W = 1. 144001 0210(A) (A)			
信号	内部上下拉	连接方式	描述(芯片端)	
SDIO_DQn[0:3]	上拉	串联22ohm电阻 走线较短时可删除	SDIO数据发送/接收	
SDIO_CLK	下拉	串联22ohm电阻	SDI0时钟发送	
SDIO_CMD	下拉	串联22ohm电阻 走线较短时可删除	SDIO命令发送/接收	

2.3.7.2 UART

UART接口上下拉和匹配设计推荐如表2-18所示。


表 2-18 RK3326 UART接口设计

表 1 To line of the 大人			
信号	内部上下拉	连接方式	描述(芯片端)
UART1_RX	上拉	直连	UART1数据输入
UART1_TX	上拉	直连	UART1数据输出
UART1_CTSn	上拉	直连	UART1允许发送信号
UART1_RTSn	上拉	直连	UART1请求发送信号

2.3.8 UART Debug电路

RK3326的Debug UART2与SDMMC接口复用在一起,当需要调试时,可以外接UART转USB转接小板进行调试。





端口号请选择PC连接开发板的端口号,波特率选择1.5M,流控RTS/CTS不需勾选。如果PC端内置的DB-9端口不支持高速率模式,请使用USB转串口的方式。




图 2-69 RK3326 串口配置



3 热设计建议

3.1 热仿真结果

针对RK3326 TFBGA395L的封装,基于EVB的4层板PCB和JEDEC标准的PCB采用有限元建模法(Finite Element Modeling,FEM),可以得出热阻的仿真报告。该报告基于JEDEC JESD51-2标准给出,应用时的系统设计及环境可能与JEDEC JESD51-2标准不同,需要根据应用条件做出分析。



注意

热阻是在PCB没有散热片条件下的参考值,具体温度跟单板的设计、大小、厚度、材质以及其他物理因素有关系。

3.1.1 结果概要

热阻仿真结果如下:

表 3-1 RK3326 热阻仿真报告结果

Package (EHS-FCBGA)	Power (W)	$ heta_{JA}(^{\circ}\mathbb{C}/W)$	$\theta_{JB}(^{\circ}\mathbb{C}/W)$	$\theta_{JC}(^{\circ}\mathbb{C}/W)$
EVB PCB		25. 4	NA	7.8

3.1.2 PCB描述

热阻仿真用的PCB结构如下表:

表 3-2 RK3326 热阻仿真的PCB结构

	PCB Dimension (L x W)	173. 1 x 159. 4mm
EVB PCB	PCB Thickness	1.6mm
	Number of Cu Layer	4-layers

3.1.3 术语解释


本章中的的术语解释如下:

- T_J: The maximum junction temperature;
- TA: The ambient or environment temperature;
- Tc: The maximum compound surface temperature;
- TB: The maximum surface temperature of PCB bottom;
- P: Total input power

The thermal parameter can be define as following

1. Junction to ambient thermal resistance, θ_{JA} , defined as:

$$\theta_{JA} = \frac{T_J - T_A}{P}$$
;



Thermal Dissipation of EHS-FCBGA

图 3-1 θ JA的定义



2. Junction to case thermal resistance, θ_{JC} , defined as:

$$\theta_{JC} = \frac{T_{J} - T_{C}}{P}$$
; (2)

Attach a block with constant temperature onto package.

图 3-2 θ JC的定义




图 3-3 θ JB的定义

3.2 芯片内部热控制方式

3.2.1 温度控制策略

在Linux内核中,定义一套温控框架linux Generic Thermal System Drivers,它可以通过不同的策略控制系统的温度,目前常用的有以下三种策略:

- Power_allocator:引入PID(比例-积分-微分)控制,根据当前温度,动态给各模块分配power, 并将power转换为频率,从而达到根据温度限制频率的效果。
- Step wise: 根据当前温度,逐级限制频率;
- Userspace: 不限制频率。

RK3326芯片内部有T-sensor检测片内温度,默认使用Power_allocator的策略,工作状态分以下几种情况:

- 当温度超过设定的温度值:
 - 温度趋势上升,开始降频;
 - 温度趋势下降,开始升频;
- 当温度下降到设定的温度值:
 - 温度趋势上升,频率不变;
 - 温度趋势下降,开始升频;
- 当频率升到最高时,温度还是在设定值以下,CPU频率不再受thermal控制,CPU频率变成系统负载调频.
- 在降频后芯片依旧过温(比如散热不良)超过95度时软件会触发重启;当deadlock或其他引起重 启不了,导致芯片超过100度,则会触发芯片内部的otp_out给PMIC直接关机。具体行为动作请参



考小节2.2.5.1。



注意

温度趋势是通过采集到的前后两个温度做对比得出的。设备温度未超过阀值时,每1秒采集一次温度; 当设备温度超过阀值时,每20ms采集一次温度并限制频率。

3.2.2 温度控制配置

RK3326 SDK中可以针对CPU和GPU分别提供温控策略,具体配置请参考我司《Rockchip thermal 开发指南》。

57



4 ESD/EMI防护设计

4.1 概述

本章对于RK3326产品设计中的ESD/EMI防护设计给出了建议,帮助客户更好的提高产品的抗静电、抗电磁干扰水平。

4.2 术语解释

本章中的术语解释如下:

- Electro-Static discharge (ESD): 静电释放;
- Electromagnetic Interference (EMI): 电磁干扰,包括传导干扰和辐射干扰两部分;

4.3 ESD 防护

- 保证合理的模具设计;端口和插接件需预留抗ESD器件;
- 在PCB布局时做好敏感器件的保护,隔离;
- 布局时尽量将RK3326芯片及核心部件放在PCB中间,不能放在PCB中间的需要保证屏蔽罩离板边至少2MM以上的距离,且要保证屏蔽罩能够可靠接地:
- 应该按功能模块及信号流向来布局PCB,各个敏感部分相互独立,对容易产生干扰的部分最好能隔离:
- 要求合理摆放应对ESD器件,一般要求摆在源头,即ESD器件摆放在接口处或静电释放处;
- 元件布局远离板边且距插接件有一定距离;
- PCB表面一定要有良好的GND回路,各接插件在表层都要有较好的GND连接回路。有加屏蔽罩的应尽量跟表层地相连,并在屏蔽罩焊接处多打地孔接地。要做到这一点,就要求各个连接座部分在表层不要走线,也不要出现大范围切断表层铜皮的走线;
- 表层板边不走线且多打地孔;
- 必要时要做好信号跟地之间的隔离;
- 多露铜,以便加强静电释放效果,或者便于增加加泡棉等补救措施;

4.4 EMI 防护

- 电磁干扰三要素:干扰源、耦合通道及敏感设备。我们不能处理敏感设备,所以处理EMI就只能从 干扰源跟耦合通道入手了。解决EMI问题,最好的方式就是消除干扰源,消除不了的就想办法切断 耦合通道或者避免天线效应;
- PCB上干扰源一般很难完全消除,可以通过滤波、接地、平衡、阻抗控制,改善信号质量(如端接)等方法来应对。各种方法一般会综合运用,但良好的接地是最基本的要求;
- 常用应对EMI材料有屏蔽罩,专用滤波器,电阻,电容,电感,磁珠,共模电感/磁环,吸波材料, 展频器件等;
- 滤波器选择原则: 若负载(接收器)为高阻抗(一般的单端信号接口都是高阻抗,比如SDIO, RBG, CIF等),则选择容性滤波器件并入线路;若负载(接收器)为低阻抗(比如电源输出接口),则选择感性滤波器件串入线路。使用滤波器件后不能使信号质量超出其SI许可范围。差分接口一般使用共模电感来抑制EMI;
- PCB上屏蔽措施需良好接地,不然可能会引起辐射泄露或者屏蔽措施形成了天线效应,连接器的屏蔽需符合相关技术标准;
- RK3326展频的能分模块使用。展频的程度需根据相关部分对信号的要求而定。具体措施见RK3326 展频说明;
- EMI跟ESD对LAYOUT的要求有高度一致性,前述ESD的LAYOUT要求,大部分适用于EMI防护。另外增加下面的要求;
 - 尽量保证信号完整性;
 - 差分线要做好等长及紧密耦合,保证差分信号的对称性,以尽量减少差分信号的错位跟时钟, 避免转化成引起EMI问题的共模信号;
 - 有插件电解电容等带金属壳器件的元件,应避免耦合干扰信号从而辐射。也要避免器件的干扰信号从壳体耦合到其他信号线;



5 焊接工艺

5.1 概述

RK3326芯片为ROHS指令认证产品,即均是Lead-free产品。本章规范了客户端在用RK3326芯片SMT时各个时间段温度的基本设置,主要介绍客户在使用RK3326芯片回流焊时的工艺控制:主要是无铅工艺和混合工艺两类。

5.2 术语解释

本章中的术语解释如下:

- Lead-free: 无铅工艺;
- Pb-free: 无铅工艺,所有器件(主板、所有IC、电阻电容等)均为无铅器件,并使用无铅锡膏的纯无铅工艺:
- Reflow profile: 回流焊;
- Restriction of Hazardous Substances (ROHS): 关于限制在电子电器设备中使用某些有害成分的指令:
- Surface Mount Technology (SMT): 表面贴装技术;
- Sn-Pb: 锡铅混合工艺,指使用有铅锡膏和既有无铅BGA也有有铅IC的混合焊接工艺;

5.3 回流焊要求

5.3.1 焊膏成分要求

Solder 合金与f1ux 比重为90%: 10%; 体积比为: 50%: 50%,锡膏冷藏温度 $2^{\sim}10$ ℃,使用前应常温下回温,回温时间 $3^{\sim}4$ 小时并做好时间记录。

刷板前锡膏需要搅拌, 手工搅拌3~5分钟或机械搅拌3分钟, 搅拌后呈自然垂流状。

5.3.2 SMT曲线

由于RK3326芯片均采用环保材料,建议使用Pb-Free工艺。下图回流焊曲线仅为JEDEC J-STD-020D工艺要求推荐值,客户端需根据实际生产情况进行调整。

Profile Feature	Sn-Pb Eutectic Assembly	Pb-Free Assembly
Preheat & Soak		
Temperature min (T _{smin}) Temperature max (T _{smax}) Time (T _{smin} to T _{smax}) (t _s)	100 °C 150 °C 60-120 seconds	150 °C 200 °C 60-120 seconds
Average ramp-up rate (T _{smax} to T _p)	3 °C/second max.	3 °C/second max.
Liquidous temperature (T _L) Time at liquidous (t _L)	183 °C 60-150 seconds	217 °C 60-150 seconds
Peak package body temperature (T _p)*	See classification temp in Table 4.1	See classification temp in Table 4.2
Time (t _p)** within 5 °C of the specified classification temperature (T _c)	20** seconds	30** seconds
Average ramp-down rate (T _p to T _{smax})	6 °C/second max.	6 °C/second max.
Time 25 °C to peak temperature	6 minutes max.	8 minutes max.

^{*} Tolerance for peak profile temperature (Tp) is defined as a supplier minimum and a user maximum.

图 5-1 回流焊曲线分类

Package Thickness	Volume mm ³ <350	Volume mm ³ 350 - 2000	Volume mm ³ >2000
<1.6 mm	260 °C	260 °C	260 °C
1.6 mm - 2.5 mm	260 °C	250 °C	245 °C
>2.5 mm	250 °C	245 °C	245 °C

图 5-2 无铅工艺器件封装体耐热标准

^{**} Tolerance for time at peak profile temperature (tp) is defined as a supplier minimum and a user maximum.






图 5-3 无铅回流焊接工艺曲线

5.3.3 SMT建议曲线

我司建议的SMT曲线如图7-4所示:

Step 1 Board Preheat	Step 2 Soak Time	Step 3 Peak Reflow & Time Above 220 °C	Step 4 Cool Down Substrate MAX Temperature ≤260°C Die Peak Temperature ≤300°C	
Start with solder joint temp ≤ 40°C	After nozzle is lowered prior to peak reflow (Soak Time: Paste dependant; consult paste manufacturer)	Solder Joint Temp 230 – 250°C Above ≥217°C 60 – 90 sec Max delta-t of solder joint temperature at peak reflow ≤10°C		
Rising Ramp Rate 0.5 – 2.5° C/ Sec.	Solder Joint Temp: 200 to 220°C		Cooling Ramp Rate -0.5 to – 2.0°C/sec	
Board Preheat Solder Joint Temp: 125 – 150°C	Critical Ramp Rate (205 to 215°C): 0.35 – 0.75°C/sec,	Peak Temp Range, and Time Above ≥217°C spec's met.	PCB land/pad temperature needs to be at 100 – 130°C ±5°C when removing board from rework machine bottom heater at end of component removal operation or ≤80°C when using stand alone PCB Pre-Heater for PCB land/pad site dress operation.	
Preheat with bottom heater, before nozzle is lowered	Nozzle has lowered to reflow component	Nozzle is down during peak reflow	Nozzle raises to home position when solder joint reaches peak temp range	

图 5-4 无铅回流焊接工艺建议曲线参数



6 包装和存放条件

6.1 概述

规定了RK3326的存放和使用规范,以确保产品的安全和正确使用。

6.2 术语解释

本章中的术语解释如下:

- Desiccant: 干燥剂,用于吸附潮气的一种材料;
- Floor life:产品允许暴露在环境中的最长时间,从在拆开防潮包装到回流焊之前;
- Humidity Indicator Card(HIC): 湿度指示卡;
- Moisture Sensitivity Level(MSL): 潮敏等级;
- Moisture Barrier Bag(MBB): 防潮包装袋;
- Rebake: 重新烘烤;
- Solder Reflow: 回流焊;
- Shell Life: 存储期限;
- Storage environment: 存放环境;

6.3 防潮包装

产品的干燥真空包装材料如下:

- 干燥剂;
- 六点湿度卡;
- 防潮带,铝箔,银色不透明,带有湿敏等级的标识;



图 6-1 芯片干燥真空包装






图 6-2 六点湿度卡

6.4 产品存放

6.4.1 存放环境

产品真空包装存放,在温度≤40℃且相对湿度<90%时,保存期限可达12个月。

6.4.2 暴露时间

在环境条件 < 30℃和湿度60%下,请参照如下表6-1。

RK3326芯片MSL等级为3,对湿度非常敏感。如果拆包装后没有及时使用,且长时间放置后未烘烤贴片,会大概率出现芯片失效。

次 0 1 次四-11小2 m次(mon)						
MSL等级	暴露时间					
	工厂环境条件: ≦30 ℃ /60 %RH					
1	Unlimited at ≤300 ℃/85 %RH					
2	1年					
2a	4周					
3	168小时					
4	72小时					
5	48小时					
5a	24小时					
6	Mandatory baky before use, must be reflowed within the time limit specified on the					
	lable.					

表 6-1 暴露时间参照表 (MSL)

6.5 潮敏产品使用

RK3326芯片在包装袋被打开后,芯片回流焊前必须符合如下条件:

- 连续或累计暴露时间在168小时内,且工厂环境为≤30℃/60% RH;
- 保存在 < 10% RH环境下的;

在下述情况下,芯片必须进行烘烤去除内部湿气,以避免回流焊时产生分层或爆米花问题:

- 湿度指示卡在23±5℃时,>10%的点已变色。(颜色变化请参考湿度指示卡标示);
- 未符合2a或2b的规范;

芯片重新烘烤的时间请参考如下表6-2所示:

表 6-2 RK3326 Re-bake参考表

_								
		MSL	High Temp H	Bake @125℃	Medium Temp	Bake @90℃	Low Temp B	8ake @40°C
	Package Body		+10/	-0°C	+8/-	-0°C	+5/-	-0℃
			Exceeding	Exceeding	Exceeding	Exceeding	Exceeding	Exceeding
	Dody		Floor Life	Floor Life	Floor Life	Floor Life	Floor Life	Floor
			by > 72h	by ≤ 72h	by > 72h	by ≤ 72h	by > 72h	Life by



							≤ 72h
Thickness ≤1.4mm	3	9 hours	7 hours	33 hours	23 hours	13 days	9 days



注意

此表中显示的均是受潮后,必须的最小的烘烤时间。 重新烘烤优先选择低温烘烤。