# Sha-256

# Progetto d'esame e attività progettuale per il corso di Sistemi Digitali M

### Arsal-Hanif Livoroi

#### 16 febbraio 2022

# 1 Introduzione

Questo progetto ha lo scopo di implementare l'algoritmo SHA-256 per PYNQ-Z2, ed adattarlo per trovare l'hash di file di grosse dimensioni.

L'obiettivo finale invece è didattico, cioè apprendere gli strumenti di sviluppo e le tecniche più diffuse in ambito FPGA. Infatti ho scelto questo progetto per le seguenti ragioni:

- PYNQ, il cui sistema operativo è basato su Linux, e quindi da la possibilità di gestire il file system in maniera più agevole rispetto alle altre board, nelle quali la procedura di installazione di un sistema operativo è più complessa. Questo induce a cercare di utilizzare metodi complessi per la gestione di file. Ho trovato diversi articoli che cercano di creare un file system direttamente su bare metal, ma sono soluzioni complesse da adottare e servirebbe uno studio specifico ed approfondito.
- SHA-256 è alla base del mining di diverse criptovalute e quindi esistono molte versioni con cui potersi
  confrontare, anche se questo progetto ha uno scopo finale differente poiché prevede di elaborare un messaggio
  unico molto lungo, invece che molti messaggi brevi.
- è possibile gestire i messaggi in ingresso come un flusso di dati, quindi c'è la possibilità di utilizzare gli stream e la direttiva dataflow. Questi strumenti sono molto utilizzati in ambito di Computer Vision ed affini, o in generale in ogni ambito che preveda un flusso di informazioni in ingresso/uscita. Quindi sono strumenti che si addicono ad un vasto uso applicativo.

### 1.1 SHA-256

SHA-256 è una funzione crittografica di hash, e come ogni algoritmo della stessa famiglia produce un digest (o hash) di lunghezza fissa, in questo caso 256 bit, partendo da un messaggio di lunghezza variabile.

Di seguito è riportata il semplice pseudo-codice dell'algoritmo, preso direttamente da Wikipedia, ma facendo le dovute verifiche confrontandolo con fonti più affidabili per determinarne la correttezza.

```
Note: All variables are unsigned 32 bits and wrap modulo 232 when calculating

Initialize variables
(first 32 bits of the fractional parts of the square roots of the first 8 primes 2..19):

5 h0 := 0x6a09e667
h1 := 0xbb67ae85
h2 := 0x3c6ef372
8 h3 := 0xa54ff53a
9 h4 := 0x510e527f
10 h5 := 0x9b05688c
11 h6 := 0x1f83d9ab
12 h7 := 0x5be0cd19
```

```
14 Initialize table of round constants
 _{15} (first 32 bits of the fractional parts of the cube roots of the first 64 primes 2..311):
16 k [0..63] :=
                          0x428a2f98 \;,\; 0x71374491 \;,\; 0xb5c0fbcf \;,\; 0xe9b5dba5 \;,\; 0x3956c25b \;,\; 0x59f111f1 \;,\; 0x923f82a4 \;,\; 0xab1c5ed5 \;,\; 0x59f111f1 \;,\; 0x95660a5 \;,\; 0x59660a5 \;,\; 0x59600a5 \;,\; 0x59600a5 \;,\; 0x59600a5 \;,\; 0x59600a5 \;,\; 0x59600a5 \;,\; 0x59600a5 \;,\; 0x5
                         Oxd807aa98, Ox12835b01, Ox243185be, Ox550c7dc3, Ox72be5d74, Ox80deb1fe, Ox9bdc06a7, Oxc19bf174, Oxe49b69c1, Oxefbe4786, Ox0fc19dc6, Ox240ca1cc, Ox2de92c6f, Ox4a7484aa, Ox5cb0a9dc, Ox76f988da, Ox983e5152, Oxa831c66d, Oxb00327c8, Oxbf597fc7, Oxc6e00bf3, Oxd5a79147, Ox06ca6351, Ox14292967,
18
 19
20
                          0 \times 27 \\ b \\ 70 \\ a \\ 85 \;,\;\; 0 \times 26 \\ 15 \\ 21 \\ 38 \;,\;\; 0 \times 4 \\ d \\ 2c \\ 6d \\ fc \;,\;\; 0 \times 53380 \\ d \\ 13 \;,\;\; 0 \times 650 \\ a \\ 7354 \;,\;\; 0 \times 766 \\ a \\ 0 \\ a \\ b \;,\;\; 0 \times 81 \\ c \\ 2c \\ 92 \\ e \;,\;\; 0 \times 92722 \\ c \\ 85 \;,\;\; 0 \times 9272 \\ c \\ 85 \;,\;\; 0 \times 92722 \\ c \\ 85 \;,\;\; 0 \times 9272 \\ c \times 9272 \\ 
21
                          0 \\ \text{xa2bfe8a1} \;, \; 0 \\ \text{xa81a664b} \;, \; 0 \\ \text{xc24b8b70} \;, \; 0 \\ \text{xc76c51a3} \;, \; 0 \\ \text{xd192e819} \;, \; 0 \\ \text{xd6990624} \;, \; 0 \\ \text{xf40e3585} \;, \; 0 \\ \text{x106aa070} \;, 
 22
                         0x19a4c116, 0x1e376c08, 0x2748774c, 0x34b0bcb5, 0x391c0cb3, 0x4ed8aa4a, 0x5b9cca4f, 0x682e6ff3, 0x748f82ee, 0x78a5636f, 0x84c87814, 0x8cc70208, 0x90befffa, 0xa4506ceb, 0xbef9a3f7, 0xc67178f2
23
25
#Pre-processing:
27 append the bit '1' to the message
28 append k bits '0', where k is the minimum number >= 0 such that the resulting message
                               length (in bits) is congruent to 448 (mod 512)
            append length of message (before pre-processing), in bits, as 64-bit big-endian integer
30
_{\rm 32} #Process the message in successive 512-bit chunks:
33 break message into 512-bit chunks
 34 for each chunk
                               break chunk into sixteen 32-bit big-endian words w[0..15]
35
36
                               #Extend the sixteen 32-bit words into sixty-four 32-bit words:
37
                                for i from 16 to 63
38
                                                  s0 := (w[i-15] rightrotate 7) xor (w[i-15] rightrotate 18) xor (w[i-15] rightshift 3)
39
                                                  s1 := (w[i-2] rightrotate 17) xor (w[i-2] rightrotate 19) xor (w[i-2] rightshift 10)
 40
                                                  w[i] := w[i-16] + s0 + w[i-7] + s1
 41
 42
                              #Initialize hash value for this chunk:
 43
                              a := h0
 44
                              b := h1
45
 46
                               c := h2
                             d := h3
 47
                               e := h4
 48
                             f := h5
 49
                              g := h6
50
                             h := h7
51
52
                               #Main loop:
                               for i from 0 to 63
54
                                                 s0 := (a rightrotate 2) xor (a rightrotate 13) xor (a rightrotate 22)
55
 56
                                                 maj := (a and b) xor (a and c) xor (b and c)
                                                  t2 := s0 + maj
57
                                                  s1 := (e rightrotate 6) xor (e rightrotate 11) xor (e rightrotate 25)
 58
                                                 ch := (e and f) xor ((not e) and g)
59
60
                                                 t1 := h + s1 + ch + k[i] + w[i]
61
                                                h := g
62
                                                 g := f
 63
                                                 f := e
64
                                                 e := d + t1
                                                d := c
66
67
                                                 c := b
68
                                                 b := a
                                                 a := t1 + t2
69
 70
71
                             #Add this chunk's hash to result so far:
                              h0 := h0 + a
 72
                             h1 := h1 + b
 73
 74
                             h2 := h2 + c
                              h3 := h3 + d
                              h4 := h4 + e
 76
  77
                               h5 := h5 + f
                              h6 := h6 + g
 78
                              h7 := h7 + h
 79
#Produce the final hash value (big-endian):
 82 digest = hash = h0 append h1 append h2 append h3 append h4 append h5 append h6 append h7
```




Figura 1: Diagramma dell'archittettura SHA-256 adottata

# 2 Implementazione

Come visto nello pseudocodice, l'algoritmo è abbastanza semplice. Le implementazioni più diffuse seguono sostanzialmente la stessa struttura, infatti consiste nel prendere in ingresso il messaggio, dividerlo in chunk da 64 byte e per ogni chunk eseguire sequenzialmente l'espansione del messaggio e poi la compressione, fino ad arrivare all'ultimo chunk, dove viene eseguito il padding ed un ultima espansione con successiva compressione. L'unica differenza sostanziale che si può notare nelle varie implementazioni è il fatto che il padding viene eseguito solo alla fine all'ultimo blocco.

Le implementazione HLS più diffuse, invece, si limitano a mettere in pipeline i vari loop oppure farne l'unrolling completo o parziale, strategie che non sfruttano il pieno potenziale del FPGA, dato che mentre viene eseguita la compressione il modulo che si occupa dell'espansione è in idle, e se si volesse mantenerlo in funzione dando la direttiva di pipeline all'intera funzione, si dovrebbero usare molte più risorse, ammesso che la compilazione vada a buon fine, data la natura dell'algoritmo, generando errori di "memory dependencies" difficili da correggere.

Invece, le implementazioni VHDL o Verilog più utilizzate nella comunità del minig sono spesso indirizzate alla realizzazione di prototipi per ASIC, sfruttando alcune semplificazioni per fare direttamente lo SHA-256 doppio e sfruttando delle ottimizzazioni note.

### 2.1 Progettoazione IP tramite Vitis HLS

Per progettare l'IP ho utilizzato Vitis HLS 2021.1, in figura 1 ho rappresentato in un diagramma l'idea del algoritmo che ho poi implementato.

I vari container rappresentano i task che vengono creati dal compilatore di Vitis HLS che interpreta la direttiva DATAFLOW, mentre in verde sono rappresentati i vari stream utilizzati per il flusso di dati tra i vari task.

Andando più nel dettaglio, vengono sintetizzati 4 task: Read data; Round data; Compress data; Endian. Quest'ultimo in realtà potrebbe essere implementato anche come semplice funzione che verrà eseguita una sola volta alla fine.

### Read data

- Legge e reindirizza lo stream di input composto da *ap\_axiu*. Come primo valore viene riportato se c'è altro da leggere. In caso affermativo viene letto e reindirizzato il contenuto fino alla ricezione del TLAST e si ripete la verifica. In caso negativo si procede con gli step successive.
- Esegue il padding del messaggio generando nello stream d'uscita la sequenza di byte necessaria a rispettare le specifiche dello SHA-256.

• Gli ultimi 8 byte compongono la lunghezza del messaggio quindi vengono generati nello stream d'uscita del task.

NB: Ogni 64 caratteri viene generato un segnale di done corrispondente a "0" se non ha ancora finito ed "1" al termine. Questo serve a sincronizzare i vari Task.

Questa fase ha un grosso problema, non sono riuscito a trova un modo per abbassare la latenza, questo è dovuto al modo in cui viene letto l'input dall'interfaccia axis. Servirebbe un alto metodo di trasferimento dei caratteri per poter incrementare ulteriormente le prestazioni. Ho provato varie interfacce di input, ma senza alcun successo.

#### Round data

- Ad ogni iterazione del loop più esterno reindirizza il segnale di done al prossimo task finché il segnale non è "1", cioè ogni 64 parole generate
- Crea le prime 16 parole concatenando 4 caratteri alla volta provenienti dagli stream di ingresso, e reindirizzo le parole sullo stream in uscita, inserendole inoltre in uno shift register per il loop successivo.
- Genera in uscita le restanti 48 parole utilizzando lo shift register inizializzato nella fase precedente seguendo le specifiche SHA-256

Questa parte è molto efficiente grazie allo shift register, ma comunque presenta una limitazione di velocità nel primo loop per via della velocità con cui vengono prodotto i caratteri in ingresso dovuto al Task precedente.

Ho provato anche una versione utilizzando un buffer, ma ha prestazioni inferiori ed utilizza più risorse.

Un'altra variante prevede che il concatenamento dei 4 caratteri venga eseguito nel Task precedente, cioè nella fase di lettura dell'input, ma non ci sono differenze rispetto a questa versione in termini di prestazioni e risorse.

Nella versione finale, in uscita, invece di un singolo stream ho adottato una soluzione multicanale, questo per poter utilizzare UNROLL e la versione con Sympy (analizzata più avanti) senza problemi.

### Compress data

- Inizializza lo stato interno del output. (nel diagramma è rappresentato in basso per questioni di comodità, ma è la prima operazione che viene eseguita)
- Ad ogni iterazione del loop più esterno verifica il segnale di done finché il segnale non è *vero*, cioè ogni 64 *parole* generate.
- Ad ogni iterazione copia lo stato interno in un buffer temporaneo che servirà a comprimere 64 parole alla volta modificando il buffer temporaneo. Una volta compresse, il buffer temporaneo verrà sommato allo stato interno, cioè il valore della compressione precedente.
- Una volta concluso, lo stato interno rappresenterà l'hash a cui servirà un ultima elaborazione prima di ottenere il risultato finale

Questo task è il più oneroso di tutti, per questo ho cercato di adottare qualche semplificazione simile all'Unrolling che ha permesso di risparmiare qualche operazione (tramite il CSE ricavato grazie a Sympy).

Per esempio ho utilizzato una semplificazione di fattore 4, per questo tra il Task Round data e il Compress Data ho utilizzato 4 canali, ma si potrebbe fare la stessa cosa con più canali.


In questa fase normalmente si esegue la somma con la costante  $K_i$ , ma ho ritenuto fosse meglio calcolare il valore nel task precedente, per suddividere le operazioni in modo equo.

#### **Endian**

Converte da Little Endian a Big Endian.

Quest'operazione viene eseguita una sola volta, alla fine. Considerando che i dati che si intendono comprimere hanno grosse dimensioni, non serve ridurre la latenza più del necessario.

Possiamo osservare l'andamento dell'algoritmo tramite il Wave Viewer, dove si nota come questa fase sia ininfluente rispetto al resto.





#### Canali stream

Parte essenziale di questo progetto. Gli stream sono strumenti molto potenti, e per gestirgli al meglio è necessario utilizzare i tool forniti dal ambiente di sviluppo. Infatti, l'efficienza dei canali si può studiare dopo aver eseguito la co-simulazione, questo permette di analizzare il congestionamento delle code, permettendo così un bilanciamento adeguato della profondità degli stream e della velocità dei vari Task.

Per esempio se c'è una congestione in scrittura, si può aumentare la profondità del canale. Mentre se c'è un rallentamento in lettura, si può aumentare il numero di canali e/o rendere più veloce il Task che produce il dato.

Un esempio dei tool messi a disposizione da Vitis HLS sono riportati nelle figure sopra.

I canali implementati sono suddivisi in due gruppi la cui struttura è definita nel file sha256.hpp e sono dataChannels e wordChannels.

- dataChannels: Collega il task Read data e Round data per inviare i caratteri senza segno (8 bit) ed è composto da 4 canali di profondità pari a 64 più un canale da un bit per il segnale di done
- wordChannels: Collega il task Round data e Compress data per inviare le parole (32 bit) ed è composto da 4 canali di profondità pari a 8 più un canale da un bit per il segnale di done




Figura 2: Rappresentazione di un iterazione della fase di compressione

# 2.2 Sympy

Libreria Python utile, tra le altre cose, a manipolare simbolicamente le espressioni.

Ho utilizzato questa libreria per cercare di ottimizzare la fase più costosa in termini di tempo e risorse, cioè la compressione. In figura 2 viene rappresentata una delle 64 iterazioni della compressione.

Mentre la funzione *compress*<sub>-</sub>1(), qui sotto, è la sua implementazione.

```
void compress_1(wordChannels &w, uint s[], ap_uint <BIT_WCH > &ch)
  }
2
       uint w0=w.channel[ch++].read();
      uint a=s[0];
      uint b=s[1];
       uint c=s[2];
      uint d=s[3];
       uint e=s[4];
      uint f=s[5];
       uint g=s[6];
      uint h=s[7];
       uint x0=h + w0 + CH(e, f, g) + ep1(e);
      s[7] = g;
13
       s[6]=f;
14
       s[5]=e;
       s[4]=d + x0;
16
       s[3]=c;
17
      s[2]=b;
18
       s[1]=a;
19
      s[0]=x0 + MAJ(a, b, c) + ep0(a);
20
21
```

Per cercare di ottimizzare questa fase ho implementato un generatore di codice C tramite Python, il cui codice è riportato nel file "cse\_sha256.py". Questa tecnica è analoga alla direttiva UNROLL, infatti il numero di semplificazioni corrisponde al unroll factor, ma con la sostanziale differenza che alcune espressioni vengono semplificate tramite la CSE (Common Substitution Expression) evitando alcuni passaggi.

Tramite questa procedura ho generato diversi blocchi che si possono trovare nel file "compress.hpp", ogni funzione ha nel nome il numero di iterazioni che sono state semplificate nel blocco. Per esempio compress.4() rappresenta la semplificazione di 4 iterazioni e per una compressione di 64 iterazioni dovrà essere eseguite 16 volte. Di seguito ho riportato il codice.

```
void compress_4(wordChannels &w, uint s[], ap_uint < BIT_WCH > &ch)
2 {
       uint w0=w.channel[ch++].read();
3
      uint w1=w.channel[ch++].read();
       uint w2=w.channel[ch++].read();
      uint w3=w.channel[ch++].read();
       uint a=s[0];
      uint b=s[1]:
      uint c=s[2];
9
       uint d=s[3];
10
      uint e=s[4];
11
12
       uint f=s[5];
      uint g=s[6];
13
      uint h=s[7];
14
      uint x0=h + w0 + CH(e, f, g) + ep1(e);
15
      uint x1=d + x0;
16
      uint x2=g + w1 + CH(x1, e, f) + ep1(x1);
17
      uint x3=c + x2;
18
19
      uint x4=f + w2 + CH(x3, x1, e) + ep1(x3);
      uint x5=b + x4;
20
21
      uint x6=e + w3 + CH(x5, x3, x1) + ep1(x5);
      uint x7=x0 + MAJ(a, b, c) + ep0(a);
22
      uint x8=x2 + MAJ(x7, a, b) + ep0(x7);
23
      uint x9=x4 + MAJ(x8, x7, a) + ep0(x8);
24
      s[7] = x1;
25
      s[6]=x3;
26
      s[5]=x5;
27
      s[4]=a + x6;
28
29
       s[3] = x7;
       s[2]=x8:
30
31
       s[1]=x9;
       s[0]=x6 + MAJ(x9, x8, x7) + ep0(x9);
32
33
```

Nel file "cse\_sha256.py" si può notare che gli step principali per l'esecuzione della CSE in questo contesto sono:

- Creare un vettore simbolico [A:H] corrispondente allo stato
- Iterare eseguendo le funzioni simboliche per il numero di volte desiderato
- Eseguire la CSE del vettore per ricavare così le operazioni necessarie per la creazione di sub-espressioni.

Aumentando il numero di semplificazioni si può ridurre la frequenza di lavoro mantenendo delle prestazioni simili. Questo è un grosso vantaggio se si dovesse riconvertire quest'architettura per il mining.

Si potrebbe eseguire la semplificazione di tutte e 64 le iterazioni, ma il tempo di calcolo per fare la CSE aumenta esponenzialmente, come riportato nella tabella 1. Sono riuscito ad eseguire al massimo 25 iterazioni. Perciò il valore massimo utilizzabile è 16, poiché i valori ideali sono potenze di 2.

In base al fattore di semplificazione selezionato ho ricavato il numero di canali tra il Task "Round" e "Compress". La tabella 2 rappresenta il numero di LUT ed FF necessari per eseguire le 64 iterazioni, inoltre è riportata la frequenza ideale e il tempo per ottenere un hash di una stringa con meno di 57 caratteri.

Non ho utilizzato fattori di semplificazione superiore al 4 poiché ha un costo in termini di risorse abbastanza elevato

Numero	CSE
Semplificazioni	time [s]
(unroll factor)	
1	0,091662884
2	0,004992247
3	0,003996849
4	0,004997969
5	0,009993792
6	0,010993958
7	0,012992382
8	0,017979622
9	0,019988775
10	0,021996975
11	0,028974771
12	0,032980204
13	0,04697299
14	0,070961475
15	0,144915342
16	0,312820911
17	0,82754159
18	2,09978461
19	5,72773146
20	15,8809120
21	47,63327336
22	129,8626561
23	359,2172771
24	1011,7365338
25	2802,8143937

Tabella 1: Tempo necessario per ricavare le semplificazioni in base al fattore desiderato. Da notare la crescita esponenziale

Numero	Clock	Fmax	T cosim	FF	LUT
Semplificazioni	period [ns]	[MHz]	[ns]		
1	20	80.80	3990	3819	6804
2	10	137.59	2885	5865	8576
2	30	51.41	2045	3925	7772
2	25	57.55	2105	4214	7780
2	20	81.49	2105	4214	7780
4	100	20.93	2045	3820	9309
4	50	33.6	2045	4158	9377
4	25	55.32	2105	4816	9447

Tabella 2: Esempio di valori delle risorse impiegate (FF e LUT), frequenza e tempo impiegato nella cosimulazione in base al numero di semplificazioni usato nella fase di compressione




Figura 3: Diagramma per la generazione del bitstream in Vivado




Figura 4: Semplificazione del diagramma precedente

# 2.3 Driver (PYNQ-Z2)

Utilizzando Vivado ho generato il bitstream ed il file hwh, che verranno poi caricati sul PYNQ per la configurazione dell'FPGA. Il diagramma a blocchi in figura 3 è la rappresentazione dei moduli utilizzati, dove, oltre al IP che ho sintetizzato tramite Vitis HLS, ho utilizzato anche il modulo DMA (Direct Memory Access) per una comunicazione più efficiente tra PS e PL. Una rappresentazione più semplice è riportata in figura 4 dove ho riportato gli elementi più significativi di questa architettura.

Il meccanismo del driver è molto basilare:

- Il file, che si trova sulla microSD, viene letto a blocchi (di dimensione gestibile dalla DRAM del PYNQ) che vengono caricati nella memoria locale utilizzata dall'applicazione
- Ogni blocco viene copiato dalla memoria locale in uno spazio di memoria contigua allocata sempre nella DRAM, questa memoria sarà condivisa con il modulo DMA

- Ogni blocco viene trasferito dalla DRAM alla DMA tramite le High Performance Interfaces (HP)
- Il modulo DMA reindirizza i blocchi verso l'IP SHA-256 dove verranno elaborati
- Una volta letto l'ultimo blocco, l'IP restituirà l'hash al DMA
- Infine, dal DMA l'output verrà trasferito nell'apposita memoria contigua, allocata preventivamente.

Per la vera e propria implementazione del driver ho cercato di seguire le linee guida della documentazione ufficiale di PYNQ, che viene fatta integralmente in Python. Ho realizzato anche un versione del driver in C utilizzando una libreria di terze parti per interagire con il PL.

### 2.3.1 Driver Python

Il codice viene riportato direttamente sul notebook di jupyter nel file sha256.ipynb.

Ho creato diverse versioni di Driver in python:

- versione che segue le linee guida della documentazione PYNQ
- versione che utilizza direttamente una funzione, senza utilizzare la classe alleggerendo lo stack
- versione che sfrutta 2 buffer nella lettura, in modo che mentre un buffer è impegnato nell'invio dei dati da DRAM a DMA l'altro può leggere un secondo blocco, alternandosi fino al completamento della lettura del file.

Le prestazione di tutte le varie versioni sono molto simili, con un leggero miglioramento della versione che sfrutta il buffer.

Il risultato di ogni versione è stato confrontato con la libreria ufficiale per python, hashlib, per testare la correttezza e verificare eventuali miglioramenti dal punto di vista delle prestazioni.

Nome	Time [s]	Hash
Hashlib	2.8261	00A36691822E1309F95DF1283C4C26E351661943BC4F7E83323E53248776E9F6
mySha256 class	2.4248	00A36691822E1309F95DF1283C4C26E351661943BC4F7E83323E53248776E9F6
mySha256 fun	2.4081	00A36691822E1309F95DF1283C4C26E351661943BC4F7E83323E53248776E9F6
mySha256 2buf	1.7823	00A36691822E1309F95DF1283C4C26E351661943BC4F7E83323E53248776E9F6

Tabella 3: Test su un file da 99 MB

Nome	Time [s]	Hash
Hashlib	24.7823	21BE956416A1669FA79B498827FB4D3F24F3CA4DA611523459C5166518459B4F
mySha256 class	25.5942	21BE956416A1669FA79B498827FB4D3F24F3CA4DA611523459C5166518459B4F
mySha256 fun	25.0967	21BE956416A1669FA79B498827FB4D3F24F3CA4DA611523459C5166518459B4F
mySha256 2buf	23.1919	21BE956416A1669FA79B498827FB4D3F24F3CA4DA611523459C5166518459B4F

Tabella 4: Test su un file da 511 MB

Purtroppo, come si può notare dalle tabelle, non ci sono differenze significative in termini di velocità di completamento, ma almeno la frequenza di lavoro del FPGA e nettamente inferiore a quella del processore ARM. Per indagare meglio ho implementato un ultima versione del driver sfruttando il multithreading tramite C.

### 2.3.2 Driver C

Per interfacciarmi al PL ho utilizzato delle API di terze parti.

Il motivo principale per cui ho creato una versione del driver in C è per la maggior confidenza che ho nella gestione di applicazione multithreading con questo linguaggio. Infatti in questa versione ho utilizzato un architettura produttore consumatore molto semplice. Il produttore legge da file ed invia i blocchi, tramite un ring buffer, al consumatore che a sua volta reindirizza i blocchi direttamente nella Shared Memory, da cui passa alla DMA, risparmiando il passaggio per la memoria locale. In questo modo è possibile misurare le prestazione del produttore e del consumatore separatamente.

Così facendo è facile capire che il collo di bottiglia principale è la lettura da micro SD. Infatti, ad esempio, per un file da 511 MB il produttore impiega 22 secondi per leggere il file, mentre il consumatore ne impiega soltanto 6.

# 2.4 Conclusione prima parte

Questo progetto, pur non avendo avuto l'esito sperato, è stato molto formativo. Infatti, per quanto riguarda la progettazione HLS, ha toccato molti degli argomenti trattati durante il corso, con l'aggiunta di alcuni concetti molto utili, come il Dataflow e la gestione delle code per gli stream. Inoltre, ha incrementato l'attenzione per i dettagli, soprattutto per aiutare il compilatore a generare un codice che rispecchi il più fedelmente possibile l'architettura concettuale desiderata, senza però dover usare linguaggi di basso livello.

Mentre per la seconda parte, cioè quella che riguarda PYNQ, questo progetto ha permesso di esplorare alcune peculiarità della scheda, tra cui il sistema operativo basato su Linux e la facilita di interfacciarsi al FPGA tramite le librerie Python messe a disposizione.

Comunque, ha molte potenzialità che con questo progetto non è stato possibile esplorare, per esempio la possibilità di interfacciarsi a sensori per Raspberry o Arduino tramite gli appositi Hat o Shield, facendo in modo di creare Software e Hardware ad hoc per progetti che si sono sviluppati in precedenza per queste board.




Figura 5: Ottimizzazione SHA256d. (verde: frequenza variazione rara; giallo: frequenza variazione media (ad ogni nuovo blocco); rosso: frequenza variazione elevata;)




Figura 6: Catena di task per SHA256d

# 3 Attività progettuale

Per l'attività progettuale ho continuato a lavorare ad un implementazione di SHA-256, sempre tramite HLS, orientato al mining di criptovalute.

Al termine di questa attività ho anche cercato di riprogettare l'architettura del codice HLS del progetto precedente aggiungendo le nuove conoscenze acquisite.

# 3.1 SHA-256 double (SHA256d)

Come accennato nell'introduzione della prima parte esistono diverse ottimizzazioni per il mining, la mia implementazione è basata sulle ottimizzazioni di questo articolo.

Come si può notare dal diagramma 5 l'hash H0 dei primi 512 bit rimane invariato durante il mining del blocco, mentre la parte restante dovrà essere ricalcolata ad ogni nuovo Nonce.

La strategia è quella di produrre e confrontare un nuovo H2 con il target ad ogni ciclo di clock, perciò ogni blocco della catena in figura 6 deve essere in grado di produrre e consumare il mesaggio alla stessa frequenza della frequenza di funzionamento.  $(f_{clk} = hashrate)$ 

Tutti i task, tranne lo SHA-256, occupano poche risorse ed impiegano poco tempo per essere eseguiti e sono facili da implementare, quindi non molto interessanti.

Perciò si deve trovare un architettura per il blocco SHA-256 che ad ogni clock consumi i 512 bit del messaggio suddiviso in 16 canali da 32 bit ciascuno ed i 256 dello stato in ingresso del hash suddiviso in 8 canali a 32 bit, ed allo stesso tempo produca in uscita l'hash, sempre da 256 bit, corrispondente.

La soluzione adottata è quella di suddividere le 64 iterazioni della compressione in N sub-task, che consuma 64/N parole da 32bit suddivise su altrettanti canali. Le parole sono generate dai round task, che non sono altro che degli




Figura 7: Architettura SHA256 flow per ottenere  $hashrate = f_{clk}$ .




Figura 8: Implementazione concreta dell'architettura SHA256 flow.

shift register da 16 posizioni con uno scorrimento di 64/N ad ogni clock, struttura simile al corrispondente task del diagramma 1. Il diagramma 7 dovrebbe dare un idea dell'architettura utilizzata.

Normalmente, nello SHA-256 ci dovrebbe essere una retroazione, dato che i messaggi potrebbero essere più lunghi di 512 bit, ma in questo caso non è necessario quindi è stato omesso nell'implementazione finale.

Un idea più concreta dovrebbe essere rappresentata dal diagramma 8. In questo caso, ogni blocco si occupa di 16 word alla volta, perciò bastano 4 task per la compressione e 4 task per lo shift.

Quest'architettura rispetta l'obiettivo preposto, ma ad un costo in area molto elevato. Inoltre, se si volesse diminuire il periodo di clock aumentandone di conseguenza l'hashrate, si potrebbe scomporre in task più piccoli, permettendo di ottenere prestazioni più elevate, però il costo è di impiegare più Flip-Flop per la realizzazione di un numero maggiore di stream.

La soluzione finale proposta utilizza 16 task ognuno dei quali si occupano di 4 word alla volta.

```
1 #define N_TASK 16
2 #define N_CH 64/N_TASK
3 #define BIT_N_CH 2
5 typedef hls::stream<uint> channel_8[8];
6 typedef hls::stream<uint> channel_16[16];
7 typedef hls::stream<uint> channel_r2c[N_CH];
9 void compress_task(channel_r2c &w_in, channel_8 &s_in, channel_8 &s_out, ap_uint<BIT_WCH> &ch ){
    uint in[8], out[8];
    uint w_channel[N_CH];
11
13 // UTILE fare ARRAY_PARTITION di in, out e w_channel
14
     in[0]=s_in[0].read();
15
     in[1]=s_in[1].read();
16
17
     in[2]=s_in[2].read();
     in[3]=s_in[3].read();
18
     in[4]=s_in[4].read();
19
    in[5]=s_in[5].read();
20
     in[6]=s_in[6].read();
21
22
     in[7]=s_in[7].read();
23
     for (int i=0;i<N_CH;i++){</pre>
24
25 #pragma HLS UNROLL
      w_channel[i]=w_in[i].read();
26
27
28
29
     compress_4(w_channel, in, out, ch);
30
     s_out[0] << out[0];
31
     s_out[1] << out[1];
32
     s_out[2] << out[2];
33
34
     s_out[3] << out[3];
    s_out[4] << out[4];
35
     s_out[5] << out[5];
36
    s_out[6] << out[6];
37
38
     s_out[7] << out[7];
39 }
40
41
  void round(hls::stream<uint> w_in[], hls::stream<uint> w_r2c[N_CH], hls::stream<uint> w_r2r[16],
      uint n_task)
42 {
43
     uint w_shift[16];
     uint w_channel[16];
44
45
     uint w[16];
     ap_uint <4> i=0;
46
48 #pragma HLS ARRAY_PARTITION variable=w_shift type=complete
49
     for(int i=0; i<16;i++){</pre>
50
  #pragma HLS UNROLL
51
      w_shift[i]=w_in[i].read();
52
53
54
55
     shift_register:
    for (int i=0; i < N_CH; i++) {</pre>
56
57 #pragma HLS UNROLL
      tmp_w = sig1(w_shift[14]) + w_shift[9] + sig0(w_shift[1]) + w_shift[0];
58
       w_r2c[i] << w_shift[0] + Ki[(N_CH*n_task)+i];
59
       w_shift[0]=w_shift[1];
60
       w_shift[1]=w_shift[2];
61
       w_shift[2]=w_shift[3];
62
       w_shift[3]=w_shift[4];
63
64
       w_shift[4]=w_shift[5];
       w_shift[5]=w_shift[6];
65
       w_shift[6]=w_shift[7];
66
67
       w_shift[7] = w_shift[8];
       w_shift[8] = w_shift[9];
68
       w_shift[9] = w_shift[10];
69
      w_shift[10] = w_shift[11];
70
```

```
w_shift[11] = w_shift[12];
71
72
        w_shift[12] = w_shift[13];
        w_shift[13] = w_shift[14];
73
        w_shift[14] = w_shift[15];
74
        w_shift[15] = tmp_w;
75
76
77
     if(n_task<(N_TASK)){</pre>
78
       for(int i=0; i<16;i++){</pre>
79
80
   #pragma HLS UNROLL
         w_r2r[i] << w_shift[i];
81
82
     }
83
84
85 }
86
   void sha256_task(hls::stream<uint> w_in[], hls::stream<uint> s_init[], hls::stream<uint> hash[] )
88 {
89
     channel_r2c w_r2c[N_CH_R2C];
     channel_16 w_r2r[N_CH_R2R];
90
     channel_8
                  s[N_CH_S];
91
92
     channel_8
                   s_prev;
93
     ap_uint <BIT_WCH > ch = 0;
94
     uint blk=1;
95
96
   // UTILE fare ARRAY_PARTITION di w_r2c, w_r2r, Ki, s
97
98
99
   #pragma HLS DATAFLOW
100
     split(s_init, s[0], s_prev);
101
     round(w_in,w_r2c[0], w_r2r[0],blk++);
102
     compress_task(w_r2c[0], s[0], s[1],ch);
104
     uint i=1;
105
     for(i=0; i<N_TASK-1; i++){</pre>
106
   #pragma HLS UNROLL
107
       round(w_r2r[i],w_r2c[i+1], w_r2r[i+1],blk++);
108
109
        ch=N_CH*(i+1);
        compress_task(w_r2c[i+1], s[i+1], s[i+2],ch);
110
111
     sum_state(hash, s[i+1], s_prev);
114 }
116
   void sha256_top(uint msg[16], uint target, uint nonce, boolean found){
118
     uint message[16];
119
     for(int i=0; i<16;i++){</pre>
120
   #pragma HLS UNROLL
121
       message[i]=msg[i];
123
124
     hls::stream < uint > dataStream [16];
125
     hls::stream < uint > s[8];
126
     hls::stream <uint > hash[8];
127
128
129 //#pragma HLS DATAFLOW
     generate_init(message, dataStream, s);
130
131
     sha256_task(dataStream, s,hash);
     compare(hash, target, found, nonce);
133 }
```

Nel funzione top, per questioni di comodità, viene preso in esame il caso dell'applicazione di SHA-256 una sola volta.




Figura 9: Architettura di SHA256 senza feedback ad area minore

### 3.2 Riduzione dell'area

Volendo occupare un area minore si potrebbe utilizzare un architettura simile a quella della prima parte con ogni task che si occupa di 64/N word alla volta (dove 64/N è il numero di canali impiegato) in un loop da 64 iterazioni con un UNROLL factor=64/N. Questo, in termini di prestazioni, si dovrebbe tradurre in un  $hashrate = f_{clk}/N$ 

```
void round_all(hls::stream<uint> w_in[], hls::stream<uint> w_r2c[N_CH])
     uint w_shift[16];
     ap_uint <8> i=0;
     uint tmp_w;
     for(int i=0; i<16;i++){</pre>
    pragma HLS UNROLL
       w_shift[i]=w_in[i].read();
12
     for (int j = 0; j < N_TASK; j++) {</pre>
   #pragma HLS PIPELINE off
14
       for(int i=0;i<N_CH;i++){</pre>
15
   #pragma HLS UNROLL
16
         tmp_w = sig1(w_shift[14]) + w_shift[9] + sig0(w_shift[1]) + w_shift[0];
17
         w_r2c[ch++] << w_shift[0] + Ki[j*N_CH+i];</pre>
18
         w_shift[0] = w_shift[1];
19
         w_shift[1] = w_shift[2];
20
         w_shift[2]=w_shift[3];
21
         w_shift[3]=w_shift[4];
22
         w_shift[4] = w_shift[5];
23
24
         w_shift[5] = w_shift[6];
         w_shift[6] = w_shift[7];
25
         w_shift[7]=w_shift[8];
27
         w_shift[8] = w_shift[9];
         w_shift[9] = w_shift[10];
28
29
         w_shift[10] = w_shift[11];
         w_shift[11] = w_shift[12];
30
         w_shift[12] = w_shift[13];
31
         w_shift[13] = w_shift[14];
32
33
         w_shift[14] = w_shift[15];
34
         w_shift[15] = tmp_w;
35
     }
36
37 }
  void compress_task(channel_r2c &w_in, channel_8 &s_in, channel_8 &s_out ){
```

```
uint in[8], out[8];
40
41
     uint w_channel[N_CH];
     ap_uint <BIT_WCH > ch = 0;
42
43
44
     in[0]=s_in[0].read();
     in[1]=s_in[1].read();
45
     in[2]=s_in[2].read();
46
     in[3]=s_in[3].read();
47
     in [4] = s_in [4].read();
48
49
     in [5] = s_in [5].read();
     in[6]=s_in[6].read();
50
51
     in[7]=s_in[7].read();
     for (int i=0;i<N_CH;i++){</pre>
53
  #pragma HLS UNROLL
54
       w_channel[i]=w_in[i].read();
55
56
    for(int i=0; i<N_TASK; i++){</pre>
57
  #pragma HLS PIPELINE off
58
       ch=i*N_CH;
59
       compress_4(w_channel, in, out, ch);
60
61
       in[0]=out[0];
       in[1]=out[1];
62
       in[2]=out[2];
63
       in[3]=out[3];
64
       in[4]=out[4];
65
       in[5]=out[5];
66
       in[6]=out[6];
67
68
       in[7] = out[7];
69
70
     s_out[0]<<out[0];
71
72
     s_out[1] << out[1];
73
     s_out[2] << out[2];
     s_out[3] << out[3];
74
     s_out[4] << out[4];
75
     s_out[5] << out[5];
76
     s_out[6] << out[6];
77
78
     s_out[7] << out[7];
79 }
80
   void sha256_task(hls::stream<uint> w_in[], hls::stream<uint> s_init[], hls::stream<uint> hash[] ){
81
82
83
     channel_r2c w_r2c[N_CH_R2C];
     channel_16 w_r2r[N_CH_R2R];
84
85
     channel_8
                  s[N_CH_S];
     channel_8
86
                  s_prev;
87
  #pragma HLS DATAFLOW
88
89
90
     split(s_init, s[0], s_prev);
     round_all(w_in,w_r2c[0]);
91
     compress_task_all(w_r2c[0], s[0], s[1]);
     sum_state(hash, s[1], s_prev);
93
94
95 }
```

### 3.3 SHA-256: schema finale

Nel diagramma 10 sono presenti molte retroazioni, questo elemento ha creato molti problemi durante l'implementazione poiché l'approccio adottato era basato su una documentazione parziale.

### 3.4 Feedback nel Dataflow

Un aspetto importante in questo progetto è lo stream di retroazione, che ho segnato in rosso nei diagrammi dove è presente. Poiché cercando tra la documentazione ufficiale il seguente messaggio di errore in cui mi sono imbattuto, pensavo che non si potesse implementare direttamente, costringendomi a ricorrere a soluzioni poco ottimali, la




Figura 10: Architettura completa di SHA256 ad area minore

maggior parte delle quali prevedeva l'implementazione della retroazione tramite Vivado utilizzando direttamente il diagramma a blocchi.

Data l'enorme importanza di questo elemento in varie branche del settore tecnico-scientifico, infatti basti pensare che è alla base di:

- sistemi di Controllo Automatico
- Intelligenza Artificiale
- analisi finanziarie e del settore economico
- sistemi dinamici
- sistemi complessi in generale
- ecc...

Ho pensato che fosse improbabile che non ci fosse il modo di implementarlo direttamente in HLS, quindi ho deciso di leggere la documentazione in maniera più approfondita. Ho trovato che, nelle versioni più recenti, è possibile implementare il feedback proprio tramite ap\_stream, facendo le opportune attenzioni.

Questo rende realizzabili le proposte che coinvolgono la retroazione, come riportato sopra.

### 3.5 Conclusione seconda parte

Questa parte è stata prevalentemente teorica, dato che ho potuto implementare e testare solo una parte del modulo HLS per via del limite della board Pynq. In ogni caso, anche se si potesse implementare sul FPGA non avrebbe molto senso impiegarlo per il minig vero e proprio dato che esistono schede ASIC che sono nettamente più efficienti, ma a livello di progettazione è stato un ottimo caso di studio.

Infatti, quest'attività progettuale mi ha permesso di ragionare più nel dettaglio sulle possibili varianti implementative, apprendendo in questo modo alcune nozioni utili anche in progetti di natura molto diversa, come per esempio la realizzazione del feedback ed il controllo di flusso tramite selettori.

Inoltre, ha fatto emergere l'importanza nel dare il giusto spazio alla lettura approfondita della manualistica e delle fonti principali, come per l'appunto la documentazione su Vitis HLS, che fino a prima del attività progettuale avevo usato solo in maniera sommaria.