

=


Архитектура ARM Cortex-M и ее сравнение с другими ARM архитектурами

- Cache vs TCM memory
- How Cache works
- Cache Coherence Protocols
- NVIC





Возвращаясь к Cortex M3





- NVIC контроллер прерываний (Nested Vector Interrupt Controller);
- SysTick системный таймер;
- MPU модуль защиты памяти (Memory Protection Unit);
- I-CODE AHB Lite шина для доступа(fetch) к коду 0x0-0x1FFFFFFF;
- D-CODE AHB Lite шина для доступа к данным 0x0-0x1FFFFFFF;
- System AHB Lite шина для доступа к RAM памяти 0x20000000-0xFFFFFFFF и периферии;






- ITCM/DTCM Instruction/Data

 Tightly-Coupled Memory это быстрая
 память (такая же быстрая как cache), но
 замапленная по определенным адресам.
 Обращения к этой памяти не кэшируется
 т.к. скорость доступа к кэшу = скорости
 доступа к этой памяти. Код и данные,
 которые требуют быстрого исполнения,
 могут быть помещены в эту область
 памяти (например слинкованы туда через
 linker скрипт).
- I/D Cache Instruction/Data Cache;
- ART Adaptive real-time memory accelerator специальный cache (не I/D Cache) для flash памяти;

https://developer.arm.com/documentation/ddi0489/f/memory-system/about-the-memory-system



<pre>uint32_t array_sdram[NUM_SAMPLES] for (n = 0; n < NUM_SAMPLES; n++) { acc += array1[n]; }</pre>
,
// 2nd Run
<pre>for (n = 0; n < NUM_SAMPLES; n++) { acc += array1[n]; }</pre>

Data placement	D-Cache	Cycles for 500 iterations
DTCM	N/A	1018
SDRAM	Disabled	6604
SDRAM	Enabled 1st run	2954
SDRAM	Enabled 2 nd run	1017

Conditions: System clock = 200MHz

array_sdram еще не находится в D-Cache;


array_sdram уже находится в D-Cache т.к. был подтянут в кэш при первом обращении (1st run);

D-Cache: 4-way set-associative cache, line length = 32-bytes, cache size = 4kb for stm32f746 **I-Cache:** 2-way set-associative cache, line length = 32-bytes, cache size = 4kb for stm32f746


Example for I-Cache:

Total I-Cache lines = Cache Size / Line Length / Way Number = 4kb / 32b / 2way = 64 lines

Read instruction from 0x1FFF002C (0b1111111111111111110000000000101100)




https://blog.feabhas.com/2020/10/introduction-to-the-arm-cortex-m7-cache-part-1-cache-basics/



Cache сверяет Tag, Index и V(Valid бит) для проверки находится ли данные по Block Address уже в кэше; Если данные находятся в кэше, offset указывает смещение в кэш линии откуда нужно читать данные для Block Address;

https://blog.feabhas.com/2020/10/introduction-to-the-arm-cortex-m7-cache-part-2-cache-replaceme nt-policy/



NOTE: Для определения из какого cache way вытеснять кэш линию, в Cortex M7 используется **pseudo-random** подход. Другие подходы: Least Recently Used (LRU), FIFO, LIFO, Most recently used (MRU)

Ограниченный размер кэша не позволяет кэшировать всю память сразу, поэтому возникает необходимость вытеснять/заменять кэш линии.

Example:

0x402C, 0x202C, 0x002C имеют один и тот же Index но разные tag. Если у нас 2way cache, последовательное чтение 0x402C, 0x202C, 0x002C:

- 0х402С попадает в Cache Way 0;
- 0x202C попадет в Cache Way 1, т.к. линия с нужным индексом в Cache Way 0 занята (уже содержит данные для 0x402C);
- 0×002 C нужная линия в **Cache Way 1** и **Cache Way 0** уже занята. Необходимо вытеснить кэш линию из Cache Way 1 или 2 в память и записать туда новые данные для 0×002 C.

Когда подтягивать в кэш данные - только при чтении из памяти ? Или при записи в память тоже ?


NOTE: Рассматривается пример когда линия в которую идет запись/чтение не находится в кэше (только в памяти) - нужно ли подтягивать ее в кэш ?

Read Allocation Policy	Подтягивает данные из памяти в кэш (аллоцирует кэш линию) только при запросе на чтение (LDR и др.);
	При запросе на запись - данные записываются сразу в память (кэш линия не аллоцируется);
Read-Write Allocation Policy	Данные подтягиваются в кэш при как при записи так и при чтении.

```
int x = data[0]; // data подтянется в кэш при любой Allocation Policy buf[0] = y; // buf подтянется в кэш только при Read-Write Allocation Policy
```

Если нужный адрес уже находится в кэше, как происходит запись в память ?

Write-Back Policy	Запись идет только в кэш. В памяти остается не обновленное значение, до момента сброса кэша в память, которое произойдет только при вытеснении строки кэша, другой строкой.
Write-Through Policy	Запись идет сразу и в память и в кэш.




Плюсы Write-Back: Более быстрые операции записи; Минусы Write-Back: Реальная память может находится в несогласованном с кэшом состоянии. Это может приводить к проблемам, например когда вы записали в память некие данные и хотите их скопировать в другую область с помощью DMA (см. след. слайд);

Плюсы Write-Through: Память всегда согласована с кэшом;

Минусы Write-Through: Медленные операции записи;

LDTC - LCF Display Controller DMA - Data Memory Access Controller

Они могут автоматически (без участия процессора) читать/писать память.



Проблема: DMA и LDTC подключены напрямую к памяти и они не видят данные в кэше процессора. Что может привести к следующей несогласованности данных в памяти и кэше:

СРИ подготовил некоторые данные (записал) и хочет чтобы DMA скопировал их, например в периферию или в другую область памяти. Но данные которые подготовил СРИ до сих пор находятся в кэше (они не согласованы с памятью), а значит DMA будет копировать неправильные (устаревшие) данные.

NOTE: Данная проблема существует только для Write-Back Policy.

DMA скопировал некоторые данные в память по адресуADDR1, а CPU хочет прочитать эти данные. НО, CPU имеет в кэше закэшированные данные для адресаADDR1 и CPU не знает что данные в памяти обновились чз DMA. А значит CPU считаетнеправильные (устаревшие) данные из кэша.

Issue 1

СРИ подготовил некоторые данные (записал) и хочет чтобы DMA скопировал их, например в периферию или в другую область памяти. Но данные которые подготовил СРИ до сих пор находятся в кэше (они не согласованы с памятью), а значит DMA будет копировать неправильные (устаревшие) данные.

NOTE: Ланная проблема существует только для Write-Back Policy.

Решается операцией сброса кэша (Clean Cache) до старта DMA транзакции. Clean Cache принудительно сбрасывает кэш в память.

Issue 2


DMA скопировал некоторые данные в память по адресуADDR1, а CPU хочет прочитать эти данные. НО, СРИ имеет в кэше закэшированные данные для адресаADDR1 и СРИ не знает что данные в памяти обновились чз DMA. А значит CPU считает неправильные (устаревшие) данные из кэша.

Решается операцией инавлидации кэша (Invalidate Cache) до чтения данных из ADDR1. Invalidate Cache уничтожает кэш - кэш не сбрасывается в память, просто сбрасывается V(Valid) бит в кэше и все последующие операции не будут видеть данные в кэше а будут читать напрямую из памяти.


http://ww1.microchip.com/downloads/en/DeviceDoc/Managing-Cache-Coherency-on-Cortex-M7-Based-MCUs-D S90003195A.pdf

ISSUE 1

Without Cache Clean




With Cache Clean





ISSUE 2


Without Cache Invalidate



With Cache Invalidate








MESI cache coherency protocol


- 1. Invalid to Shared.Read miss and issue read request. If there are other cores hold the block and the state is shared, transfer to shared state.
- 2. Invalid to Exclusive. Read miss and issue read request. If there are no other cores hold the block, transfer to exclusive state.
- 3. Invalid to Modified.Write miss and issue read request. Broadcast message to invalidate exclusive and shared state blocks. May incur dirty write back for other modified block on other core.
- 4. Shared to Modified. Write hit. Broadcast message to invalidate shared state blocks.
- 5. Shared to Invalid. Snoop hit on a write.
- 6. Exclusive to Modified. Write hit. No need to broadcast any messages.
- 7. Exclusive to Invalid. Snoop hit on a write.
- 8. Modified to Shared. Snoop hit on a read. Dirty write back and other core read the updated copy and transfer from invalid to shared.
- Modified to Invalid. Snoop hit on a write. Dirty write back and other core read the update copy and transfer from invalid to modified.

External Action:




Case 1: Не было внешнего события

Case 2: Было внешнее сособытие



- При прерывании, на текущий стэк (MSP или PSP) сохраняются PC, PSR, R0-R3, R12 и LR регистры. Затем "вызывается" обработчик прерывания из таблицы (вектора) прерываний.
- При выходе из обработчика прерывания, PC, PSR, RO-R3, R12 и LR регистры восстанавливаются со стэка.
- Сохранение регистров сделано для того чтобы можно было писать обработчик прерывания на С/С++. PC, PSR, RO-R3, R12 и LR это caller save регистры и обработчик хи умотеоп , аткномоп тожом хи нужно восстановить перед выходом из обработчика.

SCB->VTOR




	No.	Exception type	Priority	Description
	0	Stack	N/A	Initial main stack pointer
	1	Reset	-3 (fixed)	Reset vector
	2	NMI	-2 (fixed)	Non mask-able interrupt
	3	Hard fault	-1 (fixed)	Hard fault
	4	Memmanage fault	Programmable	MPU violation or access to illegal locations
	5	Bus fault	Programmable	Bus error
	6	Usage fault	Programmable	Program errors like trying to access coprocessor
	7-10	Reserved	N/A	Reserved
	11 SVC P		Programmable	Supervisor call
	12	Debug Monitor	Programmable	Break-point, watch-points, external debug requests
	13	Reserved	N/A	Reserved
	14	PendSV	Programmable	Pendable service call
	15	SysTick	Programmable	System Tick timer
	16	ExtInt0	Programmable	External interrupt #0
	17	ExtInt1	Programmable	External interrupt #1
	***	***		
,	256	Interupt240	Programmable	Interrupt #240

Interrupt Number	Interrupt Handler Address	
1	Reset Handler	

NMI: if the HSE clock happens to fail, the CSS generates an interrupt, which causes the automatic generation of an NMI.

Hard/Mem/Bus/Usage Fault:

https://badembed.ru/hard-fault-memmanage-fault-u
sage-fault-bus-fault-cortex-m3/




STM32F746NGHx FLASH.ld:


```
41 /* Specify the memory areas */
 43 {
 44 RAM (xrw)
                 : ORIGIN = 0x20000000, LENGTH = 320K
 45 FLASH (rx)
                  : ORIGIN = 0x8000000, LENGTH = 1024K
 46}
 47
 48 /* Define output sections */
 50 {
 51 /* The startup code goes first into FLASH */
 52
     .isr vector :
 53
       . = ALIGN(4):
       KEEP(*(.isr vector)) /* Startup code */
      . = ALIGN(4):
 57
     /* The program code and other data goes into FLASH */
 61
       . = ALIGN(4):
 62
                          /* .text sections (code) */
      *(.text)
 64
       *(.text*)
                          /* .text* sections (code) */
                          /* glue arm to thumb code */
 65
       *(.glue 7)
 66
       *(.glue 7t)
                          /* glue thumb to arm code */
       *(.eh frame)
       KEEP (*(.init))
 69
       KEEP (*(.fini))
 70
       . = ALTGN(4):
        etext = .;
                          /* define a global symbols at end of code */
 74
    } >FLASH
     /* used by the startup to initialize data */
     sidata = LOADADDR(.data);
     /* Initialized data sections goes into RAM, load LMA copy after code */
 80
 81
 82
      . = ALIGN(4);
 83
        sdata = .;
                          /* create a global symbol at data start */
       *(.data)
                          /* .data sections */
 84
                          /* .data* sections */
 85
       *(.data*)
 86
 87
       . = ALIGN(4):
        edata = .:
                          /* define a global symbol at data end */
     } >RAM AT> FLASH
     /* Uninitialized data section */
 93
     . = ALIGN(4):
 94
     .bss :
 95
       /* This is used by the startup in order to initialize the .bss secion */
 96
 97
        sbss = .:
                          /* define a global symbol at bss start */
        bss start = sbss;
 99
       *(.bss)
       *(.bss*)
100
101
       *(COMMON)
102
       . = ALTGN(4):
103
104
        ebss = .;
                          /* define a global symbol at bss end */
         bss end = ebss;
105
     } >RAM
```

startup stm32f746xx.s:

```
114*
115 * The minimal vector table for a Cortex M7. Note that the proper constructs
116 * must be placed on this to ensure that it ends up at physical address
117 * 0x0000.0000.
118 *
.section .isr vector."a".%progbits
    .type g pfnVectors, %object
    .size g pfnVectors, .-g pfnVectors
124
125 g_pfnVectors:
126 .word estack
    .word Reset Handler
128
129
    .word NMI Handler
130
    .word HardFault Handler
    .word MemManage Handler
    .word BusFault Handler
    .word UsageFault Handler
134
    .word
135
    .word
    .word 0
    .word
138
    .word SVC Handler
    .word DebugMon Handler
    .word 0
141
    .word PendSV Handler
    .word SysTick Handler
142
143
```



```
50 * @brief This is the code that gets called when the processor first
             starts execution following a reset event. Only the absolutely
51 *
52 *
             necessary set is performed, after which the application
53 *
             supplied main() routine is called.
54 * @param None
55 * @retval : None
56 */
57
58
      .section .text.Reset Handler
59
    .weak Reset Handler
60 .type Reset Handler, %function
61 Reset Handler:
62 ldr sp, = estack
                          /* set stack pointer */
64/* Copy the data segment initializers from flash to SRAM */
65 movs r1, #0
66 b LoopCopyDataInit
68 CopyDataInit:
69 ldr r3, = sidata
70 ldr r3, [r3, r1]
71 str r3, [r0, r1]
72 adds r1, r1, #4
74 LoopCopyDataInit:
75 ldr r0. = sdata
76 ldr r3, = edata
77 adds r2, r0, r1
78 cmp r2, r3
79 bcc CopyDataInit
80 ldr r2. = sbss
81 b LoopFillZerobss
82 /* Zero fill the bss segment. */
83 FillZerobss:
84 movs r3, #0
85 str r3, [r2], #4
87 LoopFillZerobss:
88 ldr r3, = ebss
89 cmp r2, r3
90 bcc FillZerobss
92/* Call the clock system initialization function.*/
93 bl SystemInit
94 /* Call static constructors */
95 bl libc init array
96 /* Call the application's entry point.*/
97 bl main
98 bx lr
99.size Reset Handler, .-Reset Handler
```



2 Режима:

- Handler Mode: Вход по прерыванию/exception; В обработчике прерывания/exception всегда Thread Mode; Всегда имеет привилегированный доступ; Всегда использует MSP (Main Stack Pointer);
- Thread Mode: Основной режим работы процессора; Может использовать MSP или PSP (Process Stack Pointer); При старте использует MSP; Может иметь или не иметь привилегированный доступ; Стартует с привилегированным доступом; Переключение привилегированного доступа возможно только в Handler Mode:

Unprivileged

- Has limited access to the MSR and MRS instructions, and cannot use the CPS instruction;
- Cannot access the system timer, NVIC, or system control block;
- Might have restricted access to memory (MPU) or peripherals;

1SP	RW	Privileged
SP	RW	Either
R	RW	Either
C	RW	Either
SR	RW	Privileged
SPR	RW	Either
PSR	RO	Privileged
PSR	RO	Privileged
RIMASK	RW	Privileged
AULTMASK	RW	Privileged
ASEPRI	RW	Privileged

RW


Fither

R0-R12

CONTROL

https://developer.arm.com/documentation/dui0552/a/the-cortex-m3-processor/programmer <u>s-model/processor-mode-and-privilege-levels-for-software-execution</u>


Privileged



Memory Protection Unit (MPU) is hardware that limits the access to memory and peripheral devices to only the code that needs to access those resources. If a task attempts to access a memory location or a peripheral device outside of its allotted space, then a exception is triggered, and CPU depending on the application, corrective actions must be taken.

NOTE: Cortex M33 (armv8-m) может автоматически проверять переполнение стэка без использования МРИ - stack limit registers (MSPLIM S and PSPLIM S). При переполнение стэка - usage fault exception.

https://www.embeddedcomputing.com/application/industrial/industrial-computing/usin <u>q-a-memory-protection-unit-with-an-rtos</u>



Limitation:

- До 16 регионов;
- Размер региона должен быть кратен степени 2;
- Адрес региона должен быть выровнен по размеру данного региона. Например, если размер региона 64КВ (0x00010000), то адрес должен может быть 0х00010000, 0х00020000 и т.д.

NOTE: Cortex M33 (armv8-m) не имеет ограничений на размер и адрес региона.