

MG0013

从GX32F130移植到AT32F421

前言

本应用笔记旨在帮助您分析从现有的GX32F130器件移植到AT32F421器件所需的步骤。本文档收集了最重要的信息,并列出了需要注意的重要事项。

要将应用程序从GX32F130系列移植到AT32F421系列,用户需要分析硬件移植、外设移植和固件移植。



目录

1.1	相同点	5概述	4
1.2	差异点	5.概述	2
硬件	移植		5
外设	:移植		6
3.1	外设对	寸比	6
3.2	存储器	B映射	7
3.3	功能区	区别	7
	3.3.1	RCC 接口	7
	3.3.2	DMA 接口	8
	3.3.3	中断向量	
	3.3.4	GPIO 接口	10
	3.3.5	ADC 接口	11
	3.3.6	USART 接口	11
	3.3.7	\$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$	
	3.3.8	Flash 接口	12
	3.3.9	RTC 接口	13
3.4	功能增	曾强	13
	3.4.1	高频 PLL 设定	13
	3.4.2	AT32F421 PLL 预分频器	14
	3.4.3	安全库区保护	14
3.5	外设值	吏用区别	15
	3.5.1	内部温度传感器	15
	3.5.2	GPIO 5V 容忍管脚兼容	15



表 1. AT32F421 与 GX32F130 差异概述	4
表 2.硬件引脚相容性	
表 3.外设相容性	6
表 4.存储器映射关系差异	7
表 5.RCC 接口差异	8
表 6.DMA 接口差异	8
表 7. 中断向量差异	
表 8.GPIO 接口差异	10
表 9.ADC 接口差异	11
表 10.Flash 接口差异	12
表 11. 文档版本历史	16



1 AT32F421 与 GX32F130 异同

AT32F421系列微控制器大部分兼容GX32F130系列,有在对整体性价比考量下进行部分功能取舍,同时亦有强化许多新功能,故导致有些许地方存在不同,详述于本文档。

1.1 相同点概述

- 管脚定义:相同封装管脚定义相同。为扩增的外设作管脚复用定义延伸
- 函数库文件:函数库相同。部分头文件依照强化功能优化
- 编译工具:完全相同,例如Keil, IAR

1.2 差异点概述

表 1. AT32F421 与 GX32F130 差异概述

	AT32F421	GX32F130
内核	Cortex-M4(不支持 FPU)	Cortex-M3
系统时钟	主频 120 MHz, APB1 120 MHz, APB2 120	主频 48 MHz, APB1 48 MHz, APB2 48 MHz
	MHz	
SRAM 容量	依型号分 8/16 KB	依型号分 4/8 KB
系统存储器	全系列 4 KB,相对比多支持以下功能:	全系列 3 KB
(System Memory)	对闪存内容进行 CRC 校验	
闪存 16-bit 写入时间	37 us	>200 us
闪存页擦除时间	6.4 ms	100 ms
闪存整片擦除时间	8 ms	>3.2 s
备份寄存器	支持 5 组 32 位备份寄存器	支持5组32位备份寄存器
32 位定时器	无	TMR2
ADC	2Msps (max ADCCLK = 28 MHz)	1Msps (max ADCCLK = 14 MHz)
电压范围	2.4 V~3.6 V	2.6 V~3.6 V
ESD 参数	HBM:6 KV, CDM:1000 V	HBM:5 KV, CDM:500 V
运行模式	7.62 mA@48 MHz	17.26 mA@48 MHz
睡眠功耗	5.81 mA@48 MHz	9.76 mA@48 MHz
停机功耗	210 uA	143.17 uA
待机功耗	3.6 uA	5.74 uA



2 硬件移植

AT32F421与GX32F130的各对应的封装下引脚基本上相兼容,只有极少数的引脚存在差异,转化起来极其方便,详细信息如下表。

表 2.硬件引脚相容性

AT32F421				(3X32F130				
TSSOP20	QFN28	QFN32	QFP48	引脚	TSSOP20	QFN28	QFN32	QFP48	引脚
-	-	-	1	Vdd	-	-	-	1	Vbat



3 外设移植

3.1 外设对比

AT32F421在外设部分和GX32F130相对比有些外设还是存在有一定的区别,且有些相对来说算是一个全新的设计。故针对这些外设需在应用层级的程序开发中进行修改或参考新外设驱动进行全新开发。

表 3.外设相容性

nt id	AT32F421	GX32F130	兼容性	
外设			引脚排列	固件驱动
SPI	Υ	Y	相同	部分兼容
WWDG	Υ	Y	NA	完全兼容
IWDG	Υ	Y	NA	部分兼容
MCUDBG	Υ	Y	NA	部分兼容
CRC	Υ	Y	NA	部分兼容
EXTI	Υ	Y	相同	部分兼容
DMA	Υ	Y	NA	部分兼容
TMR	Υ	Y	相同	部分兼容
PWR	Υ	Y	NA	部分兼容
USART	Υ	Y	相同	不兼容
I2C	Υ	Y	相同	部分兼容
ADC	Υ	Y	相同	部分兼容
RTC	Υ	Y	相同	部分兼容
FLASH	Υ	Y	NA	部分兼容
GPIO	Υ	Y	相同	部分兼容
COMP	Υ	NA	NA	NA
SYSCFG	Υ	Y	相同	部分兼容

0x40001000

0x40000400

NA



3.2 存储器映射

因性能上的考量和优化,AT32F421在架构上进行了更深层次的调整。相对于GX32F130而言,外设地址和总线的排列分布有一定的区别,以下就详细的列出地址映射区别和总线所属关系。

GX32F130 AT32F421 外设 总线 基址 总线 基址 CRC 0x40023000 0x40023000 **FMC** 0x40022000 0x40022000 **AHB RCC** 0x40021000 AHB 0x40021000 DMA 0x40020000 0x40020000 **GPIOF** 0x48001400 0x48001400 **GPIOD** NA 0x48000C00 NA **GPIOC** AHB2 0x48000800 0x48000800 **GPIOB** 0x48000400 **AHB** 0x48000400 **GPIOA** 0x48000000 0x48000000 **DBGMCU** 0x40015800 NA 0xE0042000 **TMR17** 0x40014800 0x40014800 TMR16 0x40014400 0x40014400 TMR15 0x40014000 0x40014000 USART1 0x40013800 0x40013800 APB2 SPI1 0x40013000 APB2 0x40013000 TMR1 0x40012C00 0x40012C00 ADC 0x40012400 0x40012400 **EXTI** 0x40010400 0x40010400 SYSCFG 0x40010000 0x40010000 **PWR** 0x40007000 0x40007000 12C2 0x40005800 0x40005800 12C1 0x40005400 0x40005400 **USART2** 0x40004400 0x40004400 SPI2 APB1 0x40003800 0x40003800 **IWDG** 0x40003000 APB1 0x40003000 **WWDG** 0x40002C00 0x40002C00 **RTC** 0x40002800 0x40002800 TMR14 0x40002000 0x40002000

NA

0x40000400

0x40000000

NA

表 4.存储器映射关系差异

3.3 功能区别

TMR6

TMR3

TMR2

3.3.1 RCC 接口

AT32F421与GX32F130对比在RCC部分有以下区别

NA

APB1



表 5.RCC 接口差异

RCC	GX32F130	AT32F421
HSI	8 MHz RC	48 MHz RC 除频 6
HSE	4-32 MHz	4-25 MHz
LSI	40KHz RC	40KHz RC
LSE	32.768KHz	32.768 KHz
HSI14	14 MHz RC for ADC	NA
HSI48	NA	48 MHz RC
RTC CLK	LSI、LSE、HSE/32	LSI、LSE、HSE/32
最大系统时钟频率	48 MHz	120 MHz
MCO	HSI14、LSI、LSE、HSI、HSE、PLL、	ADCCLK, SYSCLK, LSI, LSE, HSI,
	PLL/2	HSE、PLL/2、PLL/4

3.3.2 DMA 接口

AT32F421与GX32F130对比在DMA部分有以下区别

表 6.DMA 接口差异

外设	DMA 请求	GX32F130	AT32F421
TMR17	TMR17_UP	DMA_Channel1/DMA_Channel2	DMA_Channel1/DMA_Channel2
I IVIK I /	TMR17_CH1	DMA_Channel1/DMA_Channel2	DMA_Channel1/DMA_Channel2
TMR16	TMR16_UP	DMA_Channel3/DMA_Channel4	DMA_Channel3/DMA_Channel4
TIVIK 10	TMR16_CH1	DMA_Channel3/DMA_Channel4	DMA_Channel3/DMA_Channel4
	TMR15_UP	DMA_Channel5	DMA_Channel5
	TMR15_CH1	DMA_Channel5	DMA_Channel5
TMR15	TMR15_TRIG	DMA_Channel5	DMA_Channel5
	TMR15_COM	NA	DMA_Channel5
	TMR15_CH2	DMA_Channel5	DMA_Channel5
USART1	USART1_Rx	DMA_Channel3/DMA_Channel5	DMA_Channel3/DMA_Channel5
USAKTI	USART1_Tx	DMA_Channel2/DMA_Channel4	DMA_Channel2/DMA_Channel4
USART2	USART2_Rx	DMA_Channel5	DMA_Channel5
USARTZ	USART2_Tx	DMA_Channel4	DMA_Channel4
SPI1	SPI1_Rx	DMA_Channel2	DMA1_Channel2
SFII	SPI1_Tx	DMA_Channel3	DMA1_Channel3
SPI2	SPI2_Rx	DMA_Channel4	DMA1_Channel4
3P12	SPI2_Tx	DMA_Channel5	DMA1_Channel5
	TMR1_UP	DMA_Channel5	DMA_Channel5
	TMR1_CH1	DMA_Channel2	DMA_Channel2
	TMR1_CH2	DMA_Channel3	DMA_Channel3
TMR1	TMR1_CH3	DMA_Channel5	DMA_Channel5
	TMR1_CH4	DMA_Channel4	DMA_Channel4
	TMR1_TRIG	DMA_Channel4	DMA_Channel4
	TMR1_COM	DMA_Channel4	DMA_Channel4
ADC	ADC	DMA_Channel1	DMA_Channel1
ADC		DMA_Channel2	DMA_Channel2



外设	DMA 请求	GX32F130	AT32F421
1000	I2C2_Rx	DMA_Channel5	DMA_Channel5
12C2	I2C2_Tx	DMA_Channel4	DMA_Channel4
1004	I2C1_Rx	DMA_Channel3	DMA_Channel3
I2C1	I2C1_Tx	DMA_Channel2	DMA_Channel2
TMR6	TMR6_UP	NA	DMA_Channel3
	TMR3_UP	DMA_Channel3	DMA_Channel3
	TMR3_CH1	DMA_Channel4	DMA_Channel4
TMR3	TMR3_TRIG	DMA_Channel4	DMA_Channel4
	TMR3_CH3	DMA_Channel2	DMA_Channel2
	TMR3_CH4	DMA_Channel3	DMA_Channel3
	TMR2_UP	DMA_Channel2	NA
	TMR2_CH1	DMA_Channel5	NA
TMR2	TMR2_CH2	DMA_Channel3	NA
	TMR2_CH3	DMA_Channel1	NA
	TMR2_CH4	DMA_Channel4	NA

3.3.3 中断向量

AT32F421与GX32F130对比在中断号及中断向量部分有以下区别

表 7.中断向量差异

位置	GX32F130	AT32F421
0	WWDG	WWDG
1	PVD	PVD
2	RTC	ERTC
3	FLASH	FLASH
4	RCC	RCC
5	EXTIO_1	EXTIO_1
6	EXTI2_3	EXTI2_3
7	EXTI4_15	EXTI4_15
8	Reserved	Reserved
9	DMA_CH1	DMA_CH1
10	DMA_CH2_CH3	DMA_CH2_CH3
11	DMA_CH4_CH5	DMA_CH4_CH5
12	ADC_COMP	ADC_COMP
13	TMR1_BRK_UP_TRG_COM	TMR1_BRK_UP_TRG_COM
14	TMR1_CC	TMR1_CC
15	TMR2	Reserved
16	TMR3	TMR3
17	Reserved	TMR6
18	Reserved	Reserved
19	TMR14	TMR14
20	TMR15	TMR15
21	TMR16	TMR16
22	TMR17	TMR17



位置	GX32F130	AT32F421
23	I2C1_EV	I2C1_EV
24	I2C2_EV	I2C2_EV
25	SPI1	SPI1
26	SPI2	SPI2
27	USART1	USART1
28	USART2	USART2
29	Reserved	Reserved
30	Reserved	Reserved
31	Reserved	Reserved
32	I2C1_ER	I2C1_ER
33	Reserved	Reserved
34	I2C2_ER	I2C2_ER
35	Reserved	Reserved
36	Reserved	Reserved
37	Reserved	Reserved
38	Reserved	Reserved
39	Reserved	Reserved
40	Reserved	Reserved
41	Reserved	Reserved
42	Reserved	Reserved
43	Reserved	Reserved
44	Reserved	Reserved
45	Reserved	Reserved
46	Reserved	Reserved
47	Reserved	Reserved
48	DMA_CH6_CH7	Reserved

3.3.4 GPIO 接口

表 8.GPIO 接口差异

GPIO	GX32F130	AT32F421
输入模式	悬空	悬空
	PU	PU
	PD	PD
输出模式	PP	PP
	PP+PU	
	PP+PD	
	OD	OD
	OD+PU	
	OD+PD	
功能复用	PP	PP
	PP+PU	
	PP+PD	
	OD	OD



	OD+PU	
	OD+PD	
速度	2MHz	2MHz
	10MHz	10MHz
	50MHz	50MHz
极大电流推动/吸入能	不支持	支持
力切换		
电压转换速率切换	不支持	支持

● GPIO上下拉

GPIO部分AT32F421相较于GX32F130,主要区别在于AT32F421在输出配置下不支持内部上下拉。

3.3.5 ADC 接口

AT32F421与GX32F130在ADC上对比有如下区别

众 SIADO					
ADC	GX32F130			AT32F421	
通道数	16 通道+3 内部通道		15 通道+3 内部通道	15 通道+3 内部通道(无 V _{BAT} 通道,有 V _{SSA} 通道)	
转换模式	单一/连续/间断/扫描		单一/连续/间断/扫	单一/连续/间断/扫描	
分辨率	12 位		12 位	12 位	
时钟	双时钟域(APB 时钟和 HSI14 时钟)		APB 时钟		
外部触发	规则组	注入组	规则组	注入组	
	TMR1 CC1	TMR1 TRGO	TMR1 CC1	TMR1 TRGO	
	TMR1 CC2	TMR1 CC4	TMR1 CC2	TMR1 CC4	
	TMR1 CC3	TMR2 TRGO	TMR1 CC3	TMR3 CC4	
	TMR2 CC2	TMR2 CC1	TMR3 TRGO	TMR15 TRGO	
	TMR3 TRGO	TMR3 CC4	TMR15 CC	EXTI line15	
	TMR15 CC	TMR15 TRGO	EXTI line11	JSWSTR	
	EXTI line11	EXTI line15	SWSTR		
	SWSTR	JSWSTR			
电源要求	2.6V 到 3.6V		2.4V 到 3.6V		

表 9.ADC 接口差异

3.3.6 USART接口

■ AT32F421内置的USART外设相比于GX32F130的USART有较大的区别。

二者在结构、特性和编程上都不同,因此USART部分的代码需要重新编写后才可以在AT32F421上运行。

Demo请参考AT32F4xx_StdPeriph_Lib_Vx.x.x\Project\AT_START_F421\Examples\USART 详细的编程方法和接口请参阅AT32F421说明手册第16章节。

3.3.7 RCC PLL 使能前需配置参考时钟配置表

● 描述:

因AT32F421 RCC IP的更新,在系统时钟配置流程中,RCC PLL配置和使能之前需要根据实际所使用的PLL时钟源来对参考时钟配置表PLL_FREF参数进行配置(寄存器RCC_PLL[26:24])。

位 26: 24	PLL_FREF: PLL 输入时钟选择,仅在 PLLCFGEN=0 时起作用
	000: PLL 使用 3.9 MHz ~ 5 MHz 输入时钟;



```
001: PLL 使用 5.2 MHz ~ 6.25 MHz 输入时钟;
010: PLL 使用 7.8125 MHz ~ 8.33 MHz 输入时钟;
011: PLL 使用 8.33 MHz ~ 12.5 MHz 输入时钟;
100: PLL 使用 15.625 MHz ~ 20.83 MHz 输入时钟;
101: PLL 使用 20.83 MHz ~ 31.255 MHz 输入时钟;
110: 保留;
111: 保留。
```

● 解决方法:

示例使用8MHz晶振作为PLL时钟源,配置120MHz系统时钟的修改方法如下:

```
static void SetSysClockTo120M(void)
{
...

/* PLL = HXTAL * 15 = 120 MHz */

RCU_CFG0 &= ~(RCU_CFG0_PLLSEL | RCU_CFG0_PLLMF);

RCU_CFG0 |= (RCU_PLLSRC_HXTAL | RCU_PLL_MUL15);

/* enable PLL */

RCU_CTL0 |= RCU_CTL0_PLLEN;
...
}
```

修改为

```
static void SetSysClockTo120M(void)
{
...

/* PLL = HXTAL * 15 = 120 MHz */
RCU_CFG0 &= ~(RCU_CFG0_PLLSEL | RCU_CFG0_PLLMF);
RCU_CFG0 |= (RCU_PLLSRC_HXTAL | RCU_PLL_MUL15);

RCC->PLL |= (0x2 << 24); // PLL使用8M参考时钟配置表

/* enable PLL */
RCU_CTL0 |= RCU_CTL0_PLLEN;
...
}
```

3.3.8 Flash 接口

AT32F421与GX32F130因采用Flash架构的差异,故在Flash使用上有如下区别

表 10.Flash 接口差异

SYSCLK Range	GX32F130	AT32F421

www.arterytek.com



0 MHz < SYSCLK <= 32 MHz	无	零等待
32 MHz < SYSCLK <= 64 MHz	无	一个等待
64 MHz < SYSCLK <= 96 MHz	无	二个等待
96 MHz < SYSCLK <= 120 MHz	无	三个等待

详情请参考《RM_AT32F421_V1.x.x》的4.4.1章节。

3.3.9 RTC接口

- 描述:
 - AT32F421只支持入侵检测0(tamper0),不支持入侵检测1(tamper1)。
 - GX32F130支持入侵检测0(tamper0)和入侵检测1(tamper1)。

3.4 功能增强

3.4.1 高频 PLL 设定

- 描述:
 - AT32F421内置的PLL可输出最高可达120MHz时钟,设定略有不同
- 使用范例:
 - GX32F130 PLL设定程序范例:

RCU_CFG0 |= (RCU_PLLSRC_HXTAL | RCU_PLL_MUL9);

■ AT32F421 PLL设定程序范例,增加倍频系数如下:

#define RCU_PLL_MUL33	(CFG0_PLLMFH(2)	CFG0_PLLMF(0)) /*!< PLL source
clock multiply by 33 */		
#define RCU_PLL_MUL34	(CFG0_PLLMFH(2)	CFG0_PLLMF(1)) /*!< PLL source
clock multiply by 34 */		
#define RCU_PLL_MUL63	(CFG0_PLLMFH(3)	CFG0_PLLMF(14)) /*!< PLL source
clock multiply by 63 */		
#define RCU_PLL_MUL64	(CFG0_PLLMFH(3)	CFG0_PLLMF(15)) /*!< PLL source
clock multiply by 64 */		

- 需要特别注意的:
 - 当AT32F421内置的PLL为108MHz以上时钟时,PLL设定略有不同,需要操作自动滑顺频率 切换功能
- 120MHz PLL使用范例:

打开GX32官方提供的标准库中system_gx32f1x0.c文件,找到当前的系统时钟频率配置函数(需经过上述PLL配置),如120MHz函数:

static void SetSysClockTo120(void)

增加如下斜黑体部分:

```
/* wait until PLL is stable */
while(0U == (RCU_CTL0 & RCU_CTL0_PLLSTB)){
}
*((unsigned int *)0x40021054) |= (0x30);// 开启自动滑顺频率切换功能
```



```
/* select PLL as system clock */
RCU_CFG0 &= ~RCU_CFG0_SCS;
RCU_CFG0 |= RCU_CKSYSSRC_PLL;

/* wait until PLL is selected as system clock */
while(0U == (RCU_CFG0 & RCU_SCSS_PLL)){
}
*((unsigned int *)0x40021054) &=~ (0x30); // 关闭自动滑顺频率切换功能
```

3.4.2 AT32F421 PLL 预分频器

- 描述:
 - 由于主频提高至120MHz,相关预分频器做出扩增
 - ADC预分频器扩增支持/12, /16输出
 - 请参阅AT32F421参考手册3.3.2 RCC CFG寄存器叙述

3.4.3 安全库区保护

- 描述
 - 目前越来越多的微控器(MCU)应用需要使用到复杂的算法及中间件解决方案(middleware solution),因此,如何保护软件方案商开发出来的核心算法等知识产权代码(IP-Code),便成为微控制器应用中一项很重要的课题。

为因应这一重要的需求,AT32F421系列提供了安全库区(sLib)的功能,以防止重要的IP-Code被终端用户的程序做修改或读取,进而达到保护的目的。

- 使用范例
 - 请参考《AT32F421安全库区(sLib)应用指南.pdf》
 - Demo请参考AT32F4xx_StdPeriph_Lib_Vx.x.x\Utilities\AT32F421_SLIB_Demo



3.5 外设使用区别

3.5.1 内部温度传感器

● 描述:

AT32F421温度传感器部分与GX32F130兼容。

- 解决方法:
 - AT32F421和GX32F130按照数据手册中的值并利用下列公式得出温度:

温度(℃) = {(V25 - VSENSE) / Avg_Slope} + 25

这里:

V25 = VSENSE在25°C时的数值

Avg_Slope = 温度与VSENSE曲线的平均斜率 (单位为mV/℃).

● 例程参考

3.5.2 GPIO 5V 容忍管脚兼容

● 描述:

AT32F421芯片Pin脚PC14、PC15、PF0、PF1不属于5V电压输入容忍管脚,故这些管脚输入电平不可超过VDD + 0.3V。

其他引脚皆为5V电压输入容忍。

● 解决方法:

使用时请留意此限制。



4 版本历史

表 11.文档版本历史

日期	版本	变更
2020.08.15	1.0.0	最初版本



重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用,雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示,本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何 第三方产品或服务,不应被视为雅特力授权使用此类第三方产品或服务,或许可其中的任何知识产权,或者被视为涉及以任何方式使用任何 此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明,否则,雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证,包括但不限于有关适销性、适合特定用途(及其依据任何司法管辖区的法律的对应情况),或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品: (A) 对安全性有特别要求的应用,如:生命支持、主动植入设备或对产品功能安全有要求的系统; (B) 航空应用; (C) 汽车应用或汽车环境; (D) 航天应用或航天环境,且/或(E) 武器。因雅特力产品不是为前述应用设计的,而采购商擅自将其用于前述应用,即使采购商向雅特力发出了书面通知,风险由购买者单独承担,并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定,将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证 失效,并且不应以任何形式造成或扩大雅特力的任何责任。

© 2020 雅特力科技 (重庆) 有限公司 保留所有权