

Introdução a VERILOG

Visão geral da linguagem



O que é Verilog?


É uma Linguagem de descrição de Hardware (HDL)

IEEE Standard 1364-2005

Muito Importante!

NÃO confundir com
linguagens de
programação #include<stdio.h>
int main(void)






- Nível de abstração
- Produtividade



Síntese X Simulação






Behavior mod. X Structural mod.


Behavior

- Descreve somente as funcionalidades entrada/saída
- A estrutura interna fica a cargo da ferramenta de síntese



Structural


- Define as funcionalidades e estruturas internas dos circuitos
- Estruturas de hardware são especificadas explicitamente












Introdução a VERILOG

Estrutura dos Módulos







Módulos

```
module nome_modulo (lista de portas);
...
//Declarações de variáveis/nets
/*Lógica do
circuito*/
//Case-sensitive e espaços são ignorados
...
endmodule
```

Tipos de portas


- input
- output
- inout

Declaração de portas

<Tipo_porta> <Nome_porta>

Exemplo: Somador de 4bits

```
module somador
(input [3:0] a, b,
output [3:0] res);
...
//Implementação da lógica
...
endmodule
```





Data Types

Net

Representa conexões físicas entre componentes

wire: representa um fio ou um nó

tri: nó tri-state

suply 1: valor lógico 0 ______ suply 1: valor lógico 1 ______ '



Variable

Elemento para armazenamento temporário de dados

reg: variável de qualquer comprimento, sem sinal

integer: variável de 32 bits, sem sinal

Real, time, realtime: Não sintetizável

signed: modificador para indicar sinal!



Arrays

Wire [7:0] Barr;

Declaração de Arrays


<DataType> [a:b] nome [c:d]

Acesso à Arrays

nome [c:d] [a:b]

Exemplo: Array de 3 bytes

Reg [7:0] memoria [2:0]





Atribuições

- Atrib. Contínua (assign)
- É sempre ativa

Circuitos combinacionais

Modelados em apenas I linha



- Atrib. Procedural (always)
- Ativa de acordo com a lista de sensibilidade
- initial: não sintetizável

```
always @ (fio2)
(reg I = fio2;
```

Circuitos combinacionais

always @ (fio I, fio2...)
always @ (*)

Circuitos sequenciais

always @ (posedge clk, negedge reset)





Atribuições

Atrib. Contínua (assign)

Exemplo: Somador de 4bits

module somador
(input [3:0] a, b,
output [3:0] res);
assign/res = a+b;
endmodule

Atrib. Procedural (always)

	LHS		RHS
assign	wire	Ш	wire/reg
always	reg	Ш	wire/reg

```
module somador
(input [3:0] a, b,
output reg [3:0] res);
always @ (*)
res = a+b;
endmodute
```

Begin ... End Equivalente as {} em C. Agrupamento de comandos em mais de uma linha




Atribuições

Blocking (=)

Executada linha a linha, na sequência

Nonblocking (<=)


 O lado direito de todas as atribuições são avaliados no mesmo instante



Recomendação:

= Circ. Combinatório`

<= Circ. Sequencial





Constantes Numéricas

<tamanho(quant. de BITs)> base numérica> <valor da constante>

Base default: decimal

Tamanho default: 32 bits

Decimal: d


Hexa: h

Binário: **b**

Octal: o

Signed: **s**

Exemplo:














Introdução a VERILOG


Instanciação de Módulos





Módulo X

module ModuloX
(input a, b,
output c,...,d);
....
endmodule




module somador
(input [3:0] a, b,
output [3:0] res);
assign res = a+b;
endmodule


 Sempre instanciar pelo NOME das portas

Exemplo: Somador de 4bits

```
• <"tipo"_do_modulo>
  <nome_da_Instância>
  (.nome_da_porta | (fio | _conectado),
   .nome_da_porta2(fio2_conectado), ...,
   .nome_da_portan(fion_conectado));
```



A ordem das portas não importa!




Exemplo: Somador de 4bits com 3 entradas


```
wire [3:0] fio_a, fio_b, fio_c, fio_res, fio_aux;

Somador SomSimples I (a(fio_a), b(fio_b), res(fio_aux));

Somador SomSimples 2 (.a(fio_aux), .b(fio_c), .res(fio_res));
```



















Introdução a VERILOG

Operadores e Controle de fluxo

Operator Symbol	Functionality	Examples ain = 5 ; bin =	10 ; cin = 2'b	01 ; din = 2'b0z
(+)	Add, Positive	bin + cin ⇒ 11	+bin ⇒ 10	ain + din ⇒ x
-	Subtract, Negate	bin – cin ⇒ 9	-bin ⇒ -10	ain – din ⇒ x
*	Multiply	ain * bin ⇒ 50		
1	Divide	bin / ain ⇒ 2		
%	Modulus	bin % ain \Rightarrow 0		
**	Exponent*	ain ** 2 ⇒ 25		

Operator Symbol	Functionality	Examples ain = 3'b101; bin = 3'	b110 ; cin = 3'b01x
~/	Invert each bit	~ain ⇒ 3b'010	~cin ⇒ 3'b10x
& ✓	AND each bit	ain & bin ⇒ 3'b100	bin & cin ⇒ 3'b010
1	OR each bit	ain bin ⇒ 3'b111	bin cin ⇒ 3'b11x
A <	XOR each bit	ain ^ bin ⇒ 3'b011	bin ^ cin ⇒ 3'b10x
^~ or ~^	XNOR each bit	ain ^~ bin ⇒ 3'b100	bin ~^ cin ⇒ 3'b01x






Operator Symbol	Functionality	Examples ain = 3'b101; bin = 3'b110; cin = 3'b0	
/ >	Greater than	ain > bin ⇒ 1'b0	bin > cin ⇒ 1'bx
√ <	Less than	ain < bin ⇒ 1'b1	bin < cin ⇒ 1'bx
>=	Greater than or equal to	ain >= bin ⇒ 1'b0	bin >= cin ⇒ 1'bx
/<=	Less than or equal to	ain <= bin ⇒ 1'b1	bin <= cin ⇒ 1'bx


Operator Symbol	Functionality	Examples ain = 3'b101; bin = 3	3'b110 ; cin = 3'b01x
√==	Equality	/ain == bin ⇒ 1'b0	cin == cin ⇒ 1'bx
√!=	Inequality	ain != bin ⇒ 1'b1	cin != cin ⇒ 1'bx
√=== <u>\</u>	Case equality	ain === bin ⇒ 1'b0	cin === cin ⇒ 1'b1
V!==)	Case inequality	ain !== bin ⇒ 1'b1	cin !== cin ⇒ 1'b0





Operator Symbol	Functionality	Examples ain = 4'b1010	; bin = 4'b10xz	; cin = 4'b111z
&	AND all bits	&ain ⇒ 1'b0	&bin ⇒ 1'b0	&cin ⇒ 1'bx
~&	NAND all bits	~&ain ⇒ 1'b1	~&bin ⇒ 1'b1	~&cin ⇒ 1'bx
1	OR all bits	ain ⇒ 1'b1	bin ⇒ 1'b1	cin ⇒ 1'b1
~	NOR all bits	~ ain ⇒ 1'b0	~ bin ⇒ 1'b0	~ cin ⇒ 1'b0
٨	XOR all bits	^ain ⇒ 1'b0	^bin ⇒ 1'bx	^cin ⇒ 1'bx
^~ or ~^	XNOR all bits	~^ain ⇒ 1'b1	~^bin ⇒ 1'bx	~^cin ⇒ 1'bx





Operator Symbol	Functionality	Examples ain = 3'b101; bin = 3'b01x	
<<	Logical shift left	ain << 2 ⇒ 3'b100	bin << 2 ⇒ 3'bx00
>> \	Logical shift right	ain >> 2 ⇒ 3'b001	bin >> 2 ⇒ 3'b000
<<<	Arithmetic shift left	ain <<< 2 ⇒ 3'b100	bin <<< 2 ⇒ 3'bx00
>>>	Arithmetic shift right	ain >>> 2 ⇒ 3'b111 (signed)	bin >>> 2 ⇒3′b000 (signed)


Operator Symbol	Functionality	Format & Examples
?:	Conditional test	(condition) ? true_value : false_value sig_out = (sel == 2'b01) ? a : b
{}	Concatenate	ain = 3'b010; bin = 3'110 {ain,bin} ⇒ 6'b010110
{{}}	Replicate	{3 {3'b101} } ⇒ 9'b101101101



Controle de fluxo

• If - else

Sempre dentro de um Always





Controle de fluxo


• Case

Sempre dentro de um Always

Format:

```
case {expression}
  <condition1>:
        {sequence of statements}
        <condition2>:
        {sequence of statements}
...
        default : -- (optional)
        {sequence of statements}
endcase
```

Example:





Controle de fluxo

• Repeat

repeat loop - executes a fixed number of times

```
if (rotate == 1)
    repeat (8) begin
    tmp = data[15];
    data = {data << 1, tmp};
end</pre>
```

Repeats a rotate operation 8 times

Sempre dentro de um Always



Parâmetros

```
parameter size = 8;
reg [size-I:0] dataX;
```












Altera DE2

Placa FPGA




Placa Altera DE2






Placa Altera DE2 BOTÕES

• Total de 4 botões tácteis (com circuito de debounce).



- Identificação: KEY0 até KEY3.
- Nível BAIXO ativo (ao apertar o sinal é ZERO).








Placa Altera DE2

CHAVES

- 18 chaves (sem debounce)
 - Posição para baixo, sinal ZERO
 - Posição em alto, sinal UM
- Identificação: SW0 até SW17








Placa Altera DE2 LEDs


- 18 leds vermelhos (LEDR0 até LEDR17)
- 9 leds verdes (LEDG0 até LEDG8)
- Sinais de leds ativos em ALTO.






Placa Altera DE2 DISPLAYs de 7 SEGMENTOS

- 8 displays de 7 segmentos. HEX0 até HEX7.
- Nível baixo ativo











Placa Altera DE2

- LCD de 32 caracteres (2 linhas e 16 colunas)
- Biblioteca LCD Controller.v e LCD TEST2.v
- Caracteres agrupados de 2 em 2








Placa Altera DE2 CLOCKs

- Clocks internos:
 - 50 MHz (CLOCK_50)
 - 27 MHz (CLOCK_27)


















Introdução a VERILOG

Primeiro projeto Quartus II



Placa Altera DE2

Setup Experimental

