Acadêmico(a):		
Curso	Bacharelado em Ciência da Computação	
Disciplina	Arquitetura e Organização de Computadores	**Nota da Avaliação:**
Professor	Rafael Kingeski	
Atividade		

Execução em Pipeline

1. (5 Pontos) Considere um processador com pipeline de 5 estágios:

   - IF (Instruction Fetch) - Busca de instruções.
   - ID (Instruction Decode) - Decodificação de instruções e leitura do banco de registradores.
   - EX (Execute) - Execução ou cálculo de endereço.
   - MEM (Memory Access) - Acesso à memória de dados.
   - WB (Write Back) - Escrita do resultado.

   Considere o seguinte conjunto de instruções (todas independentes entre si):

```
I1: add R1, R2, R3
I2: sub R4, R5, R6
I3: and R7, R8, R9
I4: or  R10, R11, R12
```

   a) Preencha a tabela abaixo indicando em qual estágio cada instrução se encontra em cada ciclo de clock considerando pipeline:

Ciclo	I1	I2	I3	I4
1				
2				
3				
4				
5				
6				
7				
8				

   b) Quantos ciclos seriam necessários para executar essas instruções sem pipeline?

   c) Quantos ciclos foram necessários com pipeline?

   d) Explique qual foi a principal vantagem do uso de pipeline nesse caso.

2. (5 Pontos) Considere que instruções aritméticas usam todos os 5 estágios. Já a instrução de desvio condicional `beq` utiliza apenas os estágios IF, ID e EX, pois a decisão do desvio é tomada no estágio EX.

   Considere o seguinte trecho de código, sem considerar hazards:

```
I1: add R1, R2, R3
I2: sub R4, R5, R6
I3: beq R1, R4, L1
I4: and R7, R8, R9
```

   Preencha a tabela abaixo indicando em qual estágio cada instrução se encontra em cada ciclo de clock.

Ciclo	I1	I2	I3	I4
1				
2				
3				
4				
5				
6				
7				
8				

   a) Quantos ciclos foram necessários para concluir todas as instruções?

   b) Por que a instrução `beq` não utiliza os estágios MEM e WB?

   c) Compare este exercício com o anterior. O número total de ciclos mudou? Por quê?