МІНІСТЕРСТО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"



Кафедра ЕОМ

Лабораторної роботи №1

з дисципліни

«Моделювання комп'ютерних систем» Варіант 10

Виконав:

Студент групи KI-201 Гришканич А. М.

Перевірив:

Козак Н. Б.


Тема роботи. Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом **Elbert V2 – Spartan 3A FPGA**.

Мета роботи. Побудова дешифратора (згідно варіанту) за допомогою **ISE WebPACKTM Schematic Capture** та моделювання його роботи за допомогою симулятора **ISim**.

Завдання:

in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
0	0	0	1	0	0	1	0
0	1	1	1	0	1	0	1
1	0	0	1	0	0	1	0
1	1	1	0	0	1	1	0

Схема декодера, який шифрує задані функції:



Код, що реалізує підключення виводів схеми до фізичних виводів цільової FPGA., що знаходиться у файлі Dec3To5Constrain.ucf:


```
UCF for ElbertV2 Development Board
10
    CONFIG VCCAUX = "3.3";
11
12
     # Clock 12 MHz
13
     # NET "Clk"
                                       LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
    16
                                                    LED
   19
                                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
20
         NET "OUT O"
                                     LOC = P46
         NET "OUT_1"
                                                   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                     LOC = P47
21
                                     LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
         NET "OUT_2"
22
        NET "OUT 3"
23
         NET "OUT 4"
24
        NET "OUT 5"
2.5
         NET "LED[6]"
26
     # NET "LED[7]"
27
28
    29
30
                                               DP Switches
    31
32
                              LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
34
         NET "DPSwitch[2]"
                                      LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
35
          NET "DPSwitch[3]"
                                        LOC = P64
                                                      | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                       LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
37
          NET "DPSwitch[4]"
38
          NET "DPSwitch[5]"
          NET "DPSwitch[6]"
39
          NET "DPSwitch[7]"
```

Результат перевірки роботи схеми за допомогою симулятора ISim(всі варіанти вхідних сигналів було перебрано з 0 ps до 3ps):



Результат генерування ВІТ файлу для цільової FPGA:



Висновок: Я згенерував схему дешифратора, який шифрує вхідні сигнали відповідно до мого завдання у середовищі **Xilinx** зробивши аналіз результату у симуляторі **Isim** і дійшов висновку, що схема побудована правильно. Одже навчився працювати з базовими інструментами **Xilinx** і моделювати примітивні комп'ютерні схеми.