Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 \_ Aula\_12

Tema: Introdução à linguagem Verilog e simulação em Logisim (memórias)

## Orientação geral:

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt). Sugere-se usar como nome Guia\_xx.txt, onde xx indicará o guia, exemplo Guia\_01.txt. Todos os arquivos deverão conter identificações iniciais com o nome e matrícula, no caso de programas, usar comentários.

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues **separadamente**, com o código fonte e os módulos de testes, a fim de que possam ser compilados e verificados. Sugere-se usar como nomes Guia\_01yy.v, onde yy indicará a questão, exemplo Guia\_0101.v As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, em comentários. Quaisquer outras anotações, observações ou comentários poderão ser colocadas em arquivo texto (README.txt) acompanhando a entrega.


Outras formas de solução serão **opcionais**; não servirão para substituir as atividades a serem avaliadas. Caso entregues, poderão contar apenas como atividades extras. Os programas com funções desenvolvidas em C, Java ou Python (c, .java, py), como os modelos usados para verificação automática de testes das respostas; caso entregues, também deverão estar em arquivos **separados**, com o código fonte e e os módulos de testes, a fim de que possam ser compilados e verificados. As execuções deverão, preferencialmente, serão testadas mediante uso de redirecionamento de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Planilhas, caso venham a ser solicitadas, deverão ser **programadas** e/ou usar funções nativas. Serão suplementares e opcionais, e deverão ser entregues em formato texto, preferencialmente, com colunas separadas por tabulações ou no formato (.csv), acompanhando a solução em texto. Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também poderão ser aceitos como recursos suplementares para visualização, mas não servirão como substitutos e não terão validade para fins de avaliação.

Os *layouts* de circuitos deverão ser entregues no formato (**.circ**), identificados internamente. Os *layouts* de diagramas deverão ser entregues no formato (**.jff**), identificados externamente. Figuras exportadas pela ferramenta serão aceitas apenas como arquivos para visualização, mas **não** terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Atividade: Circuitos sequenciais – Memórias Todos os circuitos deverão ser simulados no Logisim.

01.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 1x4 (1 endereço para 4 bits) usando flip-flops do tipo JK como registradores de dados. Ver sugestão abaixo.



## DICA:


Supor que a escrita ocorrerá na borda de subida do *clock*, enquanto a leitura poderá ocorrer a partir da borda de descida do mesmo.


Caso o endereço não seja selecionado, a saída padrão poderá ser zero ou indefinida (x).


- 02.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 1x4 (1 endereço para 4 bits cada) usando duas memórias RAM 1x4.
- 03.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 2x8 (2 endereços para 8 bits cada) usando memórias RAM 1x4.
- 04.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 4x8 (4 endereços para 8 bits) usando memórias RAM 2x8.
- 05.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 8x8 (8 endereços para 8 bits) usando memórias RAM 4x8 do modelo acima (04).


## Extras

- 06.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 4x16 (4 endereços para 16 bits) usando memórias RAM 4x8.
- 07.) Projetar e descrever em Logisim e Verilog por portas um módulo para implementar uma memória RAM 8x16 (8 endereços para 16 bits) usando memórias RAM 1x16.









```
module dff ( output q, output qnot,
                                                         module tff (output q, output qnot,
             input d, input clk,
                                                                      input t, input clk,
             input preset, input clear );
                                                                      input preset, input clear );
reg q, qnot;
                                                         reg q, qnot;
always @( posedge clk )
begin
                                                         always @( posedge clk or ~preset or ~clear)
 if (clear)
              begin q \le 0; q = 1; end
                                                         begin
 else
                                                          if (~clear)
  if (preset) begin q <= 1; qnot <= 0; end
                                                          begin q \ll 0;
                                                                                  qnot <= 1; end
  else
                                                          else
              begin q <= d; qnot <= ~d; end
end
                                                          if (~preset)
                                                           begin q \ll 1;
                                                                                  qnot \le 0; end
endmodule // dff
                                                          else
                                                           begin
module jkff ( output q, output qnot,
                                                            if (t) begin q \le q; qnot \le qnot; end
        input j, input k,
                                                           end
        input clk, input preset, input clear );
                                                         end
reg q, qnot;
                                                         endmodule // tff
always @( posedge clk or
                                                         module srff (output q, output qnot,
           posedge preset or
                                                                       input s, input r, input clk,
           posedge clear)
                                                                       input preset, input clear );
begin
                                                         reg q, qnot;
 if (clear)
              begin q \le 0; q = 1; end
                                                         always @( posedge clk )
 else
                                                         begin
  if (preset) begin q <= 1; qnot <= 0; end
                                                          if (clear)
                                                                         begin q <= 0; qnot <= 1; end
  else
                                                          else
   if ( j & \simk ) begin q <= 1; qnot <= 0; end
                                                            if (preset) begin q <= 1; qnot <= 0; end
   else
                                                            else
    if (\sim i \& k) begin q \le 0; q \le 1; end
                                                             if (s \& r) begin q \le 1; q = 0; end
    else
                                                             else
    if ( i & k )
                                                              if (\sims & r) begin q <= 0; qnot <= 1; end
         begin q <= ~q; qnot <= ~qnot; end
                                                              else
end
                                                               if(s&r)
                                                                begin q <= 0; qnot <= 0; end // arbitrary
endmodule // jkff
                                                         end
                                                         endmodule // srff
```