

WEARABLE “SUPACLOCK”

AVANCE 3 | INTEGRACIÓN ESP32-S3, PCB PROTOTIPO Y CARCASA

GRUPO 10

INGENIERÍA ELÉCTRICA

28 DE MAYO DE 2026



CONTEXTO, REQUISITOS Y SOLUCIÓN

Problemática:

- Alta tasa de sedentarismo y sobrepeso en la población.
- Necesidad de fomentar hábitos saludables mediante monitoreo preventivo y accesible.

Requisitos de diseño:

- **Factor de forma:** *smartwatch* compacto y autónomo.
- **Biometría 5-en-1:** SpO₂, ritmo cardíaco, temperatura, podómetro y ECG monocanal.
- **Procesamiento edge:** clasificación local de actividad y telemetría BLE.

Solución propuesta: *SupaClock*

- Wearable de monitoreo continuo con enfoque biométrico y “cero distracciones”.
- **Hardware:** ESP32, sensores biométricos, IMU y pantalla LCD a color.
- **Ecosistema:** mediciones locales, registro de datos y comunicación hacia app/gateway.



Figura: *Identidad visual del proyecto SupaClock.*

OBJETIVO DE ESTA ENTREGA

Esta presentación consolida los avances posteriores a Entrega 2 y ordena el trabajo hacia el prototipo integrado.

- Migración del banco de desarrollo al **Seeed XIAO ESP32-S3**.
- Cierre del **diseño de PCB carrier** para el prototipo.
- Desarrollo de **carcasa paramétrica**.
- Integración con firmware ya validado: sensores, GUI, BLE, ECG y tareas FreeRTOS.



Foco

Pasar de subsistemas validados en protoboard a una unidad wearable ensamblable, repetible y testeable.

1. **Estado de la Entrega 2**
2. **Implementación con XIAO ESP32-S3**
3. **PCB final del prototipo**
4. **Carcasa paramétrica**
5. **Modelo de Machine Learning Edge**
6. **Pruebas y siguientes pasos**

ESTADO DEL PROYECTO

Firmware y sensores

- FreeRTOS separa ECG, IMU, PPG, GUI, BLE y sistema.
- I²C con mutex para BMI160, MAX30102, MAX30205 y MAX17048.
- ECG AD8232 por ADC/DMA; Pan-Tompkins validado offline.
- LVGL sobre ST7789 con navegación multipantalla.
- Deep sleep, wake-up por IMU, sensores low-power y BLE segmentado.

Integración y prototipado

- ESP32-C3 validó drivers, pero quedó justo en potencia, memoria y margen de ML.
- Capacitores externos entregan el pulso inicial de potencia requerido por el ESP32-C3 al encender.
- Nueva ESP32-S3 validada en la proto para avanzar hacia el carrier final.
- PCB de dos caras: top con display, ECG y botones; bottom con PPG, temperatura y pads ECG.
- Carcasa orientada a fijar PCB, electrodos, sensor óptico, placa térmica y correa.

Cambio clave: la ruta del prototipo final se centra en XIAO ESP32-S3 + carrier propio + carcasa.

XIAO ESP32-S3

IMPLEMENTACIÓN SOBRE SEEED XIAO ESP32-S3

Motivación

- Mayor margen de cómputo para ML local e inferencia TinyML.
- Mejor margen de memoria frente a LVGL, NimBLE, buffers DMA y tareas FreeRTOS.
- Plataforma más cercana al prototipo final, con USB-C integrado.
- Permite ordenar el diseño alrededor de un módulo compacto y reemplazable.

Asignación principal de pines

Función	GPIO XIAO S3
ECG OUT	GPIO1 / ADC1_CH0
ECG SDN	GPIO2
Backlight PWM	GPIO3
SPI DC	GPIO4
I2C SDA/SCL	GPIO5 / GPIO6
BTN NEXT	GPIO43
SPI CS	GPIO44
SPI SCK/MOSI	GPIO7 / GPIO9
BTN SELECT	GPIO8

Decisión de diseño

La v1 del carrier usa XIAO S3 en formato DIP/socket para facilitar reemplazo y debug; versiones posteriores pueden migrar a castellated/SMD.

Ruta de validación

1. Compilar firmware base con target ESP32-S3.
2. Validar I²C: BMI160, MAX30102, MAX30205, MAX17048.
3. Validar SPI: ST7789 + LVGL + backlight PWM.
4. Validar ADC/DMA: AD8232 y captura ECG.
5. Activar BLE y comprobar telemetría.
6. Medir consumo real con el carrier ensamblado.

Riesgos tratados desde diseño

- Menor cantidad de pines disponibles, lo cual nos obligó a quitar el pin de reset de la pantalla.
- El modo *light-sleep* tuvo que ser reconfigurado.

PCB FINAL


DISEÑO FINAL DE PCB PARA PROTOTIPO

Carrier SupaClock v1

- PCB propia para integrar el XIAO ESP32-S3 con display, sensores, ECG y botones.
- Diseño orientado a fabricación local/laboratorio: 2 capas, reglas LPKF y componentes manejables.
- Proyecto KiCad separado en hardware/SupaClock_Carrier.
- Mapa de pines congelado y sincronizado con firmware.

Avance

El carrier pasa a ser la fuente física de integración: ya no se depende del protoboard para posicionamiento ni cableado.



ARQUITECTURA FÍSICA DE LA PCB

Cara superior


- XIAO ESP32-S3 en socket/header.
- Display ST7789 1.69".
- AD8232 para ECG.
- MAX17048 como fuel gauge.
- Botones laterales y conectores de debug.

Cara inferior


- MAX30102 orientado a piel con ventana óptica.
- MAX30205 acoplado a placa térmica.
- Pads de ECG para contacto mediante pogo pins.

Por qué una sola PCB

Reduce cableado, mejora repetibilidad mecánica y permite alinear sensores, display, botones y carcasa desde el mismo sistema de coordenadas.



EVOLUCIÓN RESPECTO AL PROTOTIPO ANTERIOR



Antes: protoboard/perfboard para validar sensores y firmware.

Ahora

- Las interfaces ya están formalizadas en esquemático y PCB.
- Se elimina incertidumbre de cableado manual.
- El diseño permite probar interferencias reales de montaje: sensor-piel, caja, botones, display y BLE.
- La siguiente validación relevante es de **unidad cerrada**, no sólo de subsistema.

CARCASA


Criterios mecánicos

- Dos mitades impresas en PLA.
- Ventana superior para display ST7789.
- Aberturas laterales para botones y USB-C.
- Lugs para correa intercambiable.
- Bottom con ventanas para PPG, temperatura y contactos ECG.



Figura: Ensamble conceptual generado.


CARCASA: VISTAS DE INTEGRACIÓN



Vista superior



Perfil lateral



Contacto con piel

El diseño mecánico resuelve tres interfaces críticas: alineación del display, contacto estable de sensores con piel y posibilidad de abrir/cerrar el prototipo sin destruir la PCB.

DETALLES MECÁNICOS CRÍTICOS

- **MAX30102:** cutout circular para no bloquear el encapsulado óptico.
- **MAX30205:** placa de aluminio + pad térmico para mejorar acople piel-sensor.
- **ECG:** pernos M3 de acero inoxidable como electrodos, conectados a pads mediante pogo pins.
- **PCB:** standoffs y tornillos para fijar sin cargar los pads.
- **USB-C:** ranura lateral alineada con el conector del XIAO S3.




Figura: Detalle de lugs y geometría de brazaletes.

Resultado

La carcasa ya no es sólo envoltente: participa en la calidad de medición biométrica.

MACHINE LEARNING EDGE

EVOLUCIÓN DEL PROCESAMIENTO EDGE (C3 vs. S3)

Restricciones en la ESP32-C3

- **CPU:** Single-core RISC-V a 160 MHz. Carece de extensiones vectoriales/SIMD por hardware.
- **Memoria:** SRAM muy limitada. Después de inicializar NimBLE y LVGL, el heap disponible era de tan sólo ~99 KB.
- **Modelo:** Restringido a un tamaño < 30 KB de Flash y ≤ 10 KB de SRAM para no agotar el heap.


Oportunidades con Seeed XIAO S3

- **CPU:** Dual-core Xtensa LX7 a 240 MHz con FPU e instrucciones vectoriales dedicadas (**ESP-NN**).
- **Memoria:** 8 MB Flash y 8 MB de **PSRAM** externa octal.
- **Concurrencia:** La inferencia corre asíncronamente en el **Core 1**, aislando la ejecución de la GUI y la telemetría BLE que corren en el **Core 0**.
- **Modelo:** Permite una arquitectura profunda (~58 KB cuantizada) usando un Tensor Arena de 128 KB alocado en PSRAM.

ARQUITECTURA DEL MODELO DE ML (CNN 1D)

Diseño de la Red Convolutiva

- **Entrada:** Tensor de (200×6) correspondiente a acelerómetro y giroscopio (ejes X, Y, Z).
- **Capas Convolucionales:** 3 capas Conv1D con filtros progresivos (32, 64, 128) y kernels de tamaño 5 y 3 para capturar patrones inerciales temporales.
- **Pooling & Regularización:** Global Average Pooling (GAP) para colapsar la dimensión temporal y evitar sobreajuste, más Dropout de 0.3 en la capa densa.
- **Salida:** Softmax de 4 clases:
 1. **Reposo** (estado estacionario)
 2. **Caminar** (patrón cíclico de baja frecuencia)
 3. **Correr** (patrón cíclico de alta frecuencia)
 4. **Caída** (evento de impacto y aceleración extrema)



Parámetros Temporales


Ventana (200 muestras a 50 Hz): Representa 4.0 s de registro físico continuo. Permite aislar ciclos de marcha y tramos de caída.

Traslape (50 % / 100 muestras): Desliza la ventana cada 2.0 s. Mantiene la historia inercial de la ventana anterior para continuidad y reduce la latencia de respuesta del reloj.

PIPELINE DE DATOS E INTEGRACIÓN EN FIRMWARE

Flujo del Procesamiento Local

- **Muestreo:** El IMU BMI160 opera a una frecuencia física de 100 Hz.
- **Downsampling:** Un acumulador en la `har_task` promedia cada 2 muestras físicas consecutivas, generando una señal filtrada a **50 Hz**.
- **Ring Buffer:** Las muestras a 50 Hz ingresan a un buffer circular estático de 2.4 KB en SRAM para evitar fragmentar memoria.
- **Normalización:** Escalamiento a flotantes dividiendo los valores enteros crudos por 32768.0 (± 32768 a $[-1, 0, 1, 0]$).
- **Inferencia asíncrona:** El intérprete TFLite Micro ejecuta la inferencia a través de un blob binario compilado en el firmware (`har_model.c`).



Ventaja de la Clase Caída Integrada

Al clasificar la caída directamente dentro del softmax del modelo entrenado, se delega al aprendizaje profundo la capacidad de reconocer perfiles complejos de aceleración-giroscopio, eliminando el ajuste manual de heurísticas rígidas de impacto y free-fall.

EVOLUCIÓN FUTURA DEL MODELO DE ML

Opciones de Robustez del Modelo

■ Fusión PPG + IMU:

- ▶ Es viable incorporar la señal del fotodetector (MAX30102) como una entrada adicional al modelo convolucional.
- ▶ Integrar variables del ritmo cardíaco y variabilidad (HRV) como entrada de apoyo permite hacer la clasificación más robusta frente a falsos positivos.
- ▶ Ayuda a discriminar caídas reales de movimientos bruscos cotidianos mediante el contexto autonómico cardíaco.

■ Calibración y Personalización:

- ▶ Habilitar un proceso de calibración local “en caliente” para ajustar umbrales de activación específicos según el peso y patrón de marcha del usuario.

Dataset y Entrenamiento Continuo

■ Captura de Datos Reales:

- ▶ Uso continuo del recorder de Flutter (`csv_recorder.dart`) y la app de telemetría (`supaclock_monitor.py`) para almacenar trazas.
- ▶ Ampliación del dataset de entrenamiento a más sujetos de prueba para mejorar la generalización de la red neuronal.

■ Optimización de Pesos:

- ▶ Explorar técnicas de cuantización selectiva e introducción de pesos dispersos (pruning) para reducir aún más la huella del modelo en Flash, buscando bajar de los actuales ~58 KB.

PRUEBAS

PLAN DE VALIDACIÓN DE LA UNIDAD INTEGRADA

Mecánica

- Encaje y cierre repetido de carcasa.
- Alineación de botones, display y USB-C.
- Presión estable sobre sensor térmico y ventana PPG.
- Prueba de comodidad y peso en uso real.

Eléctrica

- Continuidad y aislación de electrodos ECG.
- Validación de rails 3.3 V y consumo por modo.
- BLE con caja cerrada.

Funcional

- HR/SpO₂ contra referencia externa.
- ECG con pernos/pogo pins vs captura directa.
- Temperatura con offset de carcasa caracterizado.
- IMU para podometría y dataset HAR.
- Autonomía por curva del MAX17048.

Criterio de avance

La unidad integrada debe reproducir los resultados de protoboard con degradación controlada y medible.

Prototipo funcional

1. Limpiar el diseño del prototipo hasta dejarlo completamente funcional y alineado con requisitos.
2. Cerrar DRC/ERC del carrier y validar rails, encendido y consumo en la unidad ensamblada.
3. Repetir bring-up por subsistema con la ESP32-S3 montada en la proto.

ML y producto final

1. Seguir tomando muestras para el modelo de Machine Learning.
2. Avanzar a dos placas para reducir el espacio horizontal del reloj, aceptando el trade-off de mayor altura.
3. Migrar a componentes SMD los sensores que sean más fáciles de independizar de sus módulos comerciales.

Meta de la siguiente iteración

Prototipo wearable cerrado: captura biométrica, visualización local y telemetría BLE desde el carrier XIAO S3.

ARQUITECTURA INTEGRADA Y ESTADO DE AVANCE (ENTREGA 3)

Bloque	Interfaz / Estado
BMI160 IMU	I ² C / 100 %
MAX30102 PPG	I ² C / 95 %
MAX30205 Temp.	I ² C / 100 %
MAX17048 Fuel	I ² C / 100 %
AD8232 ECG	ADC ₁ / 100 %
ST7789 Display	SPI / 100 %
PCB Carrier v1	listo / 100 %
App móvil	Flutter / 90 %
TinyML CNN 1D	TFLite / 70 %

- Integración física finalizada en la PCB.
- Soporte de potencia y carga por la XIAO S3.




Figura: Arquitectura de hardware y estado de avance integrado para la Entrega 3.

Demostración / Discusión

XIAO ESP32-S3 + PCB carrier + carcasa

Ruta de bring-up | puntos de riesgo | fabricación | pruebas de unidad integrada