

WEARABLE “SUPACLOCK”

AVANCE 3 | INTEGRACIÓN ESP32-S3, PCB PROTOTIPO Y CARCASA

GRUPO 10

INGENIERÍA ELÉCTRICA

26 DE MAYO DE 2026



CONTEXTO, REQUISITOS Y SOLUCIÓN

Problemática:

- Alta tasa de sedentarismo y sobrepeso en la población.
- Necesidad de fomentar hábitos saludables mediante monitoreo preventivo y accesible.

Requisitos de diseño:

- **Factor de forma:** *smartwatch* compacto y autónomo.
- **Biometría 5-en-1:** SpO₂, ritmo cardíaco, temperatura, podómetro y ECG monocanal.
- **Procesamiento edge:** clasificación local de actividad y telemetría BLE.

Solución propuesta: *SupaClock*

- Wearable de monitoreo continuo con enfoque biométrico y “cero distracciones”.
- **Hardware:** ESP32, sensores biométricos, IMU y pantalla LCD a color.
- **Ecosistema:** mediciones locales, registro de datos y comunicación hacia app/gateway.



Figura: *Identidad visual del proyecto SupaClock.*

OBJETIVO DE ESTA ENTREGA

Esta presentación consolida los avances posteriores a Entrega 2 y ordena el trabajo hacia el prototipo integrado.

- Migración del banco de desarrollo al **Seeed XIAO ESP32-S3**.
- Cierre del **diseño de PCB carrier** para el prototipo.
- Desarrollo de **carcasa paramétrica en OpenSCAD**.
- Integración con firmware ya validado: sensores, GUI, BLE, ECG y tareas FreeRTOS.



Foco

Pasar de subsistemas validados en protoboard a una unidad wearable ensamblable, repetible y testeable.

1. Estado de la Entrega 2
2. Implementación con XIAO ESP32-S3
3. PCB final del prototipo
4. Carcasa paramétrica en SCAD
5. Pruebas y siguientes pasos

ESTADO DEL PROYECTO

AVANCES CONSOLIDADOS DESDE ENTREGA 2

Firmware y sensores

- FreeRTOS separa ECG, IMU, PPG, GUI, BLE y sistema.
- I²C con mutex para BMI160, MAX30102, MAX30205 y MAX17048.
- ECG AD8232 por ADC/DMA; Pan-Tompkins validado offline.
- LVGL sobre ST7789 con navegación multipantalla.
- Deep sleep, wake-up por IMU, sensores low-power y BLE segmentado.

Integración y prototipado

- ESP32-C3 validó drivers, pero quedó justo en potencia, memoria y margen de ML.
- Capacitores externos entregan el pulso inicial de potencia requerido por el ESP32-C3 al encender.
- Nueva ESP32-S3 validada en la proto para avanzar hacia el carrier final.
- PCB de dos caras: top con display, ECG y botones; bottom con PPG, temperatura y pads ECG.
- Carcasa SCAD orientada a fijar PCB, electrodos, sensor óptico, placa térmica y correa.

Cambio clave: la ruta del prototipo final se centra en XIAO ESP32-S3 + carrier propio + carcasa SCAD.

ARQUITECTURA FUNCIONAL MANTENIDA

Bloque	Interfaz
BMI160 IMU	I ² C
MAX30102 PPG/SpO ₂	I ² C
MAX30205 temperatura	I ² C
MAX17048 fuel gauge	I ² C
AD8232 ECG	ADC1 + DMA
ST7789 display	SPI
Botones	GPIO

- Se conserva el particionado por drivers.
- El cambio principal es el **mapa físico de pines** y el soporte mecánico.




Figura: Bloques de hardware heredados del informe de avance.

XIAO ESP32-S3

IMPLEMENTACIÓN SOBRE SEEED XIAO ESP32-S3

Motivación

- Mayor margen de cómputo para ML local e inferencia TinyML.
- Mejor margen de memoria frente a LVGL, NimBLE, buffers DMA y tareas FreeRTOS.
- Plataforma más cercana al prototipo final, con USB-C integrado.
- Permite ordenar el diseño alrededor de un módulo compacto y reemplazable.

Decisión de diseño

La v1 del carrier usa XIAO S3 en formato DIP/socket para facilitar reemplazo y debug; versiones posteriores pueden migrar a castellated/SMD.

Asignación principal de pines

Función	GPIO XIAO S3
ECG OUT	GPIO1 / ADC1_CH0
ECG SDN	GPIO2
Backlight PWM	GPIO3
SPI DC	GPIO4
I2C SDA/SCL	GPIO5 / GPIO6
BTN NEXT	GPIO43
SPI CS	GPIO44
SPI SCK/MOSI	GPIO7 / GPIO9
BTN SELECT	GPIO8

Fuente del proyecto:

`include/supaclock_pinmap.h.`

Ruta de validación

1. Compilar firmware base con target ESP32-S3.
2. Validar I²C: BMI160, MAX30102, MAX30205, MAX17048.
3. Validar SPI: ST7789 + LVGL + backlight PWM.
4. Validar ADC/DMA: AD8232 y captura ECG.
5. Activar BLE y comprobar telemetría.
6. Medir consumo real con el carrier ensamblado.

Riesgos tratados desde diseño

- GPIO43/44 quedan usados por botón y chip-select, por lo que la consola debe ir por USB-Serial-JTAG.
- BMI160 INT1 no queda cableado en carrier v1; HAR y podometría operan por polling/FIFO.
- El carrier deja VBUS sin conectar: alimentación y carga quedan centralizadas en el XIAO.

Criterio


No se cambia la arquitectura de firmware hasta comprobar equivalencia funcional con el prototipo C3.

PCB FINAL

DISEÑO FINAL DE PCB PARA PROTOTIPO

Carrier SupaClock v1

- PCB propia para integrar el XIAO ESP32-S3 con display, sensores, ECG y botones.
- Diseño orientado a fabricación local/laboratorio: 2 capas, reglas LPKF y componentes manejables.
- Proyecto KiCad separado en hardware/SupaClock_Carrier.
- Mapa de pines congelado y sincronizado con firmware.



Avance

El carrier pasa a ser la fuente física de integración: ya no se depende del protoboard para posicionamiento ni cableado.

Figura: Placement de la PCB carrier v1.

ARQUITECTURA FÍSICA DE LA PCB

Cara superior


- XIAO ESP32-S3 en socket/header.
- Display ST7789 1.69".
- AD8232 para ECG.
- MAX17048 como fuel gauge.
- Botones laterales y conectores de debug.

Cara inferior


- MAX30102 orientado a piel con ventana óptica.
- MAX30205 acoplado a placa térmica.
- Pads de ECG para contacto mediante pogo pins.

Por qué una sola PCB


Reduce cableado, mejora repetibilidad mecánica y permite alinear sensores, display, botones y carcasa desde el mismo sistema de coordenadas.



EVOLUCIÓN RESPECTO AL PROTOTIPO ANTERIOR



Antes: protoboard/perfboard para validar sensores y firmware.



Ahora

- Las interfaces ya están formalizadas en esquemático y PCB.
- Se elimina incertidumbre de cableado manual.
- El diseño permite probar interferencias reales de montaje: sensor-piel, caja, botones, display y BLE.
- La siguiente validación relevante es de **unidad cerrada**, no sólo de subsistema.

Salto de madurez

El prototipo pasa de demostrar “que funciona” a demostrar “que se puede ensamblar y repetir”.

CARCASA SCAD

DISEÑO DE CARCASA EN OPENSCAD

Criterios mecánicos

- Dos mitades impresas en PLA.
- Ventana superior para display ST7789.
- Aberturas laterales para botones y USB-C.
- Lugs para correa intercambiable.
- Bottom con ventanas para PPG, temperatura y contactos ECG.


Ventaja de SCAD

Las cotas relevantes quedan parametrizadas: dimensiones, radios, lugs, cutouts, altura de caja y ubicación de elementos.



Figura: Ensamble conceptual generado desde los archivos SCAD.


CARCASA: VISTAS DE INTEGRACIÓN



Vista superior



Perfil lateral



Contacto con piel

El diseño mecánico resuelve tres interfaces críticas: alineación del display, contacto estable de sensores con piel y posibilidad de abrir/cerrar el prototipo sin destruir la PCB.

DETALLES MECÁNICOS CRÍTICOS

- **MAX30102:** cutout circular para no bloquear el encapsulado óptico.
- **MAX30205:** placa de aluminio + pad térmico para mejorar acople piel-sensor.
- **ECG:** pernos M3 de acero inoxidable como electrodos, conectados a pads mediante pogo pins.
- **PCB:** standoffs y tornillos para fijar sin cargar los pads.
- **USB-C:** ranura lateral alineada con el conector del XIAO S3.




Figura: Detalle de lugs y geometría de brazaletes.

Resultado

La carcasa ya no es sólo envolvente: participa en la calidad de medición biométrica.

PRUEBAS

PLAN DE VALIDACIÓN DE LA UNIDAD INTEGRADA

Mecánica

- Encaje y cierre repetido de carcasa.
- Alineación de botones, display y USB-C.
- Presión estable sobre sensor térmico y ventana PPG.
- Prueba de comodidad y peso en uso real.

Eléctrica

- Continuidad y aislación de electrodos ECG.
- Validación de rails 3.3 V y consumo por modo.
- BLE con caja cerrada.

Funcional

- HR/SpO₂ contra referencia externa.
- ECG con pernos/pogo pins vs captura directa.
- Temperatura con offset de carcasa caracterizado.
- IMU para podometría y dataset HAR.
- Autonomía por curva del MAX17048.

Criterio de avance

La unidad integrada debe reproducir los resultados de protoboard con degradación controlada y medible.

Prototipo funcional

1. Limpiar el diseño del prototipo hasta dejarlo completamente funcional y alineado con requisitos.
2. Cerrar DRC/ERC del carrier y validar rails, encendido y consumo en la unidad ensamblada.
3. Repetir bring-up por subsistema con la ESP32-S3 montada en la proto.

ML y producto final

1. Seguir tomando muestras para el modelo de Machine Learning.
2. Avanzar a dos placas para reducir el espacio horizontal del reloj, aceptando el trade-off de mayor altura.
3. Migrar a componentes SMD los sensores que sean más fáciles de independizar de sus módulos comerciales.

Meta de la siguiente iteración

Prototipo wearable cerrado: captura biométrica, visualización local y telemetría BLE desde el carrier XIAO S3.

Demostración / Discusión

XIAO ESP32-S3 + PCB carrier + carcasa SCAD

Ruta de bring-up | puntos de riesgo | fabricación | pruebas de unidad integrada