

WEARABLE “SUPACLOCK”

ENTREGA 4 | AVANCE 90 %

GRUPO 10

INGENIERÍA ELÉCTRICA

25 DE JUNIO DE 2026



Evolución por entregas

- **Entrega 0-1:** problema, requisitos, arquitectura de alto nivel y alcance biométrico.
- **Entrega 2:** sensores, firmware FreeRTOS, GUI, BLE y validación de subsistemas.
- **Entrega 3:** migración a XIAO ESP32-S3, carrier PCB, carcasa y ruta TinyML.
- **Entrega 4:** demostración del ECG en PCB, avances ML y cierre hacia el 100 %.

Tesis de esta entrega

Ya no estamos validando componentes aislados: estamos mostrando un prototipo funcional al 90 %, con los riesgos principales concentrados en manufactura, carcasa final y validación repetible.



OBJETIVO DE LA ENTREGA 4

Esta presentación consolida el avance al 90 % y ordena el tramo final del proyecto.

- Mostrar **ECG funcionando en la PCB**, con captura real y transmisión hacia la app.
- Presentar los avances de **Machine Learning** para reconocimiento de actividad humana.
- Explicar la **PCB final fabricada en China**, orientada a reducir altura y mejorar repetibilidad.
- Definir qué falta para cerrar el **100 %**: carcasa, validación, dataset y demo final.

90 %

Prototipo funcional
con cierre industrial pendiente

Criterio de avance

El 10 % restante no es “hacer que prenda”: es hacer que sea repetible, usable y validable como reloj cerrado.

ESTADO DEL PROYECTO AL 90 %


Bloque	Estado actual	Cierre hacia 100 %	Avance
ECG + PCB	Captura real desde AD8232 en carrier; streaming BLE a ~500 Hz.	Validar con carcasa cerrada, electrodos definitivos y ruido real.	OK
App + BLE	Dashboard, modo dev, REC IMU/ECG, consola y comandos.	Pulir experiencia de usuario y persistencia final de sesiones.	OK
Machine Learning	Validación inercial (clean/noisy) y análisis de robustez.	Dataset final, data augmentation y cierre de inferencia Core 1.	En cierre
PCB final	Carrier validado; versiones v3/v4 orientadas a reglas JLCPCB.	DRC final, pedido, ensamble y bring-up de placa fabricada en China.	En cierre
Carcasa	Prototipo impreso permitió detectar tolerancias, altura y contacto sensor-piel.	Rediseño compacto alineado a PCB final y sensores.	En cierre

Lectura del avance

El proyecto se mueve desde una demostración funcional de laboratorio hacia una unidad wearable repetible.

ECG EN PCB

ECG FUNCIONANDO EN LA PCB



Prototipo con PCB, XIAO ESP32-S3, AD8232, pantalla y carcasa impresa.

Qué se valida


- Ruta eléctrica: electrodos → AD8232 → ADC/DMA del ESP32-S3.
- Firmware capaz de activar/detener streaming ECG.
- App Flutter recibiendo paquetes BLE 0xFF03.
- Registro local de señal cruda para análisis posterior.

Resultado central

El ECG ya no depende de protoboard: funciona desde la integración física del reloj.

SEÑAL ECG REAL: ADQUISICIÓN Y TRANSMISIÓN

ECG crudo capturado por SupaClock



23.400
muestras registradas

46,8 s
duración capturada


500,2 Hz
frecuencia estimada

1143-3447
rango ADC raw

Cadena validada

PCB/AD8232 → ADC/DMA → BLE 20 B
(10 × int16) → Flutter → CSV/app.

BLE Y APP COMO BANCO DE PRUEBAS




Dashboard



vivo

IMU en



etiquetado

CSV

Canales BLE

UUID	Uso
FF01	IMU raw
FF02	TLV agregado
FF03	ECG raw
FF04	Comandos

Valor para el proyecto

La app permite probar, registrar y etiquetar datos sin depender de herramientas externas de consola.

MACHINE LEARNING

EVOLUCIÓN DEL CLASIFICADOR HAR (UPGRADE DEL MODELO)

El problema anterior (Umbrales)

- Alta propensión a falsos positivos en reposo ante movimientos cotidianos (escribir, rascarse).
- Dificultad para discernir entre caminar y correr.

La solución (CNN 1D)


- Extrae correlación espacio-temporal en 3 ejes.
- Ventana de 4s (200 muestras) filtra transitorios.

Integración en SupaClock

- ****Inferencia en Core 1****: Ejecución asíncrona (FreeRTOS) que no interrumpe la GUI ni el BLE.
- ****Ultra Latencia****: Inferencia < 10 ms optimizada por instrucciones vectoriales ****ESP-NN****.
- ****Estabilidad****: 99.52 % de precisión en estado de Reposo.

ARQUITECTURA DE LA RED CNN 1D EMBEBIDA

- **Entrada:** Tensor 200×6 (Acel/Giro a 50 Hz) normalizado en rango $[-1, 0, 1, 0]$.
- **Cuerpo Convolutacional (Extracción):**
 - ▶ Conv1D (32 fil, k=5) + MaxPool: Rasgos inerciales.
 - ▶ Conv1D (64 fil, k=5) + MaxPool: Ciclos de marcha.
 - ▶ Conv1D (64 fil, k=3) + MaxPool: Rasgos rápidos.
 - ▶ Conv1D (128 fil, k=3): Patrones abstractos.
- **Global Average Pooling (GAP):** Promedia la dimensión temporal ($25 \times 128 \rightarrow 128$). Reduce parámetros densos de 3200 a 128, logrando un modelo de sólo 73 KB.
- **Clasificador Final:** Capa Densa (64, relu) con Dropout (0.3) y salida Softmax de 4 clases (reposo, caminar, correr, caída).



RESULTADOS DE INFERENCIA: COMPARACIÓN CLEAN VS NOISY

Modelo	TFLite (KB)	Acc. Clean (%)	Acc. Noisy ($\sigma=0.05$) (%)
Model A (Baseline)	58.11	98.95 %	98.16 % (Excelente)
Model B (Ancho + L2)	188.32	98.29 %	98.43 % (Muy robusto)
Model C (Profundo)	73.09	98.82 %	94.88 % (Sensible)

Métricas por Clase (Model C - Clean):

- ****Reposo****: Prec. 99.52 % / Recall 98.81 %
- ****Caminar****: Prec. 99.10 % / Recall 99.55 %
- ****Correr****: Prec. 95.87 % / Recall 97.48 %

Validación Rigurosa

- Evaluación en test set separado (20 %).
- Copia con ruido Gaussiano simula jitter real.
- Model C es eficiente pero sensible al ruido físico.

ANÁLISIS DE DISEÑO: ¿PROFUNDIDAD O ANCHO?

Más Filtros (Model B - Ancho)

- Tamaño crece a 188.32 KB (3.2x).
- Consume mucha SRAM (Tensor Arena).
- Robusto al ruido por redundancia, pero propenso a sobreajuste.

Más Capas (Model C - Profundo)

- Tamaño compacto de 73 KB.
- Rasgos jerárquicos de alto nivel.
- Propaga ruido de alta frecuencia.


Decisión de Diseño (Siguiendo Avance)

La profundidad (más capas) es superior en microcontroladores por eficiencia de memoria.


Para corregir la sensibilidad al ruido del Model C, en el tramo final aplicaremos ****Data Augmentation**** (ruido Gaussiano en entrenamiento).

CIERRE FÍSICO

PCB FABRICADA EN CHINA PARA EL DISEÑO FINAL



Cara superior




Cara inferior

Motivación del cambio

- Reglas de fabricación más finas que LPKF local.
- Vías y pistas más pequeñas para aumentar densidad.
- Mejor repetibilidad y acabado industrial.
- Reducción de altura objetivo: **al menos 33 %**.

Meta geométrica

Si el prototipo ronda 22 mm de altura, una reducción de 33 % apunta a una carcasa del orden de 15 mm o menos. El valor final debe confirmarse con la placa ensamblada.



Aprendizajes del prototipo funcional

- La carcasa debe seguir a la PCB final, no al prototipo con headers.
- El contacto sensor-piel define calidad de PPG, temperatura y ECG.
- Botones, USB-C y electrodos requieren tolerancias reales.
- Debe poder abrirse/cerrarse sin cargar soldaduras ni pads.
- El diseño final debe priorizar altura, comodidad y acceso a sensores.

Cambio conceptual

La carcasa ya no es una envoltura: participa directamente en la calidad de medición biométrica.

RUTA AL 100 %

QUÉ FALTA PARA COMPLETAR EL 100 %

Hardware

- Pedir PCB China.
- Bring-up eléctrico.
- Validar consumo.
- Ajustar electrodos ECG.

Software / ML

- Dataset final.
- Matriz de confusión.
- Cuantización final.
- UI de estado HAR.

Mecánica

- Carcasa compacta.
- Ventanas de sensores.
- Botones y USB-C.
- Confort y montaje.

Validación

- Demo cerrada.
- Pruebas repetibles.
- Informe final.
- Video/evidencia.

Criterio de término

El 100 % se logra cuando el reloj mide ECG/biometría, clasifica actividad y se puede usar cerrado con una placa/carcasa repetible.


PLAN DE ATAQUE: 90 % → 100 %



Riesgo principal

El tramo final no es un problema aislado de código: combina tolerancias físicas, ruido real, contacto con piel, energía y repetibilidad de ensamblaje.

ARQUITECTURA INTEGRADA ACTUALIZADA



Arquitectura de hardware heredada de Entrega 3, ahora con ECG y app como evidencia central de integración.

Demostración / Discusión

ECG en PCB + BLE + avances ML

Placa final fabricada en China | rediseño de carcasa | validación para cierre 100 %

Mensaje final

El proyecto ya demuestra funcionamiento; la etapa final convierte ese funcionamiento en un reloj repetible, compacto y defendible.