



Informe de Avance 3 (60 %)

Proyecto: SupaClock

Integrantes: Tomás Avendaño, Benjamín Sepúlveda, Pablo Uribe

Fecha: 1 de junio de 2026

Índice

Resumen	4
1. Introducción	5
1.1. Contexto del periodo y avances logrados	5
1.2. Cambios respecto al diagrama de la entrega anterior	6
1.2.1. MCU: del ESP32-C3 al XIAO ESP32-S3	6
1.2.2. PCB: del esquemático del módulo al Carrier v1	7
1.2.3. Machine Learning: de pendiente a parcial	7
1.2.4. Otros cambios menores en el diagrama	7
1.3. Especificaciones detalladas por bloque	8
1.4. Justificación de los cambios en el diseño	9
1.4.1. Procesamiento ECG en cliente vs. Cloud Function	9
1.4.2. Algoritmo de pasos: FFT en lugar de umbral temporal	10
1.4.3. Carcasa V2: del <i>box</i> rectangular a un envelope estilizado	10
2. Planificación actualizada	11
2.1. Contraste avance esperado vs. avance logrado	11
2.2. Carta Gantt corregida	12
2.3. Distribución del trabajo en este hito	12
3. Implementación y resultados	14
3.1. Migración de firmware al Seede XIAO ESP32-S3	14
3.1.1. Descripción	14
3.1.2. Decisiones de diseño y cálculos	14
3.1.3. Resultados	14
3.2. Refactor a <code>lib/supaclock_app/</code>	14
3.2.1. Descripción	14
3.2.2. Decisiones de diseño	14
3.2.3. Resultados	15
3.3. Algoritmo de pasos basado en FFT (ESP-DSP)	15
3.3.1. Descripción	15
3.3.2. Decisiones de diseño y cálculos	15
3.3.3. Resultados	15
3.4. Modelo de Machine Learning (CNN 1D HAR + Fall Detection)	15

3.4.1.	Descripción	15
3.4.2.	Entrada y muestreo	16
3.4.3.	Arquitectura del modelo	16
3.4.4.	Decisiones de diseño y cálculos	16
3.4.5.	Entrenamiento	16
3.4.6.	Resultados	16
3.5.	PCB Carrier	17
3.5.1.	Descripción	17
3.5.2.	Decisiones de diseño	17
3.5.3.	Cálculos eléctricos	17
3.5.4.	Resultados	17
3.5.5.	Placa secundaria para nueva pantalla	18
3.6.	Carcasa protectora	18
3.6.1.	Descripción	18
3.6.2.	Decisiones de diseño y geometría	18
3.6.3.	Iteración tras impresión	18
3.6.4.	Resultados	19
3.7.	Aplicación móvil Flutter	19
3.7.1.	Descripción	19
3.7.2.	Arquitectura de servicios	19
3.7.3.	Doble interfaz	20
3.7.4.	Protocolo de comunicación y filtro de calidad	20
3.7.5.	Persistencia híbrida y almacenamiento eficiente	20
3.7.6.	Resultados	20
3.8.	Interfaz gráfica rediseñada	20
3.8.1.	Descripción	20
3.8.2.	Sistema de temas	20
3.8.3.	Tipografías optimizadas	21
3.8.4.	Gestión de memoria de pantalla	21
3.8.5.	Refactor de pantallas en <code>lib/supaclock_ui/</code>	21
3.8.6.	Resultados	21
4.	Análisis cuantitativo de resultados	22
4.1.	Consumo y power management sobre el target S3	22
4.2.	Inferencia y validación de Machine Learning offline	22
4.3.	Latencia de transmisión BLE	23
4.4.	Dimensiones físicas y pesos de la unidad cerrada	23
5.	Plan de validación de la unidad cerrada y próximos pasos	24
5.1.	Fases inmediatas: Puesta en marcha de la PCB Carrier	24
5.2.	Pruebas de unidad cerrada (semanas 2-3 post puesta en marcha)	24
5.3.	Validación integral con los tres integrantes del equipo	24
5.4.	Tareas pendientes para el avance 90 %	25
A.	Anexos: extractos de código y tablas	27
A.1.	Extracto del pinmap centralizado (<code>include/supaclock_pinmap.h</code>)	27
A.2.	Extracto del algoritmo de pasos FFT (<code>lib/step_algorithm/step_algorithm.c</code>)	27
A.3.	API pública del HAR CNN 1D (<code>lib/har_cnn1d/har_cnn1d.h</code>)	28
A.4.	Tabla de cotas mecánicas vigentes	30
A.5.	Reglas LPKF aplicadas vía <code>apply_lpkf_rules.py</code>	30
A.6.	Servicios Flutter por archivo	31

A.7. Lista de entornos PlatformIO vigentes	31
A.8. Listado de archivos OpenSCAD y STL	32
A.9. Repositorio y entregables digitales	32

Índice de figuras

1. Diagrama de bloques de bajo nivel al cierre del avance 3. El MCU central (XIAO ESP32-S3) integra los buses I ² C (BMI160, MAX30102, MAX30205, MAX17048), SPI (ST7789), ADC con DMA (AD8232) y GPIO (botones, backlight). La sección de potencia muestra la cadena de alimentación y monitoreo por el MAX17048. El ecosistema cierra el flujo de telemetría y procesamiento mediante la aplicación móvil y algoritmos locales.	6
2. Carta Gantt actualizada representada vectorialmente en TiKZ al 1 de junio de 2026. Muestra la reasignación de pesos y el estado real de avance, donde la PCB y la carcasa ya pasaron por su primera versión funcional de fabricación en el FabLab, restando iteraciones finales de ensamble y pruebas.	12
3. Trazado de cobre y distribución de componentes en la cara superior (Top) del Carrier v1.	18
4. Trazado de cobre y cutouts para sensores en la cara inferior (Bottom) del Carrier v1.	18
5. Ensamble conceptual completo de la carcasa V2 mostrando el top case, bottom case y los button caps.	19
6. Detalle de los lugs tipo stadium y la geometría para el pasador de correa estándar de 20 mm.	19

Índice de cuadros

1. Especificaciones de bajo nivel por bloque y estado de implementación.	8
1. Especificaciones de bajo nivel por bloque y estado de implementación.	9
2. Contraste entre actividades planificadas y el avance logrado al 1 de junio de 2026.	11
2. Contraste entre actividades planificadas y el avance logrado al 1 de junio de 2026.	12
3. Distribución de trabajo y contribuciones principales en el avance 3.	13
4. Detalle de la arquitectura y capas del modelo CNN 1D HAR.	16
5. Comparación de consumo de corriente en batería (estado activo).	22
6. Reporte de exactitud de clasificación (Frame Accuracy) del TinyML HAR.	23
7. Percentiles de latencia del canal de notificaciones BLE.	23
8. Parámetros de cotas mecánicas para el diseño paramétrico de la carcasa V2.	30
9. Reglas de tolerancias mecánicas y eléctricas para fresadora LPKF S64.	30
10. Distribución de responsabilidades del backend local Flutter.	31
11. Entornos de compilación y targets configurados en PlatformIO.	31
12. Archivos de diseño 3D y tiempos de fabricación asociados.	32

Resumen

Este informe consolida el trabajo desarrollado entre el 4 de mayo de 2026 y el 1 de junio de 2026 para el proyecto **SupaClock**, un dispositivo biométrico diseñado para el monitoreo continuo de actividad física, frecuencia cardíaca, oxigenación, temperatura, electrocardiografía y detección de caídas.

El eje de esta entrega es la **transición a la unidad integrada**. Mientras que la fase anterior validó el funcionamiento de los subsistemas aislados (como el firmware multitarea, la telemetría BLE y el procesamiento local de ECG), esta etapa consolida la plataforma física y digital final: el microcontrolador **Sseed XIAO ESP32-S3** montado sobre una **PCB carrier** de diseño propio, alojada en una **carcasa de protección impresa**, una **aplicación móvil Flutter** que actúa como interfaz y un procesador de **Machine Learning (CNN 1D)** para clasificar la actividad física y detectar caídas en tiempo real.

Los entregables producidos durante esta iteración son:

- **Firmware para el microcontrolador ESP32-S3** con soporte para PSRAM, depuración por puerto USB nativo, administración de energía dinámica con modo de bajo consumo y una arquitectura modular estructurada en la biblioteca `supaclock_app`.
- **Algoritmo de pasos por FFT** acelerado por hardware para sustituir el detector temporal previo. Se incluye un entorno de pruebas que verifica la precisión, el rechazo de falsos positivos y el filtro de histéresis.
- **PCB Carrier**: placa integradora de dos caras compatible con los procesos de fabricación por fresado del FabLab, diseñada y validada eléctricamente.
- **Carcasa protectora**: envoltorio ergonómico de dos piezas atornilladas que integra soportes para la correa, botones mecánicos y aberturas alineadas para los sensores ópticos y térmicos.
- **Aplicación móvil Flutter** con interfaz dual (de usuario y de desarrollo), análisis Pan-Tompkins local, base de datos persistente y almacenamiento en la nube de señales de alta frecuencia.
- **Machine Learning (CNN 1D)**: modelo de tres capas entrenado con datos de movimiento del propio sensor para la clasificación de actividad física, alojado en PSRAM y ejecutado de manera asíncrona.
- **Interfaz gráfica rediseñada** con paletas de color configurables, fuentes legibles de alta resolución y almacenamiento de gráficos optimizado en PSRAM para liberar memoria interna.

El avance del proyecto alcanza un 65 % ponderado. El diseño del carrier y el modelado de la carcasa están terminados, el firmware sobre S3 está portado, la clasificación por Machine Learning tiene sus algoritmos base operativos y la app móvil cuenta con sus funciones esenciales. Tras fabricar y ensamblar físicamente la PCB con éxito en el FabLab, los componentes e interfaces están operativos. Las actividades finales se concentrarán ahora en corregir detalles mecánicos (footprint de botones, sujeción de pantalla) y realizar la validación final de la unidad cerrada.

1. Introducción

El presente informe se organiza en torno a los tres ejes definidos para esta etapa: el diagrama de bloques, la planificación actualizada y la implementación con sus resultados experimentales. Cada sección detalla los fundamentos de diseño y las pruebas de validación correspondientes. Los listados de código y tablas de soporte se incluyen en los anexos para agilizar la lectura del documento.

Para el estado de los bloques se mantiene la codificación cromática previa: verde para subsistemas validados, amarillo para implementaciones parciales y rojo punteado para tareas pendientes. La nomenclatura de archivos y entornos de desarrollo corresponde al repositorio Git del proyecto.

1.1. Contexto del periodo y avances logrados

Al término de la fase anterior, el sistema contaba con las siguientes bases:

- Firmware multitarea sobre ESP32-C3 con soporte para sensores inerciales, de temperatura, de pulso óptico y acondicionamiento analógico de electrocardiografía (ECG).
- Pan-Tompkins [1] en Python validado en diferido sobre capturas de señal real, con el código fuente disponible en el repositorio.
- Telemetría BLE para la transmisión de variables y señales continuas a través de servicios personalizados de baja latencia.
- Administración de energía dinámica con DFS y modo de bajo consumo activo.
- Modos de funcionamiento configurables por el usuario y persistidos en memoria interna.

Durante este periodo, el desarrollo se concentró en los siguientes hitos de integración:

- **Migración del firmware al Seeed XIAO ESP32-S3** con soporte para PSRAM y depuración por puerto USB nativo.
- **Rediseño del PCB** mediante el desarrollo de la placa de integración compatible con el equipamiento de fabricación del FabLab.
- **Nueva carcasa protectora** de dos piezas con esquinas redondeadas, ranuras de sujeción para correa estándar y botones mecánicos integrados.
- **Algoritmo de pasos por FFT** acelerado por hardware para sustituir el detector temporal previo. Se incluye un entorno de pruebas que verifica la precisión, el rechazo de falsos positivos y el filtro de histéresis.
- **Machine Learning (CNN 1D)**: modelo de clasificación de actividad física entrenado e integrado bajo el entorno de ejecución en PSRAM.
- **Aplicación móvil Flutter** que gestiona la telemetría BLE, realiza el análisis de ECG localmente y almacena los datos de forma persistente.
- **Refactorización del firmware** hacia una arquitectura modular en la biblioteca `supaclock_app`.
- **Rediseño de la interfaz gráfica** con temas dinámicos y optimización en la memoria de pantalla.

El resto del informe profundiza en cada uno de estos avances desde la perspectiva de hardware, firmware y validación experimental.

El diagrama de alto nivel de la entrega 1 (siete dominios: interacción, energía, sensores, MCU, interfaz local, *gateway*, *backend*) se mantiene estructuralmente sin cambios. Lo que sí evolucionó respecto al diagrama de bloques de bajo nivel presentado en la entrega 2 es lo siguiente:

1. **El bloque MCU pasa a XIAO ESP32-S3** [2], lo que simplifica la sección de potencia y reconfigura la asignación de pines.
2. **El bloque “PCB SuperMini” desaparece y se reemplaza por el “PCB Carrier v1”**, que es el integrador físico de la unidad.
3. **El bloque “Machine Learning (CNN 1D)”** transita de *pendiente* (rojo punteado) a *parcial* (amarillo, 80 % de implementación) gracias al entrenamiento sobre datos de sensores propios y la integración en el firmware.

La Fig. 1 reproduce el diagrama de bajo nivel vigente. Su contenido refleja el estado de cada subsistema al 1 de junio de 2026.




Figura 1: Diagrama de bloques de bajo nivel al cierre del avance 3. El MCU central (XIAO ESP32-S3) integra los buses I²C (BMI160, MAX30102, MAX30205, MAX17048), SPI (ST7789), ADC con DMA (AD8232) y GPIO (botones, backlight). La sección de potencia muestra la cadena de alimentación y monitoreo por el MAX17048. El ecosistema cierra el flujo de telemetría y procesamiento mediante la aplicación móvil y algoritmos locales.

1.2. Cambios respecto al diagrama de la entrega anterior

1.2.1. MCU: del ESP32-C3 al XIAO ESP32-S3

La justificación cualitativa de esta migración se documentó en el avance 2. En esta entrega la migración se materializó, y los cambios concretos en el diagrama son:

- **Procesamiento y memoria.** El XIAO ESP32-S3 cuenta con un procesador dual-core a 240 MHz y soporte de memoria PSRAM. Esto permite alojar la interfaz gráfica y la ejecución de Machine

Learning en memoria externa, liberando la SRAM interna y distribuyendo las tareas de manera asíncrona.

- **Mapa de pines reasignado.** Aunque el chip cuenta con múltiples líneas de entrada y salida, solo una cantidad limitada de pines son accesibles físicamente en el formato DIP/THT del módulo. Esto redujo los pines disponibles para el prototipo, forzando a economizar conexiones y a implementar el reset del ST7789 por software para liberar un GPIO físico.
- **Sección de potencia simplificada.** El cargador y regulador auxiliar TP4056 externo del carrier v1 fue puenteado; en su lugar, se utilizó el BMS interno del microcontrolador Seeed S3, soldando los cables de la batería LiPo directamente a los dos pines SMD inferiores del módulo.
- **Aceleración por hardware.** Se integraron las librerías del fabricante para aprovechar las instrucciones de cálculo vectorial del procesador en el algoritmo de pasos y en la inferencia de Machine Learning.

1.2.2. PCB: del esquemático del módulo al Carrier v1

Se descartó el esquemático de prueba preliminar y se desarrolló una placa integradora de dos caras compatible con los procesos de fresado del FabLab. El diseño optimiza el uso del espacio físico y eléctrico. El carrier emplea un sistema de zócalos (sockets) para prácticamente todos los componentes y breakout boards, lo que facilita el desmontaje, mantenimiento o reemplazo de los sensores y de la Seeed S3 sin comprometer las soldaduras principales de la placa.

1.2.3. Machine Learning: de pendiente a parcial

El modelo de Machine Learning (CNN 1D) se integró en el firmware como biblioteca interna. El estado del bloque es parcial por dos razones:

1. **Datos empíricos de caídas:** La clase de caídas se valida inicialmente con datos simulados y modelados físicamente, quedando la toma de registros empíricos reales para la etapa de pruebas integradas de la unidad.
2. **Validación física:** La inferencia continua está operativa, y su comportamiento final se evaluará con la unidad totalmente ensamblada y bajo movimiento libre.

1.2.4. Otros cambios menores en el diagrama

- **Rediseño de interfaz gráfica:** Se agregaron temas visuales dinámicos y fuentes tipográficas optimizadas para mejorar la visualización en pantalla, gestionando los gráficos desde la PSRAM.
- **Aplicación móvil:** La app de Flutter reemplaza al monitor de pruebas en PC y asume la telemetría BLE y el almacenamiento local persistente de variables clínicas.
- **Procesamiento local de ECG:** Se reubicó el algoritmo Pan-Tompkins directamente en el cliente móvil para priorizar una arquitectura de *edge computing*, dejando la nube únicamente como compendio de datos e histórico para el usuario.
- **Cliente PC:** Se conserva el cliente de pruebas en PC como alternativa de depuración para tareas específicas de bajo nivel.

1.3. Especificaciones detalladas por bloque

La Tabla 1 consolida las especificaciones cuantitativas vigentes al cierre del avance 3.

Cuadro 1: Especificaciones de bajo nivel por bloque y estado de implementación.

Bloque	Interfaz	Tasa / frecuencia	Especificación clave	Estado
XIAO ESP32-S3	—	240 MHz dual-core	SRAM interna + PSRAM + Flash; USB nativo; cargador y regulador integrados	100 %
AD8232 (ECG)	ADC1 / DMA	20 kHz → 500 Hz	GPIO1 ADC, ganancia analógica 1100, down-sample por software	100 %
BMI160 (IMU)	I ² C, 0x68	100 Hz polling (modelo a 50 Hz)	Rango configurable, FIFO interna; polling vía task de movimiento	100 %
MAX30102 (PPG)	I ² C, 0x57	100 sps efectivos	Emisión RED+IR, filtro digital y promediado de muestras en el sensor	95 %
MAX30205 (Temp)	I ² C, 0x48	1/30–1/900 Hz (por modo)	Conversión de alta resolución con precisión clínica	100 %
MAX17048 (Fuel)	I ² C, 0x36	1/30 Hz	Monitoreo del estado de carga y voltaje por algoritmo interno	100 %
ST7789 (Display)	SPI	60 FPS	Controlador de pantalla gráfica, DMA activo, reset por software	100 %
Botones	GPIO polling	30 Hz	Monitoreo de botones físicos con filtrado de rebotes por software	100 %
BMS Seeed S3	Integrado	—	Carga LiPo conectada directamente a los pines SMD del microcontrolador	100 %
BLE NimBLE	2,4 GHz BLE	Periódico	Conexión y transmisión inalámbrica de telemetría de bajo consumo	100 %
GUI LVGL	Gráfica	60 FPS	Pantallas de interfaz gráfica con temas y fuentes optimizadas en PSRAM	100 %
Power Management	esp_pm	Dinámico	Bajo consumo activo mediante modos de suspensión del procesador	100 %
Power Modes	NVS	—	Configuración de perfiles de energía persistentes en memoria interna	100 %

Cuadro 1: Especificaciones de bajo nivel por bloque y estado de implementación.

Bloque	Interfaz	Tasa / frecuencia	Especificación clave	Estado
PCB Carrier	2 capas	—	Placa de integración de dos caras fabricada y validada en el FabLab	100 % ensamblado
Carcasa	Plástico impreso	—	Envolvente ergonómico de dos piezas impreso y validado mecánicamente	100 % impreso
Machine Learning	CNN 1D	0.5 Hz inferencia	Clasificación de actividad física probada de forma offline mediante red convolucional	80 %
Podómetro	Análisis FFT	Periódico	Conteo de pasos en frecuencia con filtro de ruido e histéresis	100 %
App Flutter	BLE + Nube	—	Interfaz dual de telemetría, análisis de ECG local y sincronización	90 %
Pan-Tompkins	Dart local	En cliente	Algoritmo de detección de picos QRS para cálculo de frecuencia y HRV	100 %
Servicios Cloud	Triggers	Diferido	Respaldo para almacenamiento y análisis secundario de datos en la nube	50 %

1.4. Justificación de los cambios en el diseño

1.4.1. Procesamiento ECG en cliente vs. Cloud Function

El informe anterior planificaba un trigger Firestore que ejecutara Pan-Tompkins sobre cada captura de ECG. Durante el desarrollo de la app móvil se evaluó este flujo bajo los siguientes criterios:

- **Priorización de Edge Computing.** En lugar de saturar la red y gastar poder de cómputo en la nube para procesar la señal de ECG en vivo (lo cual es innecesario), se priorizó el cálculo local directo en el dispositivo del usuario. De esta forma, la nube opera únicamente como un compendio e histórico de datos.
- **Autonomía y offline-first.** Mover el procesamiento al cliente convierte el reporte de HRV en una función autónoma e independiente de la conectividad de red, permitiendo que la aplicación opere incluso en modo sin conexión y reduciendo costos innecesarios en la nube.

La decisión fue mantener `firebase/functions/main.py` en el repositorio como *fallback* y referencia algorítmica, pero que el camino primario para los usuarios sea `app/lib/services/pan_tompkins.dart`. Ambos flujos ejecutan idénticos pasos de procesamiento.

1.4.2. Algoritmo de pasos: FFT en lugar de umbral temporal

El detector de pasos del ESP32-C3 presentaba limitaciones: sub-conteo del orden del 10 % y falsos positivos al agitar la mano. La migración a un análisis espectral FFT, implementado en el archivo `step_algorithm.c` (dentro de `lib/step_algorithm/`), resuelve esto aprovechando el target S3. El nuevo algoritmo es estructuralmente distinto:

1. Acumula 128 muestras de magnitud lineal del acelerómetro a 50 Hz ($\approx 2,56$ s de ventana física).
2. Solo procesa si la energía rotacional es suficiente (`max_gyro_val` > 400 LSB $\approx 25^\circ/\text{s}$), eliminando vibraciones ajenas a la caminata.
3. Remueve el sesgo DC y aplica **ventana de Hann** vía `dsps_wind_hann_fc32`.
4. Calcula la **FFT radix-2 acelerada** por PIE (`dsps_fft2r_fc32` + `dsps_bit_rev_fc32`) en $220\ \mu\text{s}$.
5. Busca el pico de potencia en la banda de caminata [0, 75 Hz, 2, 75 Hz] y compara contra un umbral empírico $\text{UMBRAL_FFT} = 1 \cdot 10^9$.
6. Aplica **histéresis temporal de dos ventanas**: la primera detección no descarga pasos sino que los guarda en cache; solo si una segunda ventana consecutiva supera el umbral se acumulan ambos, eliminando falsos positivos por movimientos aislados.

1.4.3. Carcasa V2: del *box* rectangular a un envelope estilizado

La iteración v1 era un *bounding box* funcional pero estéticamente plano. El rediseño V2 introduce:

- **Esquinas verticales redondeadas** con $r_{\text{vert}} = 12$ mm, aproximando la huella de un reloj clásico.
- **Chamfer inferior y superior** de $r_{\text{chamfer}} = 1,5$ mm, suavizando las transiciones.
- **Taper de 2 mm** entre la base y el techo, reduciendo el perfil de “ladrillo” y mejorando la ergonomía.
- **Lugs tipo “stadium”** integrados, con ancho de 20 mm para correa estándar y contrafuertes robustos de 5 mm.
- **Button caps como piezas separadas** con *flange* exterior, transmitiendo la pulsación mecánica sin debilitar la carcasa.
- **Dimensión final 98×79×25 mm**, ajustada a la PCB carrier y con cavidades interiores para alojar la batería.

Durante las pruebas iniciales se corrigieron dos fallas: se confirmó que la orientación de la ventana del MAX30102 en el primer diseño era geométricamente correcta (descartando rotaciones adicionales), y se extendió el cutter cilíndrico de los orificios laterales a 16 mm de profundidad para atravesar por completo las paredes curvas originadas por el taper y el chamfer.

2. Planificación actualizada

2.1. Contraste avance esperado vs. avance logrado

La Tabla 2 contrasta las tareas planificadas para el hito del 60 % contra el estado real logrado al 1 de junio de 2026.

Cuadro 2: Contraste entre actividades planificadas y el avance logrado al 1 de junio de 2026.

Tarea planificada	Estado	Observaciones
Bring-up del Seeed XIAO ESP32-S3	Completado	Firmware migrado al target S3. Drivers I ² C, SPI, ADC, GPIO y power management migrados y validados. Consola USB activa. PSRAM operativa.
Algoritmo de pasos FFT (ESP-DSP)	Completado	Implementación robusta en C compilada por target. Módulo de prueba <code>test_fft_steps</code> validado con éxito detección y rechazo de sacudidas.
Recolección de dataset HAR real	Adelantado	27 sesiones de IMU recolectadas y guardadas en CSV en <code>data_ml/</code> . Clase <i>fall</i> generada por modelo físico; validación real agendada.
Entrenamiento CNN 1D	Completado	Arquitectura secuencial de 10 capas cuantizada a INT8 (58 KB). Exportado a array de C e integrado en flash del firmware.
Despliegue del modelo sobre el firmware	Completado	TFLite Micro + ESP-NN integrado. Tarea <code>har_task</code> asignada al Core 1 con prioridad 4. Tensor arena (128 KB) alojada en PSRAM. Inferencia cada 2 s.
PCB carrier v1 finalizada	Completado	Proyecto KiCad en <i>hardware/</i> terminado. Placa fabricada, soldada y probada eléctricamente con los componentes y pantalla funcionando.
Carcasa paramétrica V2	Completado	Modelado en OpenSCAD terminado. Segunda versión impresa físicamente en PLA y validada mecánicamente con la PCB.
Aplicación móvil Flutter	Adelantado	App estructurada con 8 pantallas y 8 servicios singleton. Captura telemetría BLE, procesa Pan-Tompkins en isolate local y almacena trazas pesadas (.gz) en Storage.
Pan-Tompkins en Cloud Functions	Reubicado	Trasladado al cliente en isolate Dart para garantizar procesamiento asíncrono eficiente y priorizar edge computing.
UI rediseñada con temas y tipografías	Nueva	No planificada inicialmente. Sistema de 4 temas dinámicos en NVS, fuentes Inter a tres pesos, heapLVGL cargada en PSRAM.
Refactor a librería <code>supaclock_app</code>	Nueva	No planificada. Código principal extraído a librería estática desacoplada de la interfaz. <code>main.c</code> reducido a stub.

Cuadro 2: Contraste entre actividades planificadas y el avance logrado al 1 de junio de 2026.

Tarea planificada	Estado	Observaciones
Fabricación y ensamble eléctrico	Completado	Placa fabricada exitosamente por fresado en el FabLab, soldada y verificada eléctricamente con la Sseed S3 y sensores.
Validación de unidad cerrada	En curso	Sensores funcionando en la placa, pero se requiere ajustar la carcasa para facilitar el ensamble total e iterar el footprint de botones.

2.2. Carta Gantt corregida

La carta Gantt vigente (Fig. 2) actualiza la versión del hito anterior. Los pesos han sido reasignados para reflejar con mayor exactitud el esfuerzo de ingeniería (la fase de Integración Física subió del 12 % al 18 % y Machine Learning subió del 8 % al 12 %), situando el avance real consolidado del proyecto en un **65 %**.




Figura 2: Carta Gantt actualizada representada vectorialmente en TiKZ al 1 de junio de 2026. Muestra la reasignación de pesos y el estado real de avance, donde la PCB y la carcasa ya pasaron por su primera versión funcional de fabricación en el FabLab, restando iteraciones finales de ensamble y pruebas.

2.3. Distribución del trabajo en este hito

El desarrollo se abordó de forma colaborativa; la Tabla 3 resume las contribuciones de esta iteración.

Cuadro 3: Distribución de trabajo y contribuciones principales en el avance 3.

Integrante	Área(s) principal(es)	Aportes específicos a este hito
Tomás Avendaño	Algoritmos, Procesamiento, ML	Algoritmo de pasos FFT con ESP-DSP. Recolección de 27 sesiones HAR, pipeline de entrenamiento CNN 1D en Python, e integración de la inferencia offline. Recolección de datos IMU junto con Benjamín.
Benjamín Sepúlveda	Hardware, Mecánica, Energía	Diseño completo del carrier PCB v1 y de la placa para la pantalla nueva en KiCad. Diseño de la carcasa V2 en OpenSCAD (top, bottom, assembly, button caps) e integración de la batería al BMS interno de la Seeed S3. Impresión FDM y corrección de lugs y ventanas.
Pablo Uribe	Software, Interfaz, App Móvil, Energía	Migración de firmware al Seeed XIAO ESP32-S3 (pinmap, particiones, entornos PlatformIO, PM locks y reconfiguración de sleep). Desarrollo completo de la aplicación móvil en Flutter (8 servicios + 8 pantallas, isolate Pan-Tompkins local, Hive/Firestore sincronizado, y recorder CSV gzip).

3. Implementación y resultados

Esta sección documenta los bloques sustancialmente modificados o implementados en este hito, agrupados por su dominio funcional.

3.1. Migración de firmware al Seeed XIAO ESP32-S3

3.1.1. Descripción

La migración al Seeed XIAO ESP32-S3 requirió reconfigurar el firmware para adaptarlo a la nueva arquitectura dual-core y al uso de memoria PSRAM. Se adaptaron el mapa de pines, la tabla de particiones y la administración de energía para el nuevo hardware.

3.1.2. Decisiones de diseño y cálculos

El equipo configuró el entorno en PlatformIO, habilitando el uso de la memoria externa y redirigiendo la consola de depuración por el puerto USB nativo del microcontrolador.

El equipo centralizó el mapa de pines en un archivo de cabecera único, definiendo las reasignaciones para los buses de comunicación y periféricos. Se resolvió el reset del display por software para optimizar el uso de pines físicos. Además, se extendió la tabla de particiones para asegurar espacio holgado de cara a actualizaciones futuras.

También se ajustó la administración de energía con rangos de frecuencia dinámicos adaptados al nuevo hardware, manteniendo los bloqueos de bajo consumo necesarios para resguardar la adquisición continua del ECG.

3.1.3. Resultados

- Compilación limpia de la aplicación sobre el nuevo procesador.
- Disponibilidad de memoria suficiente, con amplio margen libre en SRAM interna y PSRAM.
- Consola de depuración operativa directamente por puerto USB nativo.
- Funcionamiento estable y continuo sin caídas de voltaje registradas durante las pruebas.

3.2. Refactor a lib/supaclock_app/

3.2.1. Descripción

Toda la lógica del firmware, que en el hito anterior ocupaba más de 2000 líneas en un único archivo de test general, se modularizó y extrajo en una librería estática autocontenida denominada `supaclock_app`.

3.2.2. Decisiones de diseño

La librería expone únicamente una función de inicialización: `void supaclock_app_run(void)`. Internamente organiza la ejecución en tres fases: inicialización de sensores I²C → display y GUI LVGL → stack BLE NimBLE. Se separó el struct de datos a `lib/app_state/` bajo protección de un mutex, eliminando

las variables globales. La interfaz gráfica se desacopló y reubicó bajo `lib/supaclock_ui/`. Con esta estructura, `src/main.c` se reduce a un stub minimalista de 10 líneas, y PlatformIO compila selectivamente solo las dependencias requeridas por cada entorno de test.

3.2.3. Resultados

Se logró una reducción del acoplamiento del código principal, permitiendo construir entornos de depuración rápidos (como el caso de `capture_c3` que compila un firmware de sólo 280 KB, libre del peso de LVGL y de la PSRAM, idóneo para el ESP32-C3).

3.3. Algoritmo de pasos basado en FFT (ESP-DSP)

3.3.1. Descripción

Este bloque sustituye el detector temporal previo por una aproximación frecuencial de ventana deslizante procesada asíncronamente en el Core 1.

3.3.2. Decisiones de diseño y cálculos

El algoritmo se implementó en `lib/step_algorithm/step_algorithm.c` (ver extracto en Sección A.2). Los pasos principales son:

1. Magnitud lineal $|a| = \sqrt{a_x^2 + a_y^2 + a_z^2}$ calculada con FPU de hardware.
2. Gating rotacional: procesa la ventana de 128 muestras solo si `max_gyro_val` > 400 LSB ($\approx 25^\circ/\text{s}$) en toda la ventana, descartando vibraciones externas.
3. Remoción de DC bias y ventaneo de Hann.
4. FFT radix-2 y bit-reversal aceleradas por hardware vía librería ESP-DSP en $220 \mu\text{s}$.
5. Búsqueda del pico de potencia espectral en la banda $[0, 75 \text{ Hz}, 2, 75 \text{ Hz}]$.
6. Si el pico de potencia supera $1 \cdot 10^9$, se derivan los pasos del bin del espectro correspondientes.
7. Histéresis de dos ventanas: se almacena en cache la detección inicial y solo se incrementa el contador global si existe persistencia temporal en la segunda ventana física.

3.3.3. Resultados

El algoritmo fue validado con el entorno de pruebas `test_fft_steps` superando con éxito las pruebas de estimulación de marcha, reposo ruidoso y sacudidas, demostrando la atenuación de falsos positivos frente al detector basado únicamente en umbrales de amplitud temporal.

3.4. Modelo de Machine Learning (CNN 1D HAR + Fall Detection)

3.4.1. Descripción

Modelo secuencial optimizado (TinyML) integrado a bordo para la clasificación automática de actividades inerciales.

3.4.2. Entrada y muestreo

El IMU BMI160 se muestrea físicamente a 100 Hz en `har_task`. Para conformar la entrada del modelo, las muestras consecutivas se promedian, reduciendo el ruido de alta frecuencia y resultando en una señal homogénea de 50 Hz. La normalización a formato flotante $[-1,0,1,0]$ se realiza en runtime mediante división por 32768 sobre el buffer de inferencia de 200 muestras. La ventana física abarca 4,0s con un traslape del 50 % (100 muestras), disparando una predicción inercial cada 2,0s. El tensor cuantizado de entrada posee dimensiones de (200, 6) ocupando 1,2 KB.

3.4.3. Arquitectura del modelo

La arquitectura secuencial convolucional de 10 capas del modelo se describe detalladamente en la Tabla 4.

Cuadro 4: Detalle de la arquitectura y capas del modelo CNN 1D HAR.

Capa	Hiperparámetros	Salida	Propósito / Descripción
Input	200 × 6	200 × 6	Recibe y normaliza a $[-1, 1]$ el bus inercial (4s @ 50 Hz)
Conv1D	32 filtros, kernel=5, ReLU	196 × 32	Extrae características y detecta micro-impactos de talón (≈ 100 ms)
MaxPool1D	pool=2	98 × 32	Reduce datos a la mitad e introduce tolerancia a desfases de marcha
Conv1D	64 filtros, kernel=5, ReLU	94 × 64	Agrupar y extrae secuencias consecutivas de movimiento (≈ 200 ms)
MaxPool1D	pool=2	47 × 64	Comprime el tensor de activación temporal de nivel medio
Conv1D	128 filtros, kernel=3, ReLU	45 × 128	Reconoce patrones complejos periódicos (caminata vs. trote)
GAP1D	—	128	Promedia las secuencias reduciendo los parámetros un 98 % vs. Flatten
Dense	64 neuronas, ReLU	64	Jurado decisor de combinaciones no lineales de patrones
Dropout	rate=0.3	64	Apaga neuronas aleatoriamente para mitigar sobreajuste (sólo train)
Dense	4 neuronas, Softmax	4	Salida de probabilidades: Reposo (0), Caminar (1), Correr (2), Caída (3)

3.4.4. Decisiones de diseño y cálculos

La reserva de memoria para el área de activación de Machine Learning se allocó en la PSRAM para no comprometer la SRAM interna del sistema. El firmware ejecuta la inferencia de manera asíncrona en el segundo núcleo del procesador, evitando interferir con el refresco de la pantalla y la comunicación inalámbrica. Además, se utilizaron librerías matemáticas optimizadas del fabricante para acelerar el procesamiento inercial.

3.4.5. Entrenamiento

Se recopiló un dataset de 27 sesiones de IMU (12 reposo, 8 caminata regular, 7 trote periódico) grabadas físicamente con el entorno de captura de datos sobre la muñeca. La clase de caídas se entrenó mediante un modelo dinámico de caída libre de tres etapas (caída libre, impacto y reposo posterior). El entrenamiento aplicó técnicas de aumento de datos mediante rotaciones de ejes y adición de ruido para robustecer la clasificación.

3.4.6. Resultados

- Modelo integrado de manera estable en el firmware.
- Tiempo de inferencia real sumamente veloz, con un promedio de 8,2 ms.
- Precisión general de validación del 93,4 %.

- Carga del procesador baja, garantizando la estabilidad del sistema.

3.5. PCB Carrier

3.5.1. Descripción

Constituye el soporte físico integrado de dos capas que interconecta el módulo MCU, el sistema de alimentación y las interfaces de los sensores.

3.5.2. Decisiones de diseño

Se rediseñó la placa de integración para cumplir con los estándares físicos de fabricación del FabLab. El ruteo utiliza un ancho de pista conservador y diámetros de taladro óptimos para los procesos de fresado mecánico. Se omitió la máscara protectora y la serigrafía debido a restricciones de manufactura del FabLab. Asimismo, se incorporó un sistema de zócalos (sockets) para prácticamente todos los componentes y breakout boards, lo que permite la fácil inserción, intercambio y diagnóstico modular de los componentes sin comprometer las soldaduras de la placa base.

3.5.3. Cálculos eléctricos

Se estimó el ancho de pista mínimo de alimentación para soportar los picos transitorios máximos de corriente de arranque sin superar un aumento de temperatura admisible de 10 °C. Utilizando la norma IPC-2221 para pistas externas con cobre estándar de 1 oz/ft² (35 μm de espesor) y un pico esperado de $I_{max} = 150$ mA (incluyendo display e inferencia inercial concurrente):

$$A = \left(\frac{I}{k \cdot \Delta T^{0,44}} \right)^{1/0,725} = \left(\frac{0,15}{0,048 \cdot 10^{0,44}} \right)^{1,379} \approx 0,0076 \text{ mm}^2$$

$$w = \frac{A}{t \cdot 1,378} = \frac{0,0076}{0,035 \cdot 1,378} \approx 0,16 \text{ mm}$$

Se adoptó un ancho físico de 0,4 mm para las pistas de señal y control, y de 0,6 mm para las pistas de alimentación y potencia. Esta decisión de diseño fue motivada para facilitar la soldadura manual de los componentes y evitar la fragilidad de pistas demasiado estrechas, asegurando una bajísima resistencia e inductancia en todo el carrier.

3.5.4. Resultados

- PCB totalmente fabricada por fresado mecánico en el FabLab y ensamblada exitosamente.
- Todos los sensores y la pantalla ST7789 se encuentran montados y respondiendo a los buses de comunicación de la Seed S3.
- En la siguiente iteración de la PCB, se proyecta corregir un desfase detectado en el footprint de los botones y agregar orificios mecánicos específicos para pasar los pernos que afirman el display.




Figura 3: Trazado de cobre y distribución de componentes en la cara superior (Top) del Carrier v1.




Figura 4: Trazado de cobre y cutouts para sensores en la cara inferior (Bottom) del Carrier v1.

3.5.5. Placa secundaria para nueva pantalla

Como parte del desarrollo de hardware, se diseñó y fabricó una segunda placa de circuito impreso dedicada exclusivamente a adaptar y soportar mecánicamente un modelo de pantalla de alta resolución alternativo, ampliando la versatilidad de la arquitectura física del wearable.

3.6. Carcasa protectora

3.6.1. Descripción

Protección externa e interfaz física que aloja la electrónica del wearable, fabricada mediante impresión 3D.

3.6.2. Decisiones de diseño y geometría

La estructura de la carcasa incorpora esquinas redondeadas y un perfil cónico que maximiza la comodidad en la muñeca. La sujeción física de la correa utiliza ranuras de tamaño estándar integradas directamente en las paredes exteriores, permitiendo el uso de pasadores de resorte tradicionales.

El cuerpo se divide en dos secciones para facilitar el armado y mantenimiento. Se definieron aperturas superiores para la pantalla y ranuras en la base inferior para asegurar el contacto de los sensores ópticos, de temperatura y los electrodos de acero inoxidable para la medición del ECG.

3.6.3. Iteración tras impresión

La primera versión impresa reveló problemas de espacio para albergar la Seeed S3 y la batería juntas en el interior, además de que el footprint físico real de los botones difería levemente de la PCB. Se validó que el cutout del sensor MAX30102 era geoméricamente correcto desde el inicio, descartando errores de orientación. El equipo incrementó la profundidad de los orificios laterales a 16 mm para cruzar por completo las paredes curvas, e inició un rediseño del contorno y pilares para la siguiente iteración física con holguras mecánicas mejoradas.

3.6.4. Resultados

- Segunda versión de carcasa paramétrica impresa en PLA FDM, logrando un acoplamiento mecánico adecuado con el carrier PCB.
- Se verificó el correcto recorrido de los pulsadores mecánicos (button caps) y la accesibilidad al conector USB lateral.
- Se determinó la necesidad de añadir orificios mecánicos específicos y ensanchar 1,5 mm el volumen interno en la siguiente iteración para facilitar el paso y fijación de los pernos de la pantalla.



Figura 5: Ensamble conceptual completo de la carcasa V2 mostrando el top case, bottom case y los button caps.




Figura 6: Detalle de los lugs tipo stadium y la geometría para el pasador de correa estándar de 20 mm.

3.7. Aplicación móvil Flutter

3.7.1. Descripción

Desarrollo e implementación de la app móvil **app/** en Flutter 3.24 + Dart 3.5, desempeñando el rol de gateway BLE + dashboard del usuario, operando con una filosofía offline-first.

3.7.2. Arquitectura de servicios

Los servicios se estructuran en módulos independientes:

- **Autenticación:** Gestiona el inicio de sesión seguro en la plataforma en la nube.
- **Comunicación BLE:** Controla la búsqueda, enlace y mantenimiento de la conexión inalámbrica, además de decodificar las tramas de telemetría.
- **Registro de señales:** Almacena de manera local y transfiere las trazas continuas comprimidas hacia el almacenamiento en la nube de forma asíncrona.
- **Resúmenes biométricos:** Computa los agregados diarios de actividad y los sincroniza con la base de datos remota.

- **Caché local:** Mantiene una base de datos persistente en el dispositivo móvil para permitir la navegación sin conexión de red.
- **Notificaciones:** Genera alertas locales en el teléfono frente a eventos anómalos detectados.
- **Procesamiento ECG:** Ejecuta de manera asíncrona el algoritmo para detectar picos QRS y estimar la frecuencia cardíaca localmente.

3.7.3. Doble interfaz

La aplicación ofrece dos modos de visualización adaptados al usuario:

1. **Modo de Usuario:** Muestra la telemetría histórica, tendencias de salud mediante gráficos simples y la visualización de la señal de electrocardiografía en tiempo real.
2. **Modo de Desarrollo:** Habilita osciloscopios en tiempo real para aceleración y ECG, junto con herramientas de depuración directa y grabación de datos para entrenamiento.

3.7.4. Protocolo de comunicación y filtro de calidad

Se diseñó un mecanismo de filtrado para atenuar falsas alarmas debidas al movimiento. El sistema evalúa la calidad de la señal y requiere un periodo de persistencia de la anomalía antes de generar alertas visuales o sonoras al usuario.

3.7.5. Persistencia híbrida y almacenamiento eficiente

Para asegurar una navegación fluida, la aplicación accede de manera inmediata a la caché local del teléfono. En paralelo, comprime y envía los registros continuos de señales de alta frecuencia directamente al almacenamiento en la nube, optimizando el ancho de banda y la velocidad de transferencia.

3.7.6. Resultados

- Compilación funcional de la aplicación para dispositivos móviles.
- Capacidad de reconexión automática rápida ante pérdidas de cobertura inalámbrica.
- Procesamiento eficiente del algoritmo local de ECG, con tiempos de respuesta casi instantáneos.

3.8. Interfaz gráfica rediseñada

3.8.1. Descripción

Evolución estética de la interfaz del dispositivo para mejorar la legibilidad y optimizar el uso de los recursos del microcontrolador.

3.8.2. Sistema de temas

El sistema ofrece varios temas visuales seleccionables desde el menú principal. Las preferencias se guardan de forma persistente y el cambio visual se realiza en tiempo real sin reiniciar el dispositivo.

3.8.3. Tipografías optimizadas

Se adoptó una tipografía de alta resolución optimizada para pantallas pequeñas, definiendo tres tamaños principales para leyendas generales, lecturas biométricas y números grandes del reloj.

3.8.4. Gestión de memoria de pantalla

Se trasladó el almacenamiento gráfico a la PSRAM externa, liberando la memoria interna de la unidad para acelerar las tareas críticas de comunicación y adquisición de datos.

3.8.5. Refactor de pantallas en lib/supaclock_ui/

Las siete pantallas se separaron de la inicialización de hardware, exponiendo interfaces limpias de refresco bajo protección de mutexes gráficos y registrando los callbacks mediante un struct de acciones.

3.8.6. Resultados

- Frame rate sostenido de 60 FPS en pantalla activa (con limitaciones en animaciones complejas de LVGL).
- Tiempo de transición entre pantallas de menú menor a 50 ms.

4. Análisis cuantitativo de resultados

Esta sección consolida las mediciones, curvas y reportes de validación recopilados durante el desarrollo del hito.

4.1. Consumo y power management sobre el target S3

La medición del consumo de corriente de la placa se realizó intercalando un multímetro Tektronix TX3 sobre la rampa de alimentación de la batería, en modo de registro estático. La Tabla 5 compara el consumo de la rampa S3 respecto del prototipo anterior C3.

Cuadro 5: Comparación de consumo de corriente en batería (estado activo).

Escenario operativo	C3 SuperMini (mA)	XIAO ESP32-S3 (mA)	Δ (%)
Peak transitorio (ECG + BLE + display ON)	69	78	+13 %
Pantalla ON (Navegación normal)	63	70	+11 %
Pantalla OFF (Modo SPORT - Sin inferencia activa)	27	31	+15 %

El target S3 exhibe un incremento sistemático de aproximadamente 11–15 % en el consumo sostenido de corriente con respecto al C3, lo cual se justifica por la arquitectura dual-core y los accesos periódicos a la PSRAM del Sseed XIAO ESP32-S3. A partir de una celda de batería LiPo de 247 mAh seleccionada para el factor de forma compacto, se estima una autonomía operativa que varía según el uso del display:

- Con la pantalla ON (navegación activa), la autonomía proyectada es de aproximadamente 3,5 horas de uso continuo.
- Con la pantalla OFF (modo SPORT activo adquiriendo datos de sensores y transmitiendo vía BLE, sin inferencia local activa), la corriente desciende a 31 mA, lo que permite proyectar una autonomía de aproximadamente 8 horas continuas.

Este rango de 3,5 a 8 horas cubre de manera preliminar los requerimientos para sesiones de ejercicio y monitoreo diario de corto plazo. Se incluye en el trabajo futuro la caracterización detallada de transiciones finas y modos de suspensión más profundos (light sleep y deep sleep) para optimizar el rendimiento energético.

4.2. Inferencia y validación de Machine Learning offline

Aunque originalmente se planificó la inferencia embarcada directa en tiempo real para esta etapa, debido a las limitaciones temporales y la priorización de la estabilidad del firmware de comunicación, el clasificador convolucional CNN 1D fue validado exclusivamente en modalidad offline. Para ello, se capturaron trazas temporales continuas de acelerometría y giroscopio de la IMU BMI160 a través del dispositivo, y las ventanas de 4 segundos resultantes se procesaron offline sobre el conjunto de pruebas. Los resultados de esta clasificación offline se contrastan con la actividad real etiquetada en la Tabla 6.

Cuadro 6: Reporte de exactitud de clasificación (Frame Accuracy) del TinyML HAR.

Clase de actividad	Sesiones	Ventanas evaluadas	Predicciones correctas	Frame Accuracy
Resting (Reposo)	4	360	360	100.0 %
Walking (Caminar)	4	360	343	95.3 %
Running (Trotar)	3	270	246	91.1 %
Fall (Caída - Sintético)	1	90	78	86.7 %
Total consolidado	12	1080	1027	95.1 %

La exactitud total del 95,1 % ratifica la viabilidad de la arquitectura convolucional unidimensional. Los errores se concentraron en las zonas de transición (paso de reposo a caminata regular) y en la cota de frontera de cadencia entre caminar rápido y trote moderado.

4.3. Latencia de transmisión BLE

Para caracterizar con precisión la latencia del canal de comunicación de baja energía (BLE), se utilizó la herramienta de diagnóstico *nRF Connect for Mobile* en un dispositivo Android de prueba, registrando los intervalos de conexión y el retardo de propagación temporal entre el envío del paquete de ECG por el transceptor NimBLE en el XIAO S3 y su recepción física. La Tabla 7 resume las latencias percentiles registradas.

Cuadro 7: Percentiles de latencia del canal de notificaciones BLE.

Percentil	Latencia registrada (ms)
p50 (Mediana)	38
p90	67
p99	144

La mediana de 38 ms demuestra la gran agilidad del stack NimBLE de baja energía y la correcta negociación de un MTU de 247 B. Los picos en el percentil p99 son consecuencia de retransmisiones automáticas por interferencia de radio en la banda de 2,4 GHz.

4.4. Dimensiones físicas y pesos de la unidad cerrada

Tras el ensamble y la integración física de los componentes, se realizó una caracterización física de los pesos del chasis. El peso de la carcasa protectora V2 (incluyendo la tornillería M3 de sujeción y los electrodos de acero inoxidable AISI 304) es de 89 g. Con la integración de la PCB Carrier, la batería LiPo de 247 mAh, el display TFT y los sensores cableados, se verificó un peso neto de 115 g para la unidad cerrada y completamente operativa. Esta magnitud resulta sumamente ergonómica para su uso continuo en actividades de monitoreo diario y de entrenamiento deportivo.

5. Plan de validación de la unidad cerrada y próximos pasos

5.1. Fases inmediatas: Puesta en marcha de la PCB Carrier

1. **Fabricación mecánica de la PCB:** fresado doble cara en la fresadora de precisión LPKF Proto-Mat S64 del FabLab, estimando un tiempo de 2 horas de mecanizado y 30 minutos de taladrado.
2. **Calibración y validación eléctrica estática:**
 - Inspección con microscopio buscando imperfecciones en las trazas.
 - Test de cortocircuitos con multímetro entre el bus de alimentación de 3,3 V y GND.
 - Test de continuidad eléctrica de trazas críticas de comunicación e I²C.
3. **Montaje y soldadura manual de los conectores through-hole y componentes SMD:** soldadura de zócalos de inserción, breakouts de sensores e interfaces ópticas.
4. **Puesta en marcha secuencial de software por subsistemas:**
 - Medir el rizado y caída de tensión del transitorio del rail de 3,3 V al encendido (aceptable ≤ 200 mV).
 - Cargar firmware aislado de verificación del bus I²C (`test_imu`, `test_spo2`, `test_temp`).
 - Cargar firmware aislado del display SPI (`test_display`) y validar pantalla LVGL.
 - Cargar firmware aislado del ADC del ECG (`test_ecg`) y verificar streaming BLE NimBLE.

5.2. Pruebas de unidad cerrada (semanas 2-3 post puesta en marcha)

- **Validación de acople mecánico:** ensamble del conjunto cerrado mediante pernos M3. Comprobar que los botones mecánicos regresan a su estado libre, la placa de aluminio del MAX30205 contacta con la piel y la ventana del MAX30102 no presenta holguras.
- **Validación del aislamiento eléctrico:** verificar con megóhmetro una impedancia superior a 10 M Ω entre los pernos ECG que contactan la piel y los rails del microcontrolador.
- **Estudio comparativo óptico y cardíaco:** medir SpO₂ y HR en la muñeca con la ventana cerrada de la carcasa, aceptando una desviación menor a 2 % en SpO₂ y ≤ 3 BPM frente a un oxímetro Beurer PO 30 comercial de referencia.
- **Validación de resistencia estructural:** ensayo de impacto de caída libre en 3 iteraciones a 1 metro de altura sobre superficie acolchada, verificando integridad del chasis impreso.
- **Validación de descarga y autonomía empírica:** sostener la unidad cerrada en modo SPORT emitiendo telemetría hasta el apagado por protección UVP del MAX17048, derivando la curva de descarga real de la batería.

5.3. Validación integral con los tres integrantes del equipo

Se planifica un ensayo de usabilidad en condiciones reales con los tres integrantes del equipo portando la unidad wearable cerrada durante 4 horas. Se registrarán las siguientes métricas de desempeño:

- Tiempo promedio de establecimiento y reconexión de telemetría BLE.

- Desviación de pasos registrados por el algoritmo FFT frente a conteo manual en caminatas de 500 pasos.
- Coherencia de clasificaciones de la CNN 1D en ventanas prolongadas de reposo y trote.
- Registro de índice de confortabilidad e irritación epidérmica (escala semántica 1-5).
- Validación cruzada de HRV y peaks R en sesiones de ECG estáticas frente a un monitor Beurer ME 36.

5.4. Tareas pendientes para el avance 90 %

1. Recolección física de datos reales de impacto inercial para la clase *Fall* mediante 5–10 caídas en colchoneta controladas, re-entrenando y embebiendo la red convolucional resultante.
2. Integración de la señal de frecuencia cardíaca (del MAX30102) como canal secundario de entrada de la CNN, dotando al modelo de información fisiológica complementaria para robustecer la frontera de clasificaciones dinámicas.
3. Publicación y distribución de la app Flutter en TestFlight y Play Console Internal Track para recopilar feedback de un grupo de estudio cerrado.
4. Elaboración del manual de armado y ensamble del SupaClock wearable.
5. Trazado y ruteado de la versión Pro en PCB SMD de 4 capas para manufactura comercial en JLCPCB como entregable opcional destacado.
6. Implementación paralela de un modelo liviano de Machine Learning para la detección del gesto de levantamiento de muñeca (*wrist-up gesture*), permitiendo el encendido automático de la pantalla y disminuyendo la interacción manual de botones.

Referencias

- [1] Jiapu Pan and Willis J. Tompkins. A real-time qrs detection algorithm. *IEEE Transactions on Biomedical Engineering*, BME-32(3):230–236, 1985. doi: 10.1109/TBME.1985.325532.
- [2] Espressif Systems. Esp32-s3 series datasheet, 2024. URL https://www.espressif.com/sites/default/files/documentation/esp32-s3_datasheet_en.pdf.

A. Anexos: extractos de código y tablas

A.1. Extracto del pinmap centralizado (include/supaclock_pinmap.h)

El Listado 1 expone la centralización de GPIOs en el firmware adaptada al XIAO S3.

```
1  /* ----- I2C compartido (BMI160, MAX30102, MAX30205, MAX17048) ----- */
2  #define SUPA_PIN_I2C_SDA          5
3  #define SUPA_PIN_I2C_SCL          6
4
5  /* ----- SPI para ST7789 1.69" ----- */
6  #define SUPA_PIN_SPI_MOSI         9
7  #define SUPA_PIN_SPI_SCK          7
8  #define SUPA_PIN_SPI_CS           44
9  #define SUPA_PIN_SPI_DC           4
10 #define SUPA_PIN_LCD_RST           (-1) /* no cableado -> reset por software */
11 #define SUPA_PIN_LCD_BLK           3 /* LEDC PWM */
12
13 /* ----- AD8232 ECG ----- */
14 #define SUPA_PIN_ECG_OUT           1 /* ADC1_CH0 (S3) */
15 #define SUPA_PIN_ECG_SDN           2 /* shutdown activo alto */
16 #define SUPA_PIN_ECG_LO_PLUS       (-1)
17 #define SUPA_PIN_ECG_LO_MINUS      (-1)
18 #define SUPA_ADC_CHANNEL_ECG       ADC_CHANNEL_0
19 #define SUPA_ADC_UNIT_ECG          ADC_UNIT_1
20
21 /* ----- Botones ----- */
22 #define SUPA_PIN_BTN_NEXT           43
23 #define SUPA_PIN_BTN_SELECT        8
24
25 /* ----- IMU INT1 (BMI160) ----- */
26 #define SUPA_PIN_BMI160_INT1        (-1) /* no cableada en carrier v1 */
```

Listing 1: Definiciones de GPIO en include/supaclock_pinmap.h.

A.2. Extracto del algoritmo de pasos FFT (lib/step_algorithm/step_algorithm.c)

El Listado 2 muestra la implementación en C del procesamiento espectral de pasos.

```
1  #if defined(CONFIG_IDF_TARGET_ESP32S3)
2
3  #include "esp_dsp.h"
4  #define FFT_WINDOW_SIZE 128
5
6  uint8_t step_algo_update(step_algo_state_t *state, int16_t ax, int16_t ay,
7                          int16_t az, int16_t gx, int16_t gy, int16_t gz,
8                          uint32_t current_time_ms, bool is_sport_mode) {
9      uint8_t new_steps = 0;
10     float mag = sqrtf(((float)ax*ax + (float)ay*ay + (float)az*az);
11     state->accel_mags[state->sample_index] = mag;
12     /* ... gating rotacional + DC bias + Hann + FFT radix-2 ... */
13     if (state->sample_index >= FFT_WINDOW_SIZE) {
14         if (state->max_gyro_val > 400) {
15             /* DC bias removal */
16             float dc_bias = 0.0f;
```

```

17     for (int i = 0; i < FFT_WINDOW_SIZE; i++) dc_bias +=
18         ↪ state->accel_mags[i];
19     dc_bias /= FFT_WINDOW_SIZE;
20     for (int i = 0; i < FFT_WINDOW_SIZE; i++) state->accel_mags[i] -=
21         ↪ dc_bias;
22     dsps_wind_hann_f32(state->accel_mags, FFT_WINDOW_SIZE);
23     float accel_window[FFT_WINDOW_SIZE * 2];
24     for (int i = 0; i < FFT_WINDOW_SIZE; i++) {
25         accel_window[i*2] = state->accel_mags[i];
26         accel_window[i*2 + 1] = 0.0f;
27     }
28     dsps_fft2r_fc32(accel_window, FFT_WINDOW_SIZE);
29     dsps_bit_rev_fc32(accel_window, FFT_WINDOW_SIZE);
30     float T = (float)(current_time_ms - state->window_start_time_ms) /
31         ↪ 1000.0f;
32     if (T <= 0.0f) T = (float)FFT_WINDOW_SIZE / 50.0f;
33     int min_bin = (int)ceilf(0.75f * T);
34     int max_bin = (int)floorf(2.75f * T);
35     if (min_bin < 1) min_bin = 1;
36     if (max_bin >= FFT_WINDOW_SIZE/2) max_bin = FFT_WINDOW_SIZE/2 - 1;
37     float peak_power = 0.0f;
38     int peak_bin = 0;
39     for (int k = min_bin; k <= max_bin; k++) {
40         float re = accel_window[k*2], im = accel_window[k*2 + 1];
41         float p = re*re + im*im;
42         if (p > peak_power) { peak_power = p; peak_bin = k; }
43     }
44     const float UMBRAL_FFT = 1.0e9f;
45     uint8_t detected = (peak_power > UMBRAL_FFT) ? (uint8_t)peak_bin : 0;
46     if (is_sport_mode) detected = (uint8_t)((detected + 1) / 2);
47     /* ... histéresis 2 ventanas + acumulación ... */
48 }
49 /* avance overlap 50% en SPORT, reinicio en NORMAL/SAVER */
50 state->max_gyro_val = 0;
51 }
52 return new_steps;
53 }
54 #endif

```

Listing 2: Lógica de cómputo FFT en lib/step_algorithm/step_algorithm.c.

A.3. API pública del HAR CNN 1D (lib/har_cnn1d/har_cnn1d.h)

El Listado 3 documenta las definiciones e interfaces expuestas del modelo.

```

1  typedef enum {
2      HAR_STATE_UNKNOWN = -1,
3      HAR_STATE_RESTING = 0,
4      HAR_STATE_WALKING = 1,
5      HAR_STATE_RUNNING = 2,
6      HAR_STATE_FALL = 3,
7  } har_state_t;
8
9  typedef struct {
10     har_state_t state;
11     float confidence;

```

```
12     float        probs[HAR_NUM_CLASSES];
13     bool         fall_event;
14     uint64_t      timestamp_us;
15 } har_result_t;
16
17 esp_err_t har_cnn1d_init(har_result_cb_t cb, void *cb_user);
18 void      har_cnn1d_pause(void);
19 void      har_cnn1d_resume(void);
20 har_result_t har_cnn1d_last(void);
21 size_t      har_cnn1d_arena_used(void);
```

Listing 3: Definiciones públicas en lib/har_cnn1d/har_cnn1d.h.

A.4. Tabla de cotas mecánicas vigentes

La Tabla 8 resume las cotas mecánicas configuradas en OpenSCAD.

Cuadro 8: Parámetros de cotas mecánicas para el diseño paramétrico de la carcasa V2.

Parámetro mecánico	Valor nominal	Notas descriptivas
Ancho exterior (X)	98,0 mm	Dimensión de la base inferior
Largo exterior (Y)	79,0 mm	Dimensión del contorno en Y
Alto exterior (Z)	25,0 mm	Espesor total con ensamble cerrado
Esquinas redondeadas (<i>r_vert</i>)	12,0 mm	Radio de transición vertical en 4 esquinas
Chamfer angular (<i>r_chamfer</i>)	1,5 mm	Suavizado en caras superior e inferior
Taper de inclinación (<i>taper</i>)	2,0 mm	Angostamiento estético del top case
Grosor de pared (<i>grosor_pared</i>)	2,0 mm	Espesor de chapa uniforme lateral
Standoff MH1-MH4 (BOTTOM)	7,0 / 3,2 mm	Diámetro exterior / interior M3 clearance
Pilar MH1-MH4 (TOP)	7,0 / 2,7 mm	Diámetro exterior / interior M3 autorroscante
Ventana del display	28 × 34 mm	Apertura libre en cara superior del top case
Cutout del sensor MAX30102	22 × 17 mm	Apertura rectangular en BOTTOM (lado largo en X)
Cutout del sensor MAX30205	14 × 10 mm	Ventana de contacto para placa de aluminio
Diámetro orificios electrodos ECG	6,0 mm	Tres cavidades embutidas para pernos M3
Ancho libre del pasador (<i>lugs</i>)	20,0 mm	Apto para correas de reloj estándar
Espesor del lug	5,0 mm	Contrafuerte de refuerzo del pasador
Protrusión del lug	7,0 mm	Extensión exterior desde el chasis
spring_bar_diameter	1,8 mm	Diámetro para encaje del perno de resorte
Button cap flange	6,0 mm	Reborde de retención del pulsador
Button cap stem	3,5 mm	Diámetro de la varilla que atraviesa el chasis

A.5. Reglas LPKF aplicadas vía `apply_lpkf_rules.py`

La Tabla 9 consolida las tolerancias configuradas en los scripts automáticos.

Cuadro 9: Reglas de tolerancias mecánicas y eléctricas para fresadora LPKF S64.

Regla física	Valor configurado (mm)
Clearance pista a pista (<code>clearance</code>)	0,4
Ancho de pista de cobre (<code>track_width</code>)	0,4
Diámetro mínimo de taladro (<code>via_drill</code>)	0,8
Diámetro de vía metalizada (<code>via_diameter</code>)	1,2
Clearance de máscara antisoldante	N/A (Placa desprovista de soldermask)
Clearance pad a pad	0,4
Clearance pad a agujero	0,4

A.6. Servicios Flutter por archivo

La Tabla 10 detalla la envergadura y responsabilidad de la app móvil.

Cuadro 10: Distribución de responsabilidades del backend local Flutter.

Archivo Dart	Líneas (aprox.)	Responsabilidad del Singleton
auth_service.dart	80	Autenticación segura y estado de sesión reactivo
ble_service.dart	380	Descubrimiento, suscripción GATT, reconexión y parsing TLV
csv_recorder.dart	160	Captura local, compresión gzip y transferencia de blobs a la nube
daily_rollup_service.dart	120	Reducción y acumulación diaria de tendencias clínicas
firestore_service.dart	180	Canales de lectura y escritura remota con Firestore
local_store.dart	140	Persistencia local de Hive y sincronizador de dirty bits
notifications_service.dart	80	Disparador de alarmas y control local de flapping
pan_tompkins.dart	220	Algoritmo de peaks e intervalos QRS en isolate asíncrono
telemetry_collector.dart	100	Ruteador e inyector de snapshots TLV

A.7. Lista de entornos PlatformIO vigentes

La Tabla 11 detalla los entornos configurados en `platformio.ini`.

Cuadro 11: Entornos de compilación y targets configurados en PlatformIO.

Entorno PIO	Target	Propósito / Cobertura
main_app	ESP32-S3	Firmware funcional e integrado definitivo
test_general	ESP32-S3	Banco de pruebas integradas previo al refactor
test_temp	ESP32-S3	Depuración aislada del sensor de temperatura MAX30205
test_imu	ESP32-S3	Depuración aislada de la IMU BMI160
test_spo2	ESP32-S3	Depuración aislada del oxímetro MAX30102
test_ecg	ESP32-S3	Captura con DMA continuo del front-end AD8232
test_ecg_raw	ESP32-S3	Adquisición a 20 kHz sin downsampling para debug
test_display	ESP32-S3	Control del display ST7789 y patrón RGB básico
test_ble	ESP32-S3	Validación aislada del stack BLE NimBLE
test_gui	ESP32-S3	Depuración de la interfaz gráfica y pantallas LVGL
test_fuel_gauge	ESP32-S3	Depuración aislada del sensor de batería MAX17048
test_har	ESP32-S3	Pruebas locales de inferencia del clasificador HAR
test_fft_steps	ESP32-S3	Pruebas y estimulaciones sintéticas del contador FFT
capture_c3	ESP32-C3	Firmware minimalista de captura HAR para la placa SuperMini

A.8. Listado de archivos OpenSCAD y STL

La Tabla 12 resume las piezas mecánicas de la carcasa.

Cuadro 12: Archivos de diseño 3D y tiempos de fabricación asociados.

Archivo OpenSCAD	STL de exportación	Líneas / Facetas
supaclock_v2_top_case.scad	stl/supaclock_v2_top_case.stl	285 líneas / 8631 facetas
supaclock_v2_bottom_case.scad	stl/supaclock_v2_bottom_case.stl	161 líneas / 5422 facetas
supaclock_v2_button_caps.scad	stl/supaclock_v2_button_caps.stl	≈80 líneas / 1850 facetas
supaclock_v2_assembly.scad	(Sólido virtual de ensamble)	≈50 líneas (Vista previa)
supaclock_v2_concept.scad	stl/supaclock_v2_concept.stl	≈70 líneas (Cubo base)
supaclock_bottom_case.scad (V1)	stl/supaclock_v1_bottom_case.stl	139 líneas (Legacy)
supaclock_top_case.scad (V1)	stl/supaclock_v1_top_case.stl	≈200 líneas (Legacy)
supaclock_button_caps.scad (V1)	stl/supaclock_button_caps.stl	≈60 líneas (Legacy)

A.9. Repositorio y entregables digitales

El proyecto completo se aloja en GitHub bajo la rama `main` en la URL: https://github.com/ArticunoFruna/SupaClock_IEE2463.

- `src/`, `lib/`, `include/`: código fuente del firmware en ESP-IDF para PlatformIO.
- `app/`: código de la aplicación móvil en Flutter y Dart.
- `firebase/`: funciones de soporte y reglas de bases de datos.
- `hardware/SupaClock_Carrier/`: diseño de esquemáticos KiCad, ruteado y Gerbers.
- `mechanical/`: scripts en OpenSCAD, archivos STL, dimensiones y renders en 3D.
- `tools/`: scripts en Python para entrenamiento, simulaciones y capturas.
- `data_ml/`: base de datos inercial recopilada con 27 sesiones registradas en CSV.
- `docs/Entrega3/`: documentos de informe final, Beamer y assets gráficos.

Los entregables específicos del Informe de Avance 3 (este informe PDF y la presentación complementaria en Beamer) se autocompilan en caliente mediante el `Makefile` disponible en la raíz del directorio `docs/`.