





Unidad Profesional Interdisciplinaria en Ingeniería y Tecnologías Avanzadas

Sistemas Operativos en Tiempo Real

Manejo de interrupciones en Marte OS

Presenta:

José Arturo Clemente Pérez

Maestro:

Lamberto Maza Casas

Grupo: 3MV10

Fecha: 12/12/2018

Contenido

| Introducción | 3 |
|---|---|
| Interrupciones gestionadas por Marte OS | 4 |
| Interfaz para la gestión de interrupciones | 5 |
| Código propuesto y conclusiones | 6 |
| Referencias | 9 |
| | |
| Tabla de ilustraciones | |
| Ilustración 1 Rutina de servicio de interrupción [1] | |
| Ilustración 2 ISR asociada a cada tipo de interrupción [1] | 4 |
| Ilustración 3 Tabla de vectores de interrupción para una PC [1] | 4 |
| Ilustración 4 Thread asociada con ISR | 5 |
| Ilustración 5 Fuentes de interrupción [1] | 6 |

Introducción

El concepto fundamental a manejar es el de interrupción. Una interrupción se describe como un mecanismo mediante el cual es posible interrumpir la ejecución del programa ejecutado por la CPU. La mayoría de los dispositivos utilizan interrupciones para notificar a la CPU que se ha producido un evento como:

- Existencia de un nuevo dato disponible
- Posibilidad de enviar un dato nuevo
- Cambio de una línea de estado
- Algún error
- Y más...

Tras una interrupción el programa permanece suspendido mientras se ejecuta la "rutina de servicio de interrupción" (ISR: Interrupt Service Routine) como se puede observar en la siguiente ilustración:




Ilustración 1 Rutina de servicio de interrupción [1]

Las interrupciones pueden ser de origen interno o externo a la CPU:

- excepción: interrupción generada como consecuencia del resultado de una ejecución de una instrucción.
- interrupción software: generadas expresamente por el programa con una instrucción ensamblador.
- interrupción hardware: generada por un dispositivo.

Es necesario entender que las distintas interrupciones que se pueden producir en un computador se identifican mediante un número (tipo, prioridad de la interrupción), por ello se cuenta con la tabla de vectores de interrupción, la cual establece el enlace entre cada tipo de interrupción y su rutina de servicio de interrupción asociada (ISR), la siguiente imagen ilustra el control de rutinas desde el vector de interrupción:




Ilustración 2 ISR asociada a cada tipo de interrupción [1]

Interrupciones gestionadas por Marte OS

MaRTE OS proporciona una interfaz para la gestión de interrupciones a nivel de aplicación en la que se definen operaciones para la habilitación y des-habilitación de interrupciones, así como para la instalación de manejadores de interrupción tradicionales que son ejecutados a la más alta prioridad del sistema inmediatamente después de producirse la interrupción. Existen dos versiones equivalentes de la interfaz, una en lenguaje Ada y otra en C. La interfaz Ada se encuentra definida en el paquete Hardware_Interrupts, mientras que la versión C se define en el fichero de cabeceras <hwinterrupts.h>. Las operaciones proporcionadas por ambas versiones de la interfaz son equivalentes una a una. [2]

Las interrupciones manejadas por el sistema Marte OS para una PC se muestran en la siguiente ilustración.




Ilustración 3 Tabla de vectores de interrupción para una PC [1]

Ahora bien, Marte OS permite dos modelos de gestión de interrupciones que son:

Thread asociada con ISR - utilizado cuando el driver tiene un thread dedicado (es el único thread que accede directamente al dispositivo), tiene la ventaja de ser más sencillo y eficiente, con la desventaja que sólo puede haber un thread asociado con cada interrupción

Sincronización por semáforos - utilizado cuando varios threads de usuario acceden directamente al dispositivo, tiene la ventaja que un thread puede esperar a la vez a varias interrupciones o bien, varios threads pueden esperar a la misma interrupción, los threads se encolan en el semáforo y son atendidos por prioridad.

Para la investigación realizada en este documento, se consideró únicamente el modelo de una Thread asociada con ISR, a continuación, se muestra una ilustración de este modelo.




Ilustración 4 Thread asociada con ISR

Interfaz para la gestión de interrupciones

MaRTE OS proporciona una interfaz no estándar (en) que permite:

- Instalar y desinstalar manejadores de interrupción posix_intr_associate() y posix_intr_disassociate()
- Bloquear y desbloquear interrupciones posix intr lock() y posix intr unlock()
- Esperar interrupciones (Thread asociada con ISR) posix intr timedwait()

La identificación de las interrupciones se puede observar en la siguiente ilustración:

| TIMER_HWINTERRUPT | temporizador |
|-------------------------|-------------------------|
| KEYBOARD_HWINTERRUPT | teclado |
| SERIAL1_HWINTERRUPT | Puerto serie 1 |
| PARALLEL1_HWINTERRUPT | Puerto paralelo 1 |
| DISKETTE_HWINTERRUPT | Disquete |
| COPROCESSOR_HWINTERRUPT | Coprocesador matemático |
| | Resto de interrupciones |

Ilustración 5 Fuentes de interrupción [1]

Utilizando <intr.h>, se define el tipo intr_t para identificar las fuentes de interrupciones existentes en el sistema.

La interfaz anterior se refiere al lenguaje C, sin embargo, se puede traducir para el lenguaje ADA como se implementó en el salón de clases, la intención es utilizar las interrupciones de un dispositivo externo para realizar una acción en la PC, la siguiente sección se muestra el ejemplo dado en clase y además se da un código para interpretar las interrupciones por el teclado manejado por el sistema Marte OS.

Código propuesto y conclusiones

Ejemplo utilizado en clase, encendido de leds por manejo de interrupciones del puerto serie.

```
16.
       with MaRTE.Direct IO;
17.
18.
       procedure LEDs Parallel Port is
19.
20.
           package PHI renames POSIX Hardware Interrupts;
21.
22.
23.
           PP IRQ : constant PHI.Hardware_Interrupt :=
 PHI.PARALLEL1 INTERRUPT;
         PP_BASE_REG : constant IO_Port := 16#378#; --
PP_DATA_REG : constant IO_Port := PP_BASE_REG + 0; --
25.
           PP STATUS REG : constant IO Port := PP BASE REG + 1; --
           PP CONTROL REG : constant IO Port := PP BASE REG + 2; --
29.
           PP IRQ ENABLE : constant := 2#0001 0000#;
30.
31.
32.
33.
34.
           Notify IRQ : Boolean := True;
           function PP IRQ Handler
35.
36.
            (Area : in System.Address;
37.
              Intr : in PHI.Hardware Interrupt)
38.
            return PHI. Handler Return Code is
39.
          begin
             MaRTE.Direct IO.Put ("irg");
40.
41.
              if Notify IRQ = True then
                 Notify IRQ := False;
42.
43.
                 return PHI.POSIX INTR HANDLED NOTIFY;
44.
              else
45.
                  return PHI.POSIX INTR HANDLED DO NOT NOTIFY;
46.
              end if;
          end PP IRQ Handler;
47.
48.
           Intr : PHI.Hardware Interrupt;
49.
           Handler : PHI.Interrupt Handler;
50.
51.
       begin
           PHI. Associate (PP IRQ, PP IRQ Handler 'Unrestricted Access,
System.Null Address, 0);
53.
54.
           Outb P (PP CONTROL REG, PP IRQ ENABLE);
55.
56.
           PHI.Unlock (PP IRQ);
           loop
57.
             Notify IRQ := True;
58.
60.
              MaRTE.Direct IO.Put ("Se envian datos al puerto
 paralelo");
               Outb P (PP DATA REG, 2#00 001 001#); delay (0.5);
63.
64.
              Outb P (PP DATA REG, 2#00 010 010#); delay (0.5);
```

```
65. Outb_P (PP_DATA_REG, 2#00_100_100#); delay (0.5);
66. Outb_P (PP_DATA_REG, 2#00_010_010#); delay (0.5);
67. Outb_P (PP_DATA_REG, 2#00_001_001#); delay (0.5);
68. Outb_P (PP_DATA_REG, 2#00_000_000#);
69. end loop;
70. end LEDs Parallel Port;
```

Manejo de interrupciones del teclado

```
2. with MaRTE.HAL.IO; use MaRTE.HAL.IO;
3. -- for IRQs
4. with POSIX Hardware_Interrupts;
5. with System;
6. with MaRTE.Direct IO;
7.
8. procedure Observado Teclado is
9.
10.
           package PHI renames POSIX Hardware Interrupts;
11.
12.
13.
        PP IRQ : constant PHI.Hardware Interrupt :=
 PHI.KEYBOARD INTERRUPT;
15. -- PP_BASE_REG : constant IO_Port := 16#378#; --
16. -- PP_DATA_REG : constant IO_Port := PP_BASE_REG + 0; --
17. -- PP STATUS REG : constant IO Port := PP BASE REG + 1; --
18. -- PP CONTROL REG : constant IO Port := PP BASE REG + 2; --
    -- PP_IRQ ENABLE : constant := 2#0001 0000#;
19.
20.
21.
22.
23.
           Notify IRQ : Boolean := True;
24.
25.
          function PP IRQ Handler
           (Area : in System.Address;
26.
27.
             Intr : in PHI.Hardware Interrupt)
28.
           return PHI. Handler Return Code is
29.
          begin
30.
             MaRTE.Direct IO.Put ("irg");
31.
             if Notify IRQ = True then
32.
                 Notify IRQ := False;
33.
                 return PHI.POSIX INTR HANDLED NOTIFY;
34.
              else
35.
                 return PHI.POSIX INTR HANDLED DO NOT NOTIFY;
36.
             end if;
37.
          end PP IRQ Handler;
38.
           Intr : PHI.Hardware Interrupt;
39.
           Handler: PHI.Interrupt Handler;
40.
41.
       begin
      PHI.Associate (PP IRQ, PP IRQ Handler'Unrestricted Access,
System.Null Address, 0);
```

```
43.

44. -- Enable the interrupt

45. PHI.Unlock (PP_IRQ);

46. loop

47. Notify_IRQ := True;

48. -- MaRTE.Direct_IO.Put ("ANTES de PHI.Wait (Intr, Handler)");

49. -- PHI.Wait (Intr, Handler);

50. -- MaRTE.Direct_IO.Put ("Despues de PHI.Wait (Intr, Handler)");

51. MaRTE.Direct_IO.Put ("Se detecto una tecla pulsada en el teclado");

52. end loop;

53. end Observando_Teclado;
```

Esta es la conclusión del trabajo, con la implementación anterior se puede manejar una interrupción a la vez de cualquier medio disponible por el gestor de interrupciones de marte OS, los cuales se mostraron en las ilustraciones 3 y 4, a cada evento externo ocurrido, se puede realizar una acción en la computadora desde leer los datos recibidos hasta modificar otras áreas del código, en el código anterior, se modifica una parte del programa sin embargo aún no se logra leer los datos recibidos dando pauta para una investigación futura.

Referencias

- [1] M. Aldea, M. González. (2014). Gestión de Interrupciones en MaRTE OS. 10 de diciembre de 2018, de Universidad de Cantabria, Sitio web: https://www.istr.unican.es/asignaturas/PTR/PlatTR_02_interrupt_3en1.pdf
- [2] Mario Aldea Rivas. (2002). Planificación de Tareas en Sistemas Operativos de Tiempo Real Estricto para Aplicaciones Empotradas. Universidad de Cantabria: Santander.