

Instituto Tecnológico de Costa Rica

ÁREA DE INGENIERÍA EN COMPUTADORES

LABORATORIO DE ELEMENTOS ACTIVOS

Experimento 7: Transistores MOSFET como conmutadores y compuertas CMOS

Estudiantes: Arturo Chinchilla S. Gustavo Segura U.

Profesor: Ing. José Díaz

8 de marzo de 2019

Índice

1.	Resumen	2
2.	Introducción 2.1. Transistores MOSFET de tipo Enriquecimiento 2.2. Operación del Transistor NMOS 2.3. Operación del Transistor PMOS 2.4. Compuertas lógicas 2.4.1. Compuertas básicas	2 2 3 3 3
3.	Objetivos 3.1. Objetivo General	4 4
4.	Equipo y materiales	5
5.	Mediciones y tablas	5
6.	Análisis de resultados	5
7 .	Conclusiones	7
8.	Recomendaciones	7
9.	Apéndices y anexos	7
Ír	ndice de figuras	
	1. Modelo MOSFET. 2. Característica NMOS. 3. Característica PMOS. 4. Compuerta NOR utilizando interruptores 5. Compuerta NAND utilizando interruptores 6. Circuito de medición 1 7. Circuito de medición 2 8. Circuito de medición 2 9. Compuerta lógica 2 10. Compuerta lógica 2	2 2 3 6 6 7 7 8 8 8
Ír	ndice de cuadros	
	1. Tabla de verdad compuerta NOT	3 3 4 4 4 4 5 5 5 5 5
	11. Tabla de verdad para el circuito de la figura 10	Ę

1. Resumen

2. Introducción

2.1. Transistores MOSFET de tipo Enriquecimiento

Los transistores MOSFET de tipo enriquecimiento o E-MOSFET pueden ser transistores con canal de tipo N (NMOS) o canal de tipo P (PMOS), el modelo de ambos tipos está representado en la figura 1, y también se muestra el equivalente en pequeña señal de CA.




FIG. 8.37 *Modelo de señal pequeña del MOSFET tipo enriquecimiento.*

Figura 1: Modelo de señal pequeña del MOSFET tipo enriquecimiento. (tomado de [1])

2.2. Operación del Transistor NMOS

En la Fig. 2 se observa la curva característica del transistor MOSFET de canal de tipo N. Se nota que al aplicar $V_{GS}=0$ V no existe corriente de drenaje (Estado apagado), lo que cambia cuando V_{GS} es llevado por encima del nivel del voltaje de Umbral del dispositivo (V_{Th}), donde se nota la presencia de una corriente, y el aumento de esta corriente al elevar aún más el voltaje V_{GS} (Estado encendido)).




Figura 2: Característica del MOSFET NMOS de enriquecimiento que muestra las condiciones de encendido y apagado. (tomado de [1])

2.3. Operación del Transistor PMOS

En la Fig. 3 se observa la curva característica del transistor MOSFET de canal de tipo P. Se nota en esta curva que al aplicar en V_{GS} un voltaje negativo, menor al voltaje de Umbral del dispositivo dicho transistor se encuentra encendido, produciendo una corriente de drenaje, sin embargo al ir aumentando el voltaje en V_{GS} de manera que se encuentre entre el valor de Umbral y 0 V dicha corriente desaparece (Estado apagado).




Figura 3: Característica del MOSFET PMOS de enriquecimiento que muestra las condiciones de encendido y apagado. (tomado de [1])

2.4. Compuertas lógicas

Las compuertas lógicas son dispositivos digitales que cumplen una función booleana u otras funciones como sumar o restar. Estas

2.4.1. Compuertas básicas

NOT

Función $F = \neg A$

Cuadro 1: Tabla de verdad compuerta NOT

A	F
1	0
0	1

AND

Función F = A * B

Cuadro 2: Tabla de verdad compuerta AND

A	В	F
1	1	1
1	0	0
0	1	0
0	0	0

 \mathbf{NAND}

Función $F = \neg A + \neg B$

Cuadro 3: Tabla de verdad compuerta NAND

1	0
0	1
1	1
0	1
	0

 \mathbf{OR}

Función F = A * B

Cuadro 4: Tabla de verdad compuerta OR

$\begin{array}{cccccccccccccccccccccccccccccccccccc$	A	В	F
0 1 1	1	1	1
-	1	0	1
0 0 0	0	1	1
	0	0	0

NOR

Función $F = \neg (A + B)$

Cuadro 5: Tabla de verdad compuerta NOR

A	В	\mathbf{F}
1	1	0
1	0	0
0	1	0
0	0	1

XOR

Función $F = (\neg A)B + A(\neg B)$

Cuadro 6: Tabla de verdad compuerta XOR

Α	В	F
1	1	0
1	0	1
0	1	1
0	0	0

3. Objetivos

3.1. Objetivo General

Al finalizar el experimento y su análisis, el estudiante estará en capacidad de describir la operación y ventajas de los circuitos de conmutación CMOS.

3.2. Objetivos Específicos

■ Explicar las ventajas de uso de los circuitos CMOS como conmutadores en compuertas lógicas e inversores.

4. Equipo y materiales

Cuadro 7: Tabla de Materiales

Cantidad	Componente
1	Fuente CD
1	Generador de señales
1	Osciloscopio
1	Aislador de tierras (tapón aislador)
1	Multímetro digital
	Regleta de cables
1	Placa para prototipos
	alambre aislado $26/24$ AWG, alicates de punta, cortadora de cable
1	Resistencias de $5k\Omega$
3	Transistores de canal P VP2106
3	Transistores de canal N 2N7000G
2	Condensador de 0.1µ F

5. Mediciones y tablas

Cuadro 8: Medición de corriente consumida por el inversor para el circuito de la figura

	0 Hz	100 Hz	$1 \mathrm{kHz}$	$10 \mathrm{kHz}$	$100 \mathrm{kHz}$	$1 \mathrm{MHz}$	
Corriente (A)	-0.5m	$0.254 { m m}$	$0.268 { m m}$	$0.409 { m m}$	$0.523 { m m}$	$0.524 { m m}$	

Cuadro 9: Medición de corriente consumida por el inversor para el circuito de la figura 7

					$100 \mathrm{kHz}$	
Corriente (A)	0.02	$9.94 \mathrm{m}$	$9.941 { m m}$	$9.943 { m m}$	$9.969 \mathrm{m}$	0.01

Cuadro 10: Tabla de verdad para el circuito de la figura 9

E1	E2	Out
1	1	0
1	0	0
0	1	0
0	0	1

Cuadro 11: Tabla de verdad para el circuito de la figura 10

E1	E2	Out
1	1	0
1	0	1
0	1	1
0	0	1

6. Análisis de resultados

Existe una dependencia entre el consumo de corriente de los circuitos inversores con la frecuencia aplicada a cada uno de ellos.

En el Cuadro 8 se muestra la corriente consumida por el circuito inversor de la Figura 6, en este cuadro se nota que al aumentar la frecuencia la corriente también crece. Además se hace notable que en f=10kHz la corriente se duplica comparado a su anterior medición con f=1kHz.

En el Cuadro 9 se muestra la corriente consumida por el circuito inversor de la Figura 7, para este caso, solo al pasar de f=0Hz hasta la siguiente medición con f=100Hz se da un cambio significativo en dicha corriente. Sin embargo, al aumentar la frecuencia por encima de f=100Hz la corriente consumida no sufre cambios significativos.

De acuerdo con lo anterior el circuito de la Figura 6 presenta una mayor dependencia a la frecuencia, ya que la corriente consumida siempre aumenta al aumentar la frecuencia

La potencia dinámica consumida para el circuito de la Figura 8 se puede medir como:

$$P_L = AfC_L V_{DD} \tag{1}$$

Con:

A: Factor de actividad (en caso de un inversor es 1).

f: Frecuencia de conmutación.

 C_L : Capacitancia de carga.

 V_{DD} : Voltaje aplicado a la compuerta.

Utilizando la ecuación 1, podemos medir la potencia consumida por los circuitos de las figuras 6 y 7 como:

 $P_L = 1 * 1MHz0,01uF * 5V *$

 $P_L = 0.05W$

En los circuitos de las figuras 6 y7, se coloco un transistor NMOS en la parte baja, este actúa como un interruptor normalmente cerrado. Al aplicarse una señal de 5V, correspondiente a un 1 lógico, en su Gate este permite el paso de corriente entre Drain y Source al entrar en su zona de saturacion.

En el circuito de la figura 8 el transistor PMOS se comporta como un interruptor normalmente cerrado. Esto implica que para entrar a su zona de saturacion requiere un 0 lógico, mientras que si se le aplica una señal de 5V no permitirá el paso de portadores de carga entra Drain y Source. La pendiente de la curva de transición es dependiente de R_D , provocando que para un menor tiempo de transición es necesaria un carga que consumiría mayor potencia. En estos es posible controlar el voltaje de umbral para el inversor y la pendiente de transición es empinada, permitiendo un paso más veloz. Los transistores NMOS poseen una capacitacia en el rango de nano Faradios y son útiles para el control de cargas al actuar como interruptores, permitiendo extender la vida útil de la batería.

La compuerta lógica representada en la figura 9 cuya tabla de verdad vemos en el cuadro 10 corresponde a la función NOR. Esta es representable mediante interruptores mecánicos de la forma:




Figura 4: Compuerta NOR utilizando interruptores

EL circuito de la figura 10 se comprta como na compuerta logica de tipo NAND. La cual puede ser representada con interruptores como:




Figura 5: Compuerta NAND utilizando interruptores

Para que las compuertas logicas NOR y NAND actuen como inversores, es necesario fijar una de las entradas a un valor fijo de 5V o 0V. En el caso del circuito de la figura 9 se debe conectar la entrada E1 a 0V, mientras que la señal de entrada del inversor será E2 Para la compuerta NAND, es necesario conectar E1 a 5

7. Conclusiones

Para circuitos inversores la frecuencia es un elemento importante a tomar en cuenta, ya que esta modifica la corriente consumida por el circuito.

Se pueden construir compuertas lógicas a partir de transistores NMOS y PMOS en diferentes configuraciones.

Los transistores CMOS son muy sensibles a cargas estáticas, y un mal manejo de los mismos puede dañarlos, para ello es importante utilizar algún mecanismo como una pulsera anti estática para descargar el cuerpo de estas corrientes.

8. Recomendaciones

 Utilizar un sistema para descarga de estática almacenada en el cuerpo, esto con el fin de manipular los transistores N y P MOS sin dañarlos.

Siempre es importante tener las hojas de datos de los dispositivos que se utilizan para consultar voltajes, corrientes y configuraciones de los mismos.

9. Apéndices y anexos




Figura 6: Circuito de medición 1




Figura 7: Circuito de medición 2




Figura 8: Inversor CMOS




Figura 9: Compuerta lógica 1




Figura 10: Compuerta lógica $2\,$

Referencias

[1] R. Boylestad, L. Nashelsky, R.Navarro and F. Rodríguez *Electrónica*. México: Pearson Prentice Hall, 2009.