
آرين احدى نيا	طراحی سیستمهای دیجیتال
9.41. 4.4.4	تمرین ۴، سوال ۲

فرض معقول آن است که حالت اولیه را SO در نظر بگیریم. توجه بفرمایید که این نمودار قطعا مربوط به ماشین Mealy است. اگر که فلشهای متصل از SS به SO را در نظر بگیرید، خواهید دید که خروجی تنها تابعی از state نیست.

توجه بفرمایید که پس از مشاهده 100 در حالی که ورودی 1 است، خروجی برابر 1 میشود. بنابرین معقول است که در نظر بگیریم که مدار 1001 را مشاهده میکند. حال فرضیه خود را اثبات میکنیم. کافی است که به جای حالتها، مقدار مشاهده شده در آن لحظه را قرار دهیم.



همانگونه که مشاهده میکنید، با جایگذاری فوق، مدار در صدد یافتن غیر همپوشان 1001 است. توجه کنید که تنها حالت همپوشان به این صورت است که یک انتهایی با یک ابتدایی مشترک باشد. در این حالت ورودی باید 1001001 باشد که مدار این حالت را به عنوان الگوی مورد نظر شناسایی نمیکند.

مدار را مشابه سوال قبل پیادهسازی میکنیم.

```
S0: if (!in)
                         next = S0;
                     else
                         next = S1;
                 S1: if (!in)
                         next = S2;
                     else
                         next = S1;
                 S2: if (!in)
                         next = S3;
                     else
                         next = S1;
                 S3: next = S0;
            endcase
        end
    end
    always @(posedge clk, posedge reset) begin
        if (reset)
            state <= S0;</pre>
        else
            state <= next;</pre>
    end
    always @(*) begin
        if (in && state == S3)
            out = 1;
        else
            out = 0;
    end
endmodule
```

Testbench را به گونهای نوشتهایم که تمام ترکیبات مختلف از ۴ بیت در ورودی ظاهر شوند. مشاهده میکنیم که مدار تنها به 1001 واکنش نشان میدهد. همچنان در انتهای تست دو 1001 را به صورت همپوشان به مدار میدهیم و مشاهده میکنیم که مدار به ورودی دوم واکنشی نشان نمیدهد. این اثباتی بر فرضیه مطرح شده است.



توجه كنيد كه علت كوتاه بودن فعال شدن out، به دليل زمانبندى تغيير in است.