
طراحی سیستم های دیجیتال آرین احدی نیا تمرین ۴، سوال ۱

نمودار ماشین Mealy مورد نظر، به شکل زیر می شود.



برای پیادهسازی، یک مدار ترکیبی برای مشخص کردن حالت بعدی در نظر میگیریم.


```
always @(*) begin
    next = STT_START;
                          // To avoid `x` and `z`
    if (in || !in) begin
        case (state)
            STT_START:
                if (in)
                    next = STT_1;
                else
                    next = STT_0;
            STT 0:
                if (in)
                    next = STT_1;
                else
                    next = STT_0;
            STT_1:
                if (in)
                    next = STT_11;
                else
                    next = STT_0;
            STT_11:
                if (in)
                    next = STT_11;
                else
                    next = STT_110;
            STT_110:
                if (in)
                    next = STT_1;
                else
```

```
next = STT_1100;
             STT_1100:
                 if (in)
                      next = STT_11001;
                 else
                      next = STT_0;
             STT_11001:
                 if (in)
                      next = STT_11;
                 else
                      next = STT_0;
        endcase
    end
end
                                 همچنین بر سرضرب بالارونده کلاک، مقدار بعدی را در state قرار میدهیم.
always @(posedge clk, posedge reset) begin
    if (reset)
        state <= STT_START;</pre>
         state <= next;</pre>
end
همچنین یک مدار ترکیبی برای مشخص کردن خروجی از روی state و ورودی فعلی میسازیم. توجه کنید که خروجی
                                               تنها در صورتی برابر 1 است که در حالت 1100 باشیم و ورودی 1 باشد.
always @(*) begin
    if (in && state == STT_1100)
        out = 1;
    else
```

در ماشین Moore، خروجی به state وابسته است. بنابرین در FSM این ماشین، خروجی را در هر state مشخص میکنیم. FSM مورد نظر، به شکل زیر خواهد شد.

out = 0;

end



مشابها میتوانیم مدار مورد نظر را پیادهسازی کنیم. توجه کنید که در این پیادهسازی، state تنها در لبه بالارونده کلاک تغییر میکند. در ادامه بخشی از تغییر میکند. از آنجایی که خروجی نیز تابع state است، خروجی نیز تنها در لبه بالارونده کلاک تغییر میکند. در ادامه بخشی از کد را مشاهده میکنید که مربوط به موارد مذکور در پیادهسازی Moore میشود.

```
always @(posedge clk, posedge reset) begin
    if (reset)
        state <= STT_START;
    else
        state <= next;
end
assign out = (state == STT_11001);</pre>
```

توجه بفرمایید که در فایل ارسالی، پیادهسازی Moore به صورت comment نوشته شده است.




در تصاویر بالا میتوانید شکل موج به ترتیب ماشین Mealy و Moore پیادهسازی شده را مشاهده فرمایید. توجه کنید که این تفاوت در Output کاملا طبیعی است چراکه ماشین Mealy در لحظه خروجی خود را تغییر میدهد در صورتی که ماشین Moore، تابع state است.

به نام خداوند بخشنده مهربان

آرین احدی نیا	طراحی سیستمهای دیجیتال
9.4.1.4.4.4	تمرین ۴، سوال ۲

فرض معقول آن است که حالت اولیه را SO در نظر بگیریم. توجه بفرمایید که این نمودار قطعا مربوط به ماشین Mealy فرض معقول آن است که حالت اولیه را SO را در نظر بگیرید، خواهید دید که خروجی تنها تابعی از state نیست.

توجه بفرمایید که پس از مشاهده 100 در حالی که ورودی 1 است، خروجی برابر 1 میشود. بنابرین معقول است که در نظر بگیریم که مدار 1001 را مشاهده میکند. حال فرضیه خود را اثبات میکنیم. کافی است که به جای حالتها، مقدار مشاهده شده در آن لحظه را قرار دهیم.



همانگونه که مشاهده می کنید، با جایگذاری فوق، مدار در صدد یافتن غیر همپوشان 1001 است. توجه کنید که تنها حالت همپوشان به این صورت است که یک انتهایی با یک ابتدایی مشترک باشد. در این حالت ورودی باید 1001001 باشد که مدار این حالت را به عنوان الگوی مورد نظر شناسایی نمی کند.

مدار را مشابه سوال قبل پیادهسازی میکنیم.

```
S0: if (!in)
                         next = S0;
                     else
                         next = S1;
                S1: if (!in)
                         next = S2;
                    else
                         next = S1;
                S2: if (!in)
                         next = S3;
                    else
                         next = S1;
                S3: next = S0;
            endcase
        end
    end
    always @(posedge clk, posedge reset) begin
        if (reset)
            state <= S0;
        else
            state <= next;</pre>
    end
    always @(*) begin
        if (in && state == S3)
            out = 1;
        else
            out = 0;
    end
endmodule
```

Testbench را به گونهای نوشتهایم که تمام ترکیبات مختلف از ۴ بیت در ورودی ظاهر شوند. مشاهده میکنیم که مدار تنها به 1001 واکنش نشان میدهد. همچنان در انتهای تست دو 1001 را به صورت همپوشان به مدار میدهیم و مشاهده میکنیم که مدار به ورودی دوم واکنشی نشان نمیدهد. این اثباتی بر فرضیه مطرح شده است.



توجه كنيد كه علت كوتاه بودن فعال شدن out، به دليل زمانبندي تغيير in است.

به نام خداوند بخشنده مهربان

آرین احدی نیا	طراحی سیستمهای دیجیتال
9.11. ٣٨٧٨	تمرین ۴، سوال ۳

توضيحات تكميلي:

دو ماژول arithmetic وظیفه کنترل او منطقی پردازنده را میسازند و processor وظیفه کنترل را بر عهده دارد. این پردازنده هر دو ماتریس را دریافت و در حافظه قرار میدهد سپس خروجی را بر میگرداند. برای دادن ماتریس به عنوان port به این دو ماژول، آن را اصطلاحا flatten میکنیم. به این صورت که سطر ها راکنار هم قرار میدهیم.

برای هر عملیات حسب نیاز، یک یا دو ماتریس را از ورودی سطر به سطر دریافت میکنیم. به جز عملیات NOP که نیازی به ورودی ندارد.

برای تست، دو ماتریس تصادفی به کمک پایتون میسازیم و عملیاتهای مورد نظر را روی آنها اجرا میکنیم.