第四章 可编程逻辑器件 PLD

- 4.1 PLD 基础
 - 4.1.1 PLD 概述
 - 4.1.2 简单可编程逻辑器件
 - 4.1.2.1 只读存储器
 - 4.1.2.2 可编程逻辑阵列
 - 4.1.2.3 可编程阵列逻辑
 - 4.1.2.4 通用阵列逻辑(GAL)
- 4.2 FPGA结构
- **4.3 VHDL**
- 4.4 PLD 设计举例

专用集成电路ASIC: 采用LSI和VLSI工艺制造的数字逻辑器件。

PLD: 是ASIC的一个重要分支。

PLD器件的发展历史:

最早出现的:

- 可编程只读存储器PROM、
- 紫外线可擦除只读存储器EPROM、
- 电可擦除只读存储器EEPROM。 可以完成简单的逻辑功能,用于小型的逻辑实现。

PLD器件的发展历史:

随后出现的一般被称为PLD的可编程器件可以通过编程比较灵活地完成各种数字逻辑功能:


- 可编程阵列逻辑PAL
- 通用阵列逻辑GAL

结构仍简单,用于实现规模较小的逻辑,具有价格、速度等方面的优势。


- 基于PAL结构扩展的复杂可编程阵列逻辑器件CPAL、
- 类似标准门阵列的现场可编程门阵列FPGA。 结构复杂,用于实现较大规模的逻辑电路。


4.1.1.1 PLD的电路结构及分类

PLD 的电路结构



PLD 的电路结构





4.1.1.2 PLD 的编程工艺及描述的逻辑规则和符号

一、PLD 的编程工艺

1.掩膜可编程PLD: mask PLD i 算机. **11**算和 386


2.**现场可编程PLD: PPLD** (可编程PLD)

EPPLD (可擦除可编程PLD) 紫外光可擦、

EEPPLD (电可擦除可编程PLD)

二、PLD 的描述规则和符号

(1)输入缓冲器



A	ВС
0	0 1
1	1 0

二、PLD 的描述规则和符号


(2) PLD 编程点的连结方法



编程连接




(3) 与门的表示




分立元件


(4) 或门的表示



分立元件



为3大规模处理。 为3大规模处理门辅以



PLD 结构


二、PLD 的描述规则和符号

(5) 与门的缺省状态

当一个输入缓冲器的互补输出同时接到某一个单独乘积项时,该乘积项的输出总为 0 。如图中 D:

$$\mathbf{D} = \mathbf{A} \bullet \overline{\mathbf{A}} \bullet \mathbf{B} \bullet \overline{\mathbf{B}} = \mathbf{0}$$

这种状态称为与门的缺省状态。可用乘积项E的速记符号表示。



出),导致与门关闭。

4.1.1.3 PLD 的设计过程及主要优点

一、PLD的设计过程

所需设备:两大类

1. 可编程逻辑开发软件 ABLE、VerilogHD

2. 编程器



设计过程分三个阶段:

1. 设计输入:将逻辑问题用PLD语言描述出来,如VHDL

2. 设计实现: PLD软件进行编译成编程文件,由编程器写入芯片

3. 设计验证: 一是模拟功能,检查各临界定时路径;

二是在电路板上测试。

传统的原理图

硬件描述语言



EDA **行負** PLD在线修改

最终的 数字系统 **行角** 印制线路板 修改 数字系统

数字系统 的PCB

4.1.2 简单可编程逻辑器件

4.1.2.1 只读存储器 Read Only Memory 只读存储器按内部结构可分为:

固定只读存储器

ROM

可编程只读存储器

PROM

可擦除可编程只读存储器


EPROM

电可擦除可编程只读存储器 ↓EEPROM


Eletronic Erasable.

特点:与阵列——固定


或阵列——可编程




举例:实现逻辑函数 $D = A\overline{B} + \overline{A}B$





用 TTL 电路构成的 8×2 ROM的逻辑图




ROM存储器







1. 用ROM实现4 × 4乘法器



乘积的取值参见书P296表7.1。

2. 用ROM(EPROM)实现字符发生器

字符逐行读出并扫描之。参见书P297图7.13。

32K×8 EPROM组成框图 X不考. V微析原理. (512×64 存储阵列)×8位=512×512 A_6 0 单元 _0 1 ••• 63 m_0 $\mathbf{A_7}$ $\mathbf{m_1}$ 1单元 9-512 地址 译码器 \mathbf{A}_{13} m₅₁₁ 511 单元 A_{14} $\mathbf{A_0}$ 64—1 64—1 64—1 64—1 64—1 多路 多路 多路 多路 多路 选择器 选择器 选择器 选择器 选择器 地址总线 \mathbf{D}_6 \mathbf{D}_2 $\mathbf{D_1}$ $\mathbf{D_0}$ $\mathbf{D_7}$

数据总线

部字逻辑电路

4.1.2.1.2 用ROM实现组合逻辑设计

例1 将 4 位二进制数转换为 Gray 码。 公式: 异或 图.

与阵列

10 11 12 13 14

	\mathbf{B}_3	\mathbf{B}_2	\mathbf{B}_1	\mathbf{B}_{0}	G_3	G_2	G_1	G_0	$B_{3} \underline{\hspace{0.5cm}}$
	0	0	0	0	0	0	0	0	\mathbf{B}_3
	0	0	0	1	0	0	0	1	$oxed{B_2}$
	0	0	1	0	0	0	1	1	\mathbf{B}_2
•	0	0	1	1	0	0	1	0	B_1
١	0	1	0	0	0	1	1	0	$\overline{B_1}$
	0	1	0	1	0	1	1	1	1 1 1 1 1 1 1 1 1 1
	0	1	1	0	0	1	0	1	B_0
	0	1	1	1	0	1	0	0	$\mathbf{B_0}$
	1	0	0	0	1	1	0	0	$\mathbf{m_0}$ 1 2 3 4 5 6 7 8 9
	1	0	0	1	1	1	0	1	工作的相望""
r	1	0	1	0	1	1	1	1	12 AIT-HONE ILE.
	1	0	1	1	l	1	1	0	The state of the s
	1	l	0	0	l	0	1	0	体
	1	1	0	1	1	0	1	1	列
		1	1	0		0	0	1	
	1	1	1	1	I	0	0	0	1 男

例1 将 4 位二进制数转换为 Gray 码。

若与阵列也可编程,则: $G_3 = B_3$ $G_2 = B_3\overline{B}_2 + \overline{B}_3B_2$


$$G_3 = B_3$$

$$G_2 = B_3 \overline{B}_2 + \overline{B}_3 B_2$$

$$\mathbf{G}_1 = \mathbf{B}_2 \overline{\mathbf{B}}_1 + \overline{\mathbf{B}}_2 \mathbf{I}$$

$$G_1 = B_2 \overline{B}_1 + \overline{B}_2 B_1$$
 $G_0 = B_1 \overline{B}_0 + \overline{B}_1 B_0$

\mathbf{B}_3	\mathbf{B}_2	\mathbf{B}_1	$\mathbf{B_0}$	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0




4.1.2.2 可编程逻辑阵列 (PLA) Programmable Logic Array


特点: 与、或阵列都可编程

- 1. 针对逻辑函数的最简与或式——
- PLA中的与阵列被编程产生所需的全部与项
- PLA中的或阵列被编程完成相应与项间的或运算 并最终产生输出。逻辑功能越复杂,其优点越明显。 这样,就大大提高了芯片面积的有效利用率。
 - 2. PLA分组合PLA和时序PLA(包含有触发器)。

例 具有6个与项的4×3PLA的电路。




例 具有6个与项的4×3PLA的电路。



例 用PLA 实现4 位二进制数转换为 Gray 码。

$$\mathbf{G}_3 = \mathbf{B}_3 \quad \mathbf{G}_2 = \mathbf{B}_3 \overline{\mathbf{B}}_2 + \overline{\mathbf{B}}_3 \mathbf{B}_2 \quad \mathbf{G}_1 = \mathbf{B}_2 \overline{\mathbf{B}}_1 + \overline{\mathbf{B}}_2 \mathbf{B}_1 \quad \mathbf{G}_0 = \mathbf{B}_1 \overline{\mathbf{B}}_0 + \overline{\mathbf{B}}_1 \mathbf{B}_0$$




4.1.2.3 可编程阵列逻辑 (PAL) Programmable Array Logic

特点: 固定的或阵列和可编程的与阵列

PAL与ROM相反,与同样位数的PLA相比,PAL减少了编程点数,从而简化了编程工作(或阵列固定,仅对与阵列编程,工作单一)。这样,就更有利于辅助设计系统的开发。

- 1. 大多数的PAL提供7~8个与项($P_1 \sim P_8$)。
- 2. PAL器件可分为组合PAL和时序PAL两大类。




组合PAL的基本结构框图


具有三态输出功能的PAL结构,器件PAL16L8,如书P302图7.20。

- 10个纯输入引脚 I₀~I₉
- 6个IO引脚(反馈)提供的输入引脚 IO₂~IO₇
- 8个输出(或阵列)O₁, IO₂~IO和O₂
- 与阵列(16×2) × (8×8)O₂~
- L: 输出形式(L—低有效, H—高有效, C—互补)


- PAL器件采用肖特基TTL和双极型熔丝式(可编程)连接工艺。
- PAL中,与阵列是可编程的熔丝结构,或阵列是固定连接的。
- 基本门阵列结构,如图所示:



1. 基本与或阵列结构,如图所示:



2. 异步可编程I/O结构(三态输出),如图所示:




4.1.2.3.2 时序 PAL 器件 IO 输出 $IO_0 \sim IO_{(s-1)}$ 与阵列 或阵列 (可编程) (固定) 输出 $X_0 \sim X_{(n-1)}$ $P_0 \sim P_{(k-1)}$ 寄存 器组 寄存器输出 $O_0 \sim O_{(l-1)}$ CLK OE $O_0 \sim O_{(l-1)}$

时序PAL的基本结构框图

3. 寄存器输出结构,如图所示:

时序 PAL 器件的部分输出连到D触发器的数据输入端 D(输出寄存器),寄存器受统一的时钟脉冲信号控制。




4.1.2.3.2 时序 PAL 器件

时序 PAL 器件分为两大系列: R系列和X系列。

- R系列,与或阵列,如器件PAL16R6(参见书P308图7.23) 具有三态输出功能
 8个纯输入引脚 I₁~I₈
 2个IO引脚(反馈)提供的输入引脚 IO₁~ IO₈
 6个寄存器输出(或阵列)O₂~O₇
 时钟CLK
 输出使能OE
 - X系列,与R系列不同,为异或运算,如器件PAL16X6(
 参见书P310图7.24)

4.1.2.3.2 时序 PAL 器件

4. 异或寄存器输出结构,如图所示:



4.1.2.4 通用逻辑阵列概述(GAL) Generic Array Logic

一、工艺上的改进

高速电可擦除CMOS Electrically Erasable Comple-mentary Metal-Oxide Semiconductor (E²CMOS)

特点:

- (1) 可测试性
- (2) 低功耗,使集成度更高
- (3) 速度不低于其他TTL可编程器件
- (4) 可重复编程100次衣裳

4.1.2.4 通用逻辑阵列概述(GAL) Generic Array Logic

二、结构上的的改进具有通用性。

(1) 每个输出端增加了一个逻辑输出宏单元 (OLMC——Output Logic Macro Cell)

(2)加密