
第三章 时序电路的分析与设计

- 3.1 时序电路基础
- 3 1 时序电路概述
- 3.1.2 时序电路的双稳态元件
- 3.2 同步时序电路的分析与设计
- 3.2.1 同步时序电路的分析
- 3.2.2 同步时序电路的设计
- 3 异步时序电路的分析与设计
- 3.3.1 脉冲异步时序电路概述
- 3.3.2 脉冲异步时序电路的分析步骤
- 3.3.3 脉冲异步时序电路的设计步骤
- 3.4 常用MSI时序逻辑器件及其应用
- 3.4.1 计数器(5法)
- 3.4.2 寄存器
- 3.4.3 节拍分配器

3.4 常用MSI时序逻辑器件及其应用

3.4.1 计数器 Counters

计数器的状态个数称为计数器的模。如图所示的为模m的计数器。



计数器状态图的一般结构

计数器的分类:


- ① 按功能: 加法计数器,减法计数器,可逆计数器
- ② 按进位方式:
 - 串行计数器(异步计数器)Ripple counters 并行计数器(同步计数器)Synchronous counters
- ③ 按进位基数:二进制计数器 Binary-counters 十进制计数器 decimal-counters 任意进制计数器 心浅须解决
 - n个触发器可以构成模m的计数器,其中: m ≤ 2n。 模/0至小4个 步进/号5个

3.4.1.1 二进制串行计数器 Ripple Counters


(1) 一个 n 位二进制串行计数器可直接由边沿触发的触发器为基本单元的 n 个触发器构成。

各个基本单元的次态方程为: $\mathbb{Q}^{n+1} = \mathbb{Q}$ (计数状态) 棋 2 计 数

由各种类型的触发器所构成的串行计数器的基本单元



串行计数器的连接结构 CLk 由低位决定





(2) 计数器中的每一位均可能产生 进位或借位,因此每一位触发 器的状态变化只同它低一位的 触发器状态变化有关,即:


 Q_i 的变化 \rightarrow CLK_{i+1} 的变化,使有可能 CLK_{i+1} 的变化 Q_{i+1} 的变化 $CLk \Rightarrow$ $CLk \Rightarrow$


$$\mathbf{Q}_{3}^{n+1} = \overline{\mathbf{Q}}_{3} \qquad \mathbf{Q}_{1}^{n+1} = \overline{\mathbf{Q}}_{1}$$


$$\mathbf{Q}_{2}^{n+1} = \overline{\mathbf{Q}}_{2} \qquad \mathbf{Q}_{0}^{n+1} = \overline{\mathbf{Q}}_{0}$$























- T触发器组成的
- 4位加1计数器
- 当 Q_{i-1} 由1→0 (CLK_i 由0→1)时, Q_i 跳变,
 此时,明表Q_{i-1} 产生了进位,使本位 Q_i变化。CLK_i = Q_{i-1}
- n = 4, 电路为模 16 加 1 计数器。







JK 触发器组成的 4位加1计数器

- 所有下降沿触发的触发器计数功能一样。
- n = 4, 电路为模 16 加 1 计数器。

二进制串行计数器连接规律

加1计数器: 不用计

前沿触发的触发器:

 $CLK_i = /Q_{i-1}$

后沿触发的触发器:

 $CLK_i = Q_{i-1}$

最低位的触发器:

CLK₁ = CLK (外加计数脉冲)

减1计数器:

前沿触发的触发器:

 $CLK_i = Q_{i-1}$

后沿触发的触发器:

 $CLK_i = /Q_{i-1}$

最低位的触发器:

CLK₁ = CLK (外加计数脉冲)

3.4.1.2 二进制同步计数器 Synchronous Counters



①激励函数会填

$$\mathbf{D}_1 = \overline{\mathbf{Q}}_1$$

$$\mathbf{D}_2 = \mathbf{Q}_1 \oplus \mathbf{Q}_2$$

$$\mathbf{D}_3 = (\mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_3$$

$$\mathbf{D}_4 = (\mathbf{Q}_3 \, \mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_4$$


② 次态方程 フッ 怎么


$$\mathbf{Q}_1^{n+1} = \overline{\mathbf{Q}}_1$$

$$Q_2^{n+1} = Q_1 \oplus Q_2$$
 进仓传送

$$\mathbf{Q_3}^{\mathbf{n+1}} = (\mathbf{Q_2} \, \mathbf{Q_1}) \oplus \mathbf{Q_3}$$


$$\mathbf{Q}_4^{\mathbf{n}+1} = (\mathbf{Q}_3 \, \mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_4$$





例1 用D触发器组成的 4 位二进制加1计数器。

③ 时间图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17



2 次态方程

$$\mathbf{Q}_1^{n+1} = \overline{\mathbf{Q}}_1$$

$$\mathbf{Q}_2^{\mathbf{n}+1} = \mathbf{Q}_1 \oplus \mathbf{Q}_2$$

$$\mathbf{Q}_3^{\mathbf{n}+1} = (\mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_3$$

$$\mathbf{Q_4}^{\mathbf{n+1}} = (\mathbf{Q_3} \, \mathbf{Q_2} \, \mathbf{Q_1}) \oplus \mathbf{Q_4}$$

- 4 状态变化规律:
- (1) 当 $Q_{i-1} \cdot Q_{i-2} \dots \cdot Q_1 = 1$ 时,低位有进位 $\rightarrow Q_i^{n+1} = \overline{Q}_i$,本位翻转
- (2) 当 $Q_{i-1} \cdot Q_{i-2} \dots \cdot Q_1 = 0$ 时,低位无进位 $\to Q_i^{n+1} = Q_i$,本位维持

⑤ 由D触发器构成的 n 位二进制同步加 1 计数器的连接规律

$$\mathbf{D_i} = (\mathbf{Q_{i-1}} \cdot \mathbf{Q_{i-2}} \cdot \cdots \cdot \mathbf{Q_1}) \oplus \mathbf{Q_i}$$
 $(\mathbf{i} \neq \mathbf{1})$ $\mathbf{Z} \land \mathbf{Z} \land \mathbf{Z} \land \mathbf{Z} \lor \mathbf$

思考: 如何设计n 位二进制同步减1计数器? 关键在于借位传递函数的获得。

例2 用D触发器组成的 4 位二进制减 1计数器。

① 次态方程 按照"借位"的概念:

$$Q_1^{n+1} = \overline{Q}_1$$

$$\uparrow \uparrow \downarrow \downarrow \downarrow \downarrow$$

$$Q_2^{n+1} = \overline{Q}_1 \oplus Q_2$$

$$Q_3^{n+1} = (\overline{Q}_2 \overline{Q}_1) \oplus Q_3$$


$$Q_4^{n+1}=(\overline{Q}_3\overline{Q}_2\overline{Q}_1)\oplus Q_4$$
 当 Q_2 、 Q_2 、 Q_1 均为 0 时,低

最低位根据时钟信号的到来进 行减1计数

当Q₁= 0时,低位向本位借位→ Q₂ⁿ⁺¹= Q₂

当 Q_2 、 Q_1 同时为0时,低位 向本位借位 $\rightarrow \overline{Q}_3^{n+1} = Q_3$

当 Q_2 、 Q_2 、 Q_1 均为 0 时,低位向本位借位 $\rightarrow \overline{Q}_4^{n+1} = Q_4$



④ 由D触发器构成的 n 位二进制同步减 1 计数器的连接规律 $D_i = (\overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \cdot \cdots \cdot \overline{Q}_1) \oplus Q_i$ ($i \neq 1$)

$$\mathbf{D}_1 = \overline{\mathbf{Q}}_1$$

其中: Q_{i-1}• Q_{i-2}• ···• Q₁——借位传递函数

例3 用 JK、T 触发器组成的 4 位二进制加 1 计数器。

按照"进位"的概念,同理推出IK 触发器的连接规律:

当
$$Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1 = 0$$
时,低位无进位 \rightarrow 本位维持 $Q_i^{n+1} = Q_i$


 $Q: \mathfrak{G}$

则 T 触发器的连接规律:

$$T_i = Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1 \quad (i \neq 1)$$
 进位传递函数

当
$$Q_{i-1} \bullet Q_{i-2} \bullet \cdots \bullet Q_1 = 1$$
时,低位有进位 \rightarrow 本位翻转 $Q_i^{n+1} = \overline{Q}_i$

当
$$Q_{i-1}$$
• Q_{i-2} • ···• $Q_1 = 0$ 时,低位无进位 \rightarrow 本位维持 $Q_i^{n+1} = Q_i$



例4 用 JK、T 触发器组成的 4 位二进制减 1 计数器。

按照"借位"的概念,同理推出JK 触发器的连接规律:

$$J_i = K_i = \overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \cdot \cdots \cdot \overline{Q}_1 (i \neq 1)$$
 —— 借位传递函数

$$J_1 = K_1 = 1$$
 — 最低位呈计数态

当
$$\overline{Q}_{i-1}$$
• \overline{Q}_{i-2} • ····• \overline{Q}_1 = 1时,低位有借位→本位翻转 \overline{Q}_i ⁿ⁺¹= \overline{Q}_i


则 T 触发器的连接规律:

$$T_i = \overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \cdot \cdots \cdot \overline{Q}_1 \quad (i \neq 1)$$
 —— 借位传递函数

$$T_1 = 1$$
 — 最低位呈计数态

当
$$\overline{Q}_{i-1}$$
• \overline{Q}_{i-2} • ···• \overline{Q}_1 = 1时,低位有借位—本位翻转 \overline{Q}_i ⁿ⁺¹= \overline{Q}_i

当
$$\overline{Q}_{i-1}$$
• \overline{Q}_{i-2} • ···• \overline{Q}_1 = 0时,低位无借位 \rightarrow 本位维持 Q_i ⁿ⁺¹= Q_i



二进制同步计数器的连接规律

1. D 触发器

加1计数器:
$$D_i = (Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1) \oplus Q_i$$
 $(i \neq 1)$

$$\mathbf{D}_1 = /\mathbf{Q}_1$$

减1计数器:
$$D_i = (/Q_{i-1} \cdot /Q_{i-2} \cdot \cdots \cdot /Q_1) \oplus Q_i$$
 ($i \neq 1$)

$$\mathbf{D}_1 = /\mathbf{Q}_1$$

2. T 触发器

加1计数器:
$$T_i = Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1 \cdot EN$$
 ($i \neq 1$)

$$T_1 = EN = 1$$

减1计数器:
$$T_i = /Q_{i-1} \cdot /Q_{i-2} \cdot \cdots \cdot /Q_1 \cdot EN$$
 ($i \neq 1$)

$$T_1 = EN = 1$$

3. JK触发器

加1计数器:
$$J_i = K_i = Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1$$
 ($i \neq 1$)

$$\mathbf{J_1} = \mathbf{K_1} = \mathbf{1}$$

减1计数器:
$$J_i = K_i = /Q_{i-1} \cdot /Q_{i-2} \cdot \cdots \cdot /Q_1$$
 ($i \neq 1$)

$$\mathbf{J_1} = \mathbf{K_1} = \mathbf{1}$$


3.4.1.3 用跳越的方法实现任意模数的计数器 Modulo-N Counters

跳越的概念:

在实际应用中,往往计数器的模m ≠ 2n, 为了能用模为2n的二进制计数器实现模为m的计数器:

即 $2^{n-1} < m < 2^n$

电路从2ⁿ个状态中跳越过 K = 2ⁿ- m 个状态,使计数器以 m 为周期循环,而在正常循环中不出现跳过的 K个状态。



例 设计一个 m = 6的计数器。

选择模 8 的二进制计数器实现模 6 计数器,即:

 $S_1 {\longrightarrow} S_2 {\longrightarrow} S_3 {\longrightarrow} S_4 {\longrightarrow} S_5 {\longrightarrow} S_6 {\longrightarrow} S_1$

需要从8个状态中跳越过

S₇、S₀ 两个状态,S₆ 为起 跳状态。

所谓多余状态

- 电路中要跳跃过的状态是在 正常工作循环中不出现的状态,称为多余状态或无用状态,如S₇、S₀。
- 电路的随机状态可以是无用 状态。



从8个状态中跳越过2个状态 只用其中6个状态

多余状态的处理

- 随机出现的无用状态应当经过有限节拍后自动进入 有用状态(也称有效状态),不允许停在无用状态或 在无用状态中循环。
- 通常采用的措施是:
- ① 从动式起动电路

通过人工按键置位/复位、或设计一个电源启动的 能输出强置位信号的电路、或由其他电路提供初始化 信号。

② 主动式电路


由状态测试电路识别计数器是否处于无用状态,若是则该电路输出一个有效电平,强置使计数器进入、或创造条件使计数器进入有用状态。

3.4.1.4 强置位计数器 (Resetting)

设计这类电路时,先设计一个二进制计数器,然后再加入强置位电路。假设起跳状态为S_a,则有:

- (1) 在没有出现 S_{a+1} 时,不影响二进制计数器的状态转换规律,强置位的逻辑电平为无效。
- (2) 在出现 S_{a+1} 时,强置位电平有效,从而对预定的某些位触发器实行预定的强置置位或复位。

计数器的跳跃过程如下:




例分析图示的六进制计数器。

该电路为由三个 D 触发器构成的 模8加1计数器。


考虑门 G_C 及信号 G_{CO} 的作用:

$$G_{CO} = \overline{Q_3 Q_2 Q_1}$$

当电路状态为 S_7 (111) 时, $G_{CO} = 0 \rightarrow S_1(001)$ 时间图参见下页。



六进制计数器的时间图 初态 $Q_3 Q_2 Q_1 = S_0$ (000)



 $S_0 S_1 S_2 S_3 S_4 S_5 S_6 S_7 S_1 S_2 S_3 S_4 S_5 S_6 S_7 S_1 S_2 S_3 S_4 S_5$

$$\mathbf{G}_{\mathrm{CO}} = \overline{\mathbf{Q}_{3}\mathbf{Q}_{2}\mathbf{Q}_{1}}$$

*第一个元效な

S7-来就拉门

电路在时钟脉冲序列 CLK作用下,将在 S_1 至 S_6 中循环,电路的起跳状态为 S_6 (110),跳过的状态为 S_7 、 S_0 。

强置位计数器的特点

- (1) 强置位法适用于同步(Synchronously)及 异步(Asynchronously)电路。
- (2) 异步式强置置位或复位。
- (3) 有一个短暂的状态 $S_7(111)$, 使 $S_1(001)$ 变窄。

不要求例那种会、

3.4.1.5 预置位计数器 (Presetting) 要求会

预置位计数器是在起跳状态S_a (而不是S_{a+1})出现以后就 预先做好跳越的准备,使之在下一拍时钟有效沿到达时通 过预置有关的触发器数据端输入,使计数器立即进入S_{a+K+1} 状态。这样就可以避免强置位电路的缺点。 **又**无。七二

预置位法适用于同步(Synchronously)电路。未结束提 前打断

在设计电路时,先设计一个二进制计数器,然后再加入 预置位电路。假设起跳状态为S_a,则有:

- (1) 在没有出现 S_a 时,不影响二进制计数器的状态转换 规律,预置位电平无效。
- (2) 在出现 S_a 时,预置位电平有效,使预定的某些位触发器数据端加上预置数(1或0),则在下一拍时钟有效沿到达时,该触发器处于S_{a+K+1}的对应位中的状态。

预置位电路跳越过程如下: 追·CLドゥ

第a-1拍

状态为S_{a-1}

预置位电平 无效 第a拍

状态为Sa

预置位电平

有效

第a+1拍

DELE

状态为S_{a+K+1}

预置位 电平

无效

预置位电平的确定:

可逐位比较计数器中各触发器在正常计数状态和跳越后的状态中的差异,有些不需改变,有些则要预置1


或 0。

设预置位电平为My(高电平)

进行1的预置时有: $D_i = (Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1) \oplus Q_i + M_Y$

进行0的预置时有: $D_i = (Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1) \oplus Q_i \cdot \overline{M}_{Y}$


前面的.与我一个自





六进制计数器状态图

例 用预置位法设计六进制计数器。

用三个 D触发器 Q_3 、 Q_2 、 Q_1 构成模8加1计数器







3.4.1.6 修正式计数器

修正式计数器类似于预置位计数器。

区别在于

预置位电路中的二进制计数器电路的原连接方式 完整地保持着,而修正式计数器中对二进制计数器的 某些位的输入端电路连接作适当修正,使电路本身就 具有实现跳越的功能。

修正式计数器的设计方法类似于预置位计数器,只是在完成了预置位计数器之后,继续简化触发器置数输入端的表达式,按置数输入端的逻辑表达式,重新连接各触发器,从而得到修正式计数器。

用修正式方法设计的模6计数器。 坚本预置会 由预置位法得到: $/\mathbf{Q_1}$ $\mathbf{M}_{\mathbf{Y}} = \mathbf{Q}_3 \, \mathbf{Q}_1$ $\mathbf{D}_1 = \mathbf{Q}_1$ Q $\mathbf{D}_2 = (\mathbf{Q}_1 \oplus \mathbf{Q}_2) \bullet \mathbf{M}_{\mathbf{Y}}$ **CLRO CLK CLK CLK** $= \mathbf{Q}_1 \mathbf{Q}_2 + \mathbf{Q}_1 \mathbf{Q}_2 \mathbf{Q}_3$ D_3 \mathbf{D}_2 **CLK** $D_3 = ((Q_2Q_1) \oplus Q_3) \cdot M_Y$ $= Q_1 Q_3 + Q_1 Q_2 \overline{Q_3}$ CLR ≥ 1 & & $Q_3 \ Q_1 Q_2 / Q_3 / Q_1 Q_2 \ Q_1 / Q_2 / Q_3$


3.4.1.7 MSI 计数器及应用 MSI Counters and Applications


74LS163是一个四位同步二进制计数器,

- 由 D触发器组成的,输出在时钟CLK的上 升沿改变。
- 具有加载(LD)和清除(CLR)输入端:
- ①当/CLR输入有效,输出为0: 着 ②
- ② 当/LD有效而 /CLR无效, 输入A,B,C,D被送到输出端;

74LS163


- ③ 如果 /CLR和/LD都无效,而使能输入端ENP、ENT都有效,74LS163进行加1计数。 要据,依模坝の つ 2片级联
- · RCO信号是最高位的进位: 当计数位都是1组使能(ENT)有效,则RCO为1,这一信号用于多个74LS163级联。10
- · CLR是同步遺零端,它仅在时钟脉冲作用下,才能使各触发器清零。






(2) 用74LS163实现计数值为0,1,…,10 的模11计数器。

方式1: 利用 /CLR(同步清零)完成跳越的次态为全零的预置。




(2) 用74LS163实现计数值为0,1,…,10 的模11计数器。


方式2: 利用/LD(置零)完成跳越的次态为全零的预置。




(3) 用74LS163实现计数值为56,…,15 的模11计数器。

方式3: 利用/LD(置数)完成跳越的次态为任意值的预置。








3、其它类型MSI计数器

74LS161类似于74LS163,74LS161的/CLR万开步清零端,可用强置位法实现任意进制计数器。 不起对行

74LS160和74LS162分别类似于 74LS161和74LS163,但它们是模10计数器。

74LS169也类似于74LS163,但输出位/RCO和使能输入/ENP、/ENT都是低有效。另一个更重要的不同之处是:

74LS169



74LS169是一个可逆计数器,输入信号 UP/DN的值决定是加1计数还是减1计数:

UP/DN=1,加1计数,其/RCO在输出数据端全为1时有效;

UP/DN=0,减1计数,其/RCO在输出数据端全为0时有效。

- 总结计数器:
 - 一串行计数器(异步)- 设计CLK端加1/减1- 上升沿/下降沿
 - 并行计数器(同步) 设计数据端加1减1- 进位/借位传递函数
 - 任意进制计数器- 用跳变的方法
 - 强置位, 预置位, 修正式
 - 163计数器
 - 功能- 电路图
 - 应用-分频、计数(跳变)、级连扩展

3.4.2 寄存器 Registers

用于暂时存放二进制代码的逻辑器件称为寄存器。寄存器按功能分为并行寄存器、


串行寄存器

及串并行寄存器。

并行寄存器没有移位功能,通常简称为寄存器 Registers;

串行及串并行寄存器具有移位功能,通常称为移位寄存器 Shift Registers。

野亭逻辑电路



并行输出控制的 4 位寄存器

通用8位寄存器 (Generic 8-bit Register)

该寄存器输出通过三态缓冲门:

- 当输出使能/OE有效时,8位寄存器中代码并行输出;
- 当/OE无效时,寄存器输出端为高阻抗。

TI: Octal Edge-Triggered D-Type Flip-

Flops With 3-State Outputs

ONSEMI: Octal 3-State Non-Inverting D

Flip-Flop

NXP: Octal D-type flip-flop; positive

edge-trigger; 3-state


374与574仅是管脚排列

这样可以使多个寄存器挂接到公共总线上。

74LS374

>CLK		
OE		
1D	1Q	
2D	2Q	
3D	3Q	
4D	4Q	
5D	5 Q	
6 D	6Q	
7D	7Q	
8D	8Q	
	OE 1D 2D 3D 4D 5D 6D 7D	OE 1D 1Q 2D 2Q 3D 3Q 4D 4Q 5D 5Q 6D 6Q 7D 7Q


时钟使能的8位寄存器




时钟使能的1位等效逻辑图

3.4.2.2 移位寄存器 Shift Registers

- 一、移位寄存器结构
 - 1、串入-串出结构 Serial in Serial out



2、串入-并出结构 Serial in – Parallel out



CHANGE OF SHAPE C


3、并入-串出结构 Parallel in – serial out **CLK** LOAD/SHIFT-& **SERIN** ≥1 C>CLK & **1D** & ≥1 **2D** & O>CLK & ≥1 **SEROUT** ND & C>CLK

4、并入-并出结构 Parallel in – parallel out

该结构即是将上页图中的各个触发器Q端均引出, 其它部分完全相同。

当需要并行输出功能时,只需要<mark>外加读出控制门</mark>, 在读出控制脉冲的作用下将寄存器中数据并行输出。

这种结构的移位寄存器的功能覆盖了前三种,因此 通用性更强。逻辑图如下:



二、MSI移位寄存器举例

通用寄存器 74LS194

- RIN是右移串行输入端;
- · LIN是左移串行输入端;
- A、B、C、D是并行输入端;
- Qn 是右移串行输出端;
- Q_A 是左移串行输出端;
- Q_A、Q_B、Q_C、Q_D 是并行输出端;
- · /CLR 是异步的寄存器清 "0"信号;
- S₁S₀是工作方式控制。

74LS194寄存器状态表


功能	S_1S_0	$Q_A^{n+1} Q_B^{n+1} Q_C^{n+1} Q_D^{n+1}$
保持	0 0	Q_A Q_B Q_C Q_D
右移	0 1	$\mathbf{R_{IN}}$ $\mathbf{Q_A}$ $\mathbf{Q_B}$ $\mathbf{Q_C}$
左移	1 0	$\mathbf{Q}_{\mathbf{B}}$ $\mathbf{Q}_{\mathbf{C}}$ $\mathbf{Q}_{\mathbf{D}}$ $\mathbf{L}_{\mathbf{IN}}$
置数	1 1	A B C D

74LS194

 $Q_A\,Q_B\,Q_C\,Q_D$

左移

3.4.2.3 MSI寄存器应用举例 —— 数据串并行的转换



两个模块间数据传送图

例用MSI实现一典型数据通讯。

设:时钟信号CLK的频率为2.048MHz,

每秒传送 32×8000个字节(byte),


每帧(frame) 有 32 个时隙,

每个时隙(time slot) 传送 8位(bit), 即1个字节(byte)


即 传送时间为 125 µs / 帧

信号的时间关系如图所示,见下页。





(a) 帧开始处的一个字节




(b) 一个完整的数据帧


用74LS163(计数器)和74LS166(8位并入-串出移位 寄存器)构成数据源的电路,完成数据的并行读入,串行 输出的功能。

用74LS163(计数器)、74LS164(8位串入-并出移位寄存器)和74LS377(8位数据缓冲器)构成数据目的的电路,完成数据的串行读入,并行输出的功能。



3.4.3 节拍分配器 Digital fractional rate Multipliers







- 节拍分配器: 在控制器中产生节拍脉冲的部件,这些脉冲用来控制各功能部件协调有序地完成一些操作。
- 节拍发生器:输出信号为电位指号;一节10个移动
- 脉冲分配器:输出信号为脉冲信号。



3.4.3 节拍分配器 Digital fractional rate Multipliers






• 按分配器的结构分为: 计数型和移位型两类。 75% 件多

会计数器,什么都行.

模 n. 但只要 1, 3.5 (7年3月超) 村子出来


3.4.3.1 计数型(Binary)节拍分配器

- 由二进制计数器和译码器组成
- 在时钟脉冲序列作用下,从译码器的各输出端上轮流输出高电位信号或脉冲信号。




四输出节拍分配器逻辑图

四输出节拍分配器波形图








四输出脉冲分配器波形图



思考:能否省去CLK的反相门?








3.4.3.2 移位型(Ring/Twisted)节拍分配器 由移位寄存器和逻辑门组成。


1. 四输出移位型节拍分配器逻辑图



 $Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$


 $\mathbf{Q_3}\mathbf{Q_2}\mathbf{Q_1}\mathbf{Q_0}$

四输出移位型节拍分配器的波形图



- <mark>思考: 1. 该电路可否用单纯的循环右移寄存器构成?</mark>(挂起)
 - 2. 如何设计出此电路? (状态真值表、解挂)
 - 3. 用功能设计法设计出此电路。

用单纯的循环右移寄存器构成四输出移位型节拍分配器



 $0001 \longrightarrow 1000 \longrightarrow 0100 \longrightarrow 0010 \longrightarrow$

模4 2个计器

工作序列

该电路有挂起现象:

$$0011 \longrightarrow 1001 \longrightarrow 1100 \longrightarrow 0110 \longrightarrow$$

$$0111 \longrightarrow 1011 \longrightarrow 1101 \longrightarrow 1110 \longrightarrow$$

对单纯的循环右移寄存器的解挂设计

$\mathbf{Q}_{3}\mathbf{Q}_{2}\mathbf{Q}_{1}\mathbf{Q}_{0}$			$Q_3^{n+1}Q_2^{n+1} \\ Q_1^{n+1}Q_0^{n+1}$				
0	0	0	0	d	d	d	d
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	1
0	0	1	1	d	d	d	d
0	1	0	0	0	0	1	0
0	1	0	1	d	d	d	d
0	1	1	0	d	d	d	d
0	1	1	1	d	d	d	d
1	0	0	0	0	1	0	0
1	0	0	1	d	d	d	d
1	0	1	0	d	d	d	d
1	0	1	1	d	d	d	d
1	1	0	0	d	d	d	d
1	1	0	1	d	d	d	d
1	1	1	0	d	d	d	d
1	1	1	1	d	d	d	d


0.0	Q_3Q_2	着上去易理解 实际上不简单					
VIV 0	d	0	d	0	(17)		
	1	d	d	d			
	d	d	d	d			
	0	d	d	d			

$$\mathbf{Q}_3^{n+1} = \mathbf{D}_3 = \mathbf{Q}_0$$

 Q_3^{n+1}

对单纯的循环右移寄存器的解挂设计

$\mathbf{Q}_4\mathbf{Q}_3\mathbf{Q}_2\mathbf{Q}_1$			$Q_{4}^{n+1}Q_{3}^{n+1}$ $Q_{2}^{n+1}Q_{1}^{n+1}$				
0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	1
0	0	1	1	1	0	0	1
0	1	0	0	0	0	1	0
0	1	0	1	1	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	1	0	1	1
1	0	0	0	0	1	0	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	1	1
1	0	1	1	0	1	0	1
1	1	0	0	0	1	1	0
1	1	0	1	0	1	1	0
1	1	1	0	0	1	1	1
1	1	1	1	0	1	1	1




$$\mathbf{Q}_3^{\mathbf{n}+1} = \mathbf{D}_3 = \overline{\mathbf{Q}}_3 \mathbf{Q}_0$$
解挂否?



最终解挂方案?

对移位型(基于右移寄存器)节拍分配器的功能设计




当前三位中有"1",则送"0" 仅当前三位全是"1",则送 "1"

故: $D_3 = Q_3 + Q_2 + Q_1$

对其它的多余状态,最多只需经过三个节拍,就可以得到"0001",从而进入有效状态,因此,这是一个自恢复循环右移计数器。

对移位型(基于右移寄存器)节拍分配器的功能设计

分析需求:



同样可以看出,若出现任一多余状态,最多只需经过七个节拍,就可以得到"1111110",从而进入有效状态,由此设计出一个自恢复循环左移计数器。

当前三位中有"1",则送"0" 仅当前三位全是"1",则送 "1"

故: $D_3 = Q_3 + Q_2 + Q_1$


同理,对作业需求的分析:




当右 7 位中有 "0",则送 "1" 仅右 7 位全是 "1",则送 "0"

故:
$$D_0 = Q_6Q_5Q_4Q_3Q_2Q_1Q_1$$

2. 三输出扭环移位型节拍分配器逻辑图



三输出移位型节拍分配器波形图



$$\mathbf{Y}_1 = \overline{\mathbf{Q}}_1 \, \mathbf{Q}_0$$
$$\mathbf{Y}_2 = \overline{\mathbf{Q}}_2 \, \mathbf{Q}_1$$

$$\mathbf{Y}_2 = \mathbf{Q}_2 \, \mathbf{Q}_1$$

$$Y_2 = O_2 O_2$$

步进码节拍分配器的输出逻辑:

$$\mathbf{Y}_1 = \overline{\mathbf{Q}}_1 \, \mathbf{Q}_0$$

$$\mathbf{Y}_2 = \overline{\mathbf{Q}}_2 \, \mathbf{Q}_1$$

$$\mathbf{Y}_3 = \overline{\mathbf{Q}}_3 \, \mathbf{Q}_2$$

$$\mathbf{Y}_4 = \overline{\mathbf{Q}}_3 \, \mathbf{Q}_0$$

則出乏料:
$$Y_5 = Q_1 \overline{Q}_0$$


$$Y_6 = Q_2 \overline{Q}_1$$

$$Y_7 = Q_3 \overline{Q}_2$$

$$Y_0 = \overline{Q}_3 \overline{Q}_0$$
11100
0001
0001
0001
0001
0001


0000

上述式中,没有用最小项,如 Y₁ = Q₃Q₂Q₁Q₀,而是用简化表达式,它们可从波形图直接获得,当然也可利用卡诺图化简得到。




MSI节拍分配器举例 3.4.3.3

通常节拍分配器是由两片或多片MSI计数器、



3-8译码器74LS138的输出节拍信号时序图



3-8译码器74LS138的输出节拍信号时序图

