

# 第五章 数字系统设计

## *Digital System Design*

### 5.1 数字系统概述

#### 5.1.1 信息处理单元的构成

#### 5.1.2 控制单元CU的构成

#### 5.1.3 数字系统设计的描述工具

##### 5.1.3.1 方框图

##### 5.1.3.2 定时图 (时序图、时间关系图)

##### 5.1.3.3 逻辑流程图

##### 5.1.3.4 ASM图

##### 5.1.3.5 寄存器传送语言

### 5.2 基本数字系统设计举例

### 5.3 简易计算机设计

#### 5.3.1 简易计算机结构

#### 5.3.2 举例：设计一台简易计算机

### 5.4 A/D转换和D/A转换

## 5.2 基本数字系统设计举例

下面通过例子介绍信息处理单元和控制单元的设计方法。

例1. 试设计一个累加器，该累加器能执行如下表所列出的  
一组微操作。

可以考，不起分


控制变量	微操作	名称
P <sub>1</sub>	$A \leftarrow A+B$	加
P <sub>2</sub>	$A \leftarrow 0$	清 0
P <sub>3</sub>	$A \leftarrow \bar{A}$	取反
P <sub>4</sub>	$A \leftarrow A \wedge B$	与
P <sub>5</sub>	$A \leftarrow A \vee B$	或
P <sub>6</sub>	$A \leftarrow A \oplus B$	异或
P <sub>7</sub>	$A \leftarrow \text{Shr} A$	右移
P <sub>8</sub>	$A \leftarrow \text{Shl} A$	左移
P <sub>9</sub>	$A \leftarrow A+1$	加 1
	If(A=0)then(Z=1)	检测 0

注：累加器是信息处理单元中一个特殊的寄存器，它能执行多种微操作功能：

加法微操作、  
逐次累加并暂存累加和、  
并行接收、  
并行输出、  
暂存、  
移位

## 累加器的结构


累加器由**寄存器A**和**组合逻辑电路**组成，如下框图：



**寄存器A**既可作为**加数**寄存器，又可作为**和数**寄存器。决定累加器微操作的各个控制变量是互斥的，在任何给定时间内只有一个控制变量被选通，产生响应的微操作。

# 累加器的结构

为简化累加器的设计，假设：累加器由 **$n$** 个相同的单元组成，每个单元包含了执行各种微操作所需的逻辑电路，只要完成一个单元的各部分电路设计，就可以将它们综合成累加器的一个**典型单元**，然后用若干个典型单元组成一个完整的累加器（迭代设计）。




# 累加器的一个典型单元的设计

## 1. “加”微操作

这部分电路的工作用状态真值表描述如下：

现态	输入		次态	输出
$A_i$	$B_i$	$C_{i-1}$	$A_i^{n+1}$	$C_i$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




假如寄存器A采用JK 触发器，则列出的激励表如下：

# 累加器的一个典型单元的设计

## 1. “加”微操作

**JK 触发器**的“加”微操作的**激励表**如下：

现态	输入		次态	激励变量		输出
$A_i$	$B_i$	$C_{i-1}$	$A_i^{n+1}$	$J_i$	$K_i$	$C_i$
0	0	0	0	0	d	0
0	0	1	1	1	d	0
0	1	0	1	1	d	0
0	1	1	0	0	d	1
1	0	0	1	d	0	0
1	0	1	0	d	1	1
1	1	0	0	d	1	1
1	1	1	1	d	0	1





用**卡诺图**化简，则如下：

# 累加器的一个典型单元的设计


## 1. “加”微操作

**JK 触发器**的“加”微操作的**激励表**如下：


现态	输入		次态	激励变量		输出
$A_i$	$B_i$	$C_{i-1}$	$A_i^{n+1}$	$J_i$	$K_i$	$C_i$
0	0	0	0	0	d	0
0	0	1	1	1	d	0
0	1	0	1	1	d	0
0	1	1	0	0	d	1
1	0	0	1	d	0	0
1	0	1	0	d	1	1
1	1	0	0	d	1	1
1	1	1	1	d	0	1



$J_i$



$K_i$



$C_i$

# 累加器的一个典型单元的设计



## 1. “加”微操作

激励函数  $J_i$ 、 $K_i$  和输出函数  $C_i$  的表达式：


$$J_i = \overline{B_i} C_{i-1} + B_i \overline{C_{i-1}}$$

$$K_i = \overline{B_i} C_{i-1} + B_i \overline{C_{i-1}} = J_i$$


$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$



$J_i$



$K_i$



$C_i$



# 累加器的一个典型单元的设计

## 1. “加”微操作

激励函数  $J_i$ 、 $K_i$  和输出函数  $C_i$  的表达式:

$$J_i = \overline{B_i} C_{i-1} + B_i \overline{C_{i-1}}$$

$$K_i = \overline{B_i} C_{i-1} + B_i \overline{C_{i-1}} = J_i$$


$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

由于“加”微操作是由控制变量  $P_1$  启动的，即仅当  $P_1=1$  时激励函数才能影响触发器的状态:

$$J_i = \overline{B_i} C_{i-1} P_1 + B_i \overline{C_{i-1}} P_1$$

$$K_i = \overline{B_i} C_{i-1} P_1 + B_i \overline{C_{i-1}} P_1 = J_i$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$




# 累加器的一个典型单元的设计

## 2. “清 0”微操作

控制变量 $P_2$ 使寄存器 $A$ 中所有触发器全部清 0，即仅当 $P_2=1$ 时激励函数能使**JK触发器**复位：

$$J_i = 0$$

$$K_i = P_2$$




# 累加器的一个典型单元的设计

## 3. “取反”微操作

控制变量 $P_3$ 使寄存器 $A$ 中所有信息取反，即仅当 $P_3=1$ 时激励函数能使JK触发器变反（计数）：

$$J_i = P_3$$

$$K_i = P_3$$




# 累加器的一个典型单元的设计

## 4. “与”微操作

控制变量 $P_4$ 使寄存器 $A_i$ 与 $B_i$ 实现逻辑“与”运算，并将结果存入触发器 $A_i$ ，这部分电路的工作用状态真值表描述如下：

现态	输入	次态
$A_i$	$B_i$	$A_i^{n+1}$
0	0	0
0	1	0
1	0	0
1	1	1

相与  
用了JK



寄存器A采用JK触发器，则列出的激励表如下：

# 累加器的一个典型单元的设计

## 4. “与”微操作

现态 $A_i$	输入 $B_i$	次态 $A_i^{n+1}$	激励函数 $J_i \quad K_i$
0	0	0	0 d
0	1	0	0 d
1	0	0	d 1
1	1	1	d 0

$B_i \backslash A_i$

	d
	d

$J_i$


$B_i \backslash A_i$

d	1
d	

$K_i$

$$J_i = 0$$

$$K_i = \overline{B_i} P_4$$




# 累加器的一个典型单元的设计

## 5. “或”微操作

控制变量 $P_5$ 使寄存器 $A_i$ 与 $B_i$ 实现逻辑“或”运算，并将结果存入触发器 $A_i$ ，这部分电路的工作用状态真值表描述如下：

现态 $A_i$	输入 $B_i$	次态 $A_i^{n+1}$
0	0	0
0	1	1
1	0	1
1	1	1



寄存器A采用JK触发器，则列出的激励表如下：

# 累加器的一个典型单元的设计

## 5. “或”微操作

现态	输入	次态	激励函数
$A_i$	$B_i$	$A_i^{n+1}$	$J_i \quad K_i$
0	0	0	0 d
0	1	1	1 d
1	0	1	d 0
1	1	1	d 0

$B_i$	$A_i$
	d
1	d


$J_i$

$B_i$	$A_i$
d	
d	

$K_i$

$$J_i = B_i P_5$$

$$K_i = 0$$




## 累加器的一个典型单元的设计

## 6. “异或”微操作

控制变量 $P_6$ 使寄存器 $A_i$ 与 $B_i$ 实现逻辑“异或”运算，并将结果存入触发器 $A_i$ ，这部分电路的工作用状态真值表描述如下：

现态	输入	次态
$A_i$	$B_i$	$A_i^{n+1}$
0	0	0
0	1	1
1	0	1
1	1	0

寄存器A采用JK 触发器，则列出的激励表如下:





# 累加器的一个典型单元的设计

## 6. “异或”微操作

现态	输入	次态	激励函数
$A_i$	$B_i$	$A_i^{n+1}$	$J_i \quad K_i$
0	0	0	0 d
0	1	1	1 d
1	0	1	d 0
1	1	1	d 1

	$A_i$
$B_i$	
	d
1	d


$J_i$

	$A_i$
$B_i$	
d	
d	1

$K_i$

$$J_i = B_i P_6$$

$$K_i = B_i P_6$$




# 累加器的一个典型单元的设计

## 7. “右移”微操作

控制变量 $P_7$ 使寄存器A内的信息右移一位，即将触发器 $A_{i+1}$ 存入触发器 $A_i$ ，则对JK 触发器的激励函数如下：

$$J_i = A_{i+1} P_7$$

$$K_i = \overline{A_{i+1}} P_7$$




# 累加器的一个典型单元的设计

## 8. “左移”微操作

控制变量 $P_8$ 使寄存器A内的信息左移一位，即将触发器 $A_{i-1}$ 存入触发器 $A_i$ ，则对JK 触发器的激励函数如下：

$$J_i = A_{i-1} P_8$$

$$K_i = \overline{A_{i-1}} P_8$$




# 累加器的一个典型单元的设计

## 9. “加 1”微操作

控制变量  $P_9$  使寄存器  $A$  内的数据加 1，即将寄存器  $A$  的所有触发器构成同步加 1 计数器，则对 JK 触发器的激励函数如下：

$$J_i = K_i = Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1 \quad (i \neq 1) \quad \text{—— 进位传递函数}$$

$$J_1 = K_1 = 1 \quad \text{—— 最低位呈计数态}$$



## 累加器的一个典型单元的设计


## 9. “加 1”微操作

当 $P_9=1$ 时，启动“加1”微操作：

$$\mathbf{J}_1 = \mathbf{K}_1 = \mathbf{P}_9 = \mathbf{E}_1$$

$$\mathbf{E}_{i+1} = \mathbf{A}_i \mathbf{E}_i$$

$$\mathbf{J}_i = \mathbf{K}_i = \mathbf{E}_i$$



# 累加器的一个典型单元的设计


## 10. “检测 0”微操作

当寄存器A的所有触发器均为0时，输出变量Z为1。  
该微操作与控制变量（时钟序列）无关。

$$Z_1 = 1$$

$$Z_{i+1} = \overline{A_i} Z_i$$


$$Z = Z_{n+1}$$



# 累加器的一个典型单元的设计

综合上述10种微操作，由于它们的控制变量是**互斥的**，因此在**任何时刻只有一个控制变量在起作用**，故可以将所有微操作的函数表达式“**或**”起来，构成一个典型单元的**逻辑表达式**。

控制变量	微操作	名称	逻辑函数表达式
$P_1$	$A \leftarrow A+B$	加	$J_i = K_i = B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
$P_2$	$A \leftarrow 0$	清0	$J_i = 0, K_i = P_2$
$P_3$	$A \leftarrow \overline{A}$	取反	$J_i = P_3, K_i = P_3$
$P_4$	$A \leftarrow A \wedge B$	与	$J_i = 0, K_i = \overline{B_i} P_4$
$P_5$	$A \leftarrow A \vee B$	或	$J_i = B_i P_5, K_i = 0$
$P_6$	$A \leftarrow A \oplus B$	异或	$J_i = B_i P_6, K_i = B_i P_6$
$P_7$	$A \leftarrow \text{Shr} A$	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
$P_8$	$A \leftarrow \text{Shl} A$	左移	$J_i = A_{i-1} P_7, K_i = \overline{A_{i-1}} P_7$
$P_9$	$A \leftarrow A+1$	加1	$J_1 = K_1 = P_9 = E_1, E_{i+1} = A_i E_i, J_i = K_i = E_i$
	If( $A=0$ )then( $Z=1$ )	检测0	$Z_1 = 1, Z_{i+1} = \overline{A_i} Z_i, Z = Z_{n+1}$



# 累加器的一个典型单元的设计

$$J_i = (B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1) + (P_3) + (B_i P_5) + (B_i P_6) + (A_{i+1} P_7) + (A_{i-1} P_8) + E_i$$


$$K_i = (B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1) + (P_2) + (P_3) + (\overline{B_i} P_4) + (B_i P_6) + (\overline{A_{i+1}} P_7) + (\overline{A_{i-1}} P_8) + E_i$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

$$E_{i+1} = A_i E_i$$

$$Z_{i+1} = \overline{A_i} Z_i$$


控制变量	微操作	名称	逻辑函数表达式
P <sub>1</sub>	A ← A + B	加	$J_i = K_i = B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
P <sub>2</sub>	A ← 0	清 0	$J_i = 0, K_i = P_2$
P <sub>3</sub>	A ← A	取反	$J_i = P_3, K_i = P_3$
P <sub>4</sub>	A ← A ∧ B	与	$J_i = 0, K_i = \overline{B_i} P_4$
P <sub>5</sub>	A ← A ∨ B	或	$J_i = B_i P_5, K_i = 0$
P <sub>6</sub>	A ← A ⊕ B	异或	$J_i = B_i P_6, K_i = B_i P_6$
P <sub>7</sub>	A ← Shr A	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
P <sub>8</sub>	A ← Shl A	左移	$J_i = A_{i-1} P_7, K_i = \overline{A_{i-1}} P_7$
P <sub>9</sub>	A ← A + 1	加 1	$J_1 = K_1 = P_9 = E_1, E_{i+1} = A_i E_i, J_i = K_i = E_i$
	If(A=0)then(Z=1)	检测 0	$Z_1 = 1, Z_{i+1} = \overline{A_i} Z_i, Z = Z_{n+1}$






## 累加器的一个典型单元的逻辑电路图

$$\mathbf{J}_i = (\mathbf{B}_i \bar{\mathbf{C}}_{i-1} \mathbf{P}_1 + \bar{\mathbf{B}}_i \mathbf{C}_{i-1} \mathbf{P}_1) + (\mathbf{P}_3) + (\mathbf{B}_i \mathbf{P}_5) \\ + (\mathbf{B}_i \mathbf{P}_6) + (\mathbf{A}_{i+1} \mathbf{P}_7) + (\mathbf{A}_{i-1} \mathbf{P}_8) + \mathbf{E}_i$$




## 累加器的一个典型单元的逻辑电路图

$$\mathbf{K}_i = (\mathbf{B}_i \bar{\mathbf{C}}_{i-1} \mathbf{P}_1 + \bar{\mathbf{B}}_i \mathbf{C}_{i-1} \mathbf{P}_1) + (\mathbf{P}_2) + (\mathbf{P}_3) \\ + (\bar{\mathbf{B}}_i \mathbf{P}_4) + (\mathbf{B}_i \mathbf{P}_6) + (\bar{\mathbf{A}}_{i+1} \mathbf{P}_7) + (\bar{\mathbf{A}}_{i-1} \mathbf{P}_8) \\ + \mathbf{E}_i$$




$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$$

累加器的一个典型单元的逻辑电路图




$$\mathbf{E}_{i+1} = \mathbf{A}_i \mathbf{E}_i$$

累加器的一个典型单元的逻辑电路图




$$Z_{i+1} = \overline{A_i} Z_i$$


累加器的一个典型单元的逻辑电路图



累加器的一个典型单元的逻辑电路图




# 用 n 个典型单元构成一个 n 位累加器（迭代设计）。



上图所示的是一个4位累加器的框图。

控制变量	微操作	名称	逻辑函数表达式
$P_1$	$A \leftarrow A + B$	加	$J_i = K_i = B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
$P_2$	$A \leftarrow 0$	清0	$J_i = 0, K_i = P_2$
$P_3$	$A \leftarrow \overline{A}$	取反	$J_i = P_3, K_i = P_3$
$P_4$	$A \leftarrow A \wedge B$	与	$J_i = 0, K_i = \overline{B_i} P_4$
$P_5$	$A \leftarrow A \vee B$	或	$J_i = B_i P_5, K_i = 0$
$P_6$	$A \leftarrow A \oplus B$	异或	$J_i = B_i P_6, K_i = B_i P_6$
$P_7$	$A \leftarrow \text{Shr} A$	右移	
$P_8$	$A \leftarrow \text{Shl} A$	左移	
$P_9$	$A \leftarrow A + 1$	加1	
	If(A=0)then(Z=1)	检测0	

# 用 n 个典型单元构成一个 n 位累加器（迭代设计）。




上图所示  
的是一个  
4 位累加  
器的框图。

控制变量	微操作	名称	逻辑函数表达式
$P_1$	$A \leftarrow A + B$	加	$J_i = K_i = \overline{B_i} \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
$P_2$	$A \leftarrow 0$	清 0	$J_i = 0, K_i = P_2$
$P_3$	$A \leftarrow \overline{A}$	取反	$J_i = P_3, K_i = P_3$
$P_4$	$A \leftarrow A \wedge B$	与	$J_i = 0, K_i = \overline{B_i} P_4$
$P_5$	$A \leftarrow A \vee B$	或	$J_i = B_i P_5, K_i = 0$
$P_6$	$A \leftarrow A \oplus B$	异或	$J_i = B_i P_6, K_i = B_i P_6$
$P_7$	$A \leftarrow \text{Shr} A$	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
$P_8$	$A \leftarrow \text{Shl} A$	左移	
$P_9$	$A \leftarrow A + 1$	加 1	
	If(A=0)then(Z=1)	检测 0	




用  $n$  个典型单元构成一个  $n$  位累加器（迭代设计）。



上图所示  
的是一个  
4 位累加  
器的框图。

控制变量	微操作	名称	逻辑函数表达式
P <sub>1</sub>	A←A+B	加	$J_i = K_i = B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
P <sub>2</sub>	A←0	清 0	$J_i = 0, K_i = P_2$
P <sub>3</sub>	A←A	取反	$J_i = P_3, K_i = P_3$
P <sub>4</sub>	A←A∧B	与	$J_i = 0, K_i = \overline{B_i} P_4$
P <sub>5</sub>	A←A∨B	或	$J_i = B_i P_5, K_i = 0$
P <sub>6</sub>	A←A⊕B	异或	$J_i = B_i P_6, K_i = B_i P_6$
P <sub>7</sub>	A←ShrA	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
P <sub>8</sub>	A←ShlA	左移	$J_i = A_{i-1} P_7, K_i = \overline{A_{i-1}} P_7$
P <sub>9</sub>	A←A+1	加 1	
	If(A=0)then(Z=1)	检测 0	


# 用 n 个典型单元构成一个 n 位累加器（迭代设计）。



上图所示的是一个4位累加器的框图。

控制变量	微操作	名称	逻辑函数表达式
$P_1$	$A \leftarrow A + B$	加	$J_i = K_i = B_i \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
$P_2$	$A \leftarrow 0$	清0	$J_i = 0, K_i = P_2$
$P_3$	$A \leftarrow \overline{A}$	取反	$J_i = P_3, K_i = P_3$
$P_4$	$A \leftarrow A \wedge B$	与	$J_i = 0, K_i = \overline{B_i} P_4$
$P_5$	$A \leftarrow A \vee B$	或	$J_i = B_i P_5, K_i = 0$
$P_6$	$A \leftarrow A \oplus B$	异或	$J_i = B_i P_6, K_i = B_i P_6$
$P_7$	$A \leftarrow \text{Shr} A$	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
$P_8$	$A \leftarrow \text{Shl} A$	左移	$J_i = A_{i-1} P_7, K_i = \overline{A_{i-1}} P_7$
$P_9$	$A \leftarrow A + 1$	加1	$J_1 = K_1 = P_9 = E_1, E_{i+1} = A_i E_i, J_i = K_i = E_i$
	If(A=0)then(Z=1)	检测0	

# 用 n 个典型单元构成一个 n 位累加器（迭代设计）。




上图所示  
的是一个  
4 位累加  
器的框图。

控制变量	微操作	名称	逻辑函数表达式
$P_1$	$A \leftarrow A + B$	加	$J_i = K_i = \overline{B_i} \overline{C_{i-1}} P_1 + \overline{B_i} C_{i-1} P_1, C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}$
$P_2$	$A \leftarrow 0$	清 0	$J_i = 0, K_i = P_2$
$P_3$	$A \leftarrow \overline{A}$	取反	$J_i = P_3, K_i = P_3$
$P_4$	$A \leftarrow A \wedge B$	与	$J_i = 0, K_i = \overline{B_i} P_4$
$P_5$	$A \leftarrow A \vee B$	或	$J_i = B_i P_5, K_i = 0$
$P_6$	$A \leftarrow A \oplus B$	异或	$J_i = B_i P_6, K_i = B_i P_6$
$P_7$	$A \leftarrow \text{Shr} A$	右移	$J_i = A_{i+1} P_7, K_i = \overline{A_{i+1}} P_7$
$P_8$	$A \leftarrow \text{Shl} A$	左移	$J_i = A_{i-1} P_7, K_i = \overline{A_{i-1}} P_7$
$P_9$	$A \leftarrow A + 1$	加 1	$J_1 = K_1 = P_9 = E_1, E_{i+1} = A_i E_i, J_i = K_i = E_i$
	If(A=0)then(Z=1)	检测 0	$Z_1 = 1, Z_{i+1} = \overline{A_i} Z_i, Z = Z_{n+1}$

## 例2. 试设计一个能对两个原码表示的定点二进制数相乘的乘法器控制单元。

设：两个二进制数均为  $n$  位原码，其中最左位是符号位。  
硬件配置：



运算规则：

积的符号  $A_s = B_s \oplus Q_s$ ，

积的数值由部分积和被乘数逐次累加并右移获得，积长  $2n$  位。

运算规则:

## “移位—相加”算法举例

$$\begin{array}{r} 10111 \\ \times ) 10011 \\ \hline 10111 \\ 10111 \\ 00000 \\ 00000 \\ 10111 \\ \hline 110110101 \end{array}$$

乘数第1位为1  
乘数第2位为1  
乘数第3位为0  
乘数第4位为0  
乘数第5位为1  
乘积

算法: 被乘数——左移

修改  
算法


$$\begin{array}{r} 10111 \\ 10011 \\ \hline 10111 \\ 010111 \\ 10111 \\ \hline 1000101 \\ 1000101 \\ 01000101 \\ 001000101 \\ 10111 \\ \hline 110110101 \\ 0110110101 \end{array}$$

乘数第1位为1  
右移, 得到第1个部分积  
乘数第2位为1  
被乘数与部分积累加  
右移, 得到第2个部分积  
乘数第3位为0, 直接右移, 得到第3个部分积  
乘数第4位为0, 直接右移, 得到第4个部分积  
乘数第5位为1  
被乘数与部分积累加  
右移, 得到第5个部分积, 也是最后的结果

算法: 逐次累加被乘数——右移

# 二进制数相乘的“算法”的逻辑流程图

图 (乘数的数值位数为k)



10111	
10011	
<hr/>	
10111	乘数第1位为 <b>1</b>
010111	右移, 得到 <b>第1个</b> 部分积
10111	乘数第2位为 <b>1</b>
1000101	被乘数与部分积累加
1000101	右移, 得到 <b>第2个</b> 部分积
01000101	乘数第3位为 <b>0</b> , 直接右移, 得到 <b>第3个</b> 部分积
001000101	乘数第4位为 <b>0</b> , 直接右移, 得到 <b>第4个</b> 部分积
10111	乘数第5位为 <b>1</b>
110110101	被乘数与部分积累加
0110110101	右移, 得到 <b>第5个</b> 部分积, 也是最后的结果

算法: 逐次累加被乘数——右移

启动

## 二进制数相乘的ASM图

初始状态

$q_m$

1

$A_S \leftarrow B_S \oplus Q_S$   
 $A \leftarrow 0, C \leftarrow 0, P \leftarrow k$

$Q_1$

$A \leftarrow A + B, C \leftarrow C_{out}$   
 $P \leftarrow P - 1$

$P \leftarrow P - 1$

$AQ \leftarrow ShrAQC$   
 $C \leftarrow 0$

$P$

启动

初始状态

$q_m$

1

$A_S \leftarrow B_S \oplus Q_S$   
 $A \leftarrow 0, C \leftarrow 0, P \leftarrow k$

$Q_1$

$y_C$  10

$P \leftarrow P - 1$

$y_C$  10  
 $A \leftarrow A + B, C \leftarrow C_{out}$   
 $P \leftarrow P - 1$

$y_D$  11  
 $AQ \leftarrow ShrAQC$   
 $C \leftarrow 0$

$P$

$y_A$  00

$y_B$  01

## 寄存器的微操作序列:

$T_0$ : 初始状态


$T_1$ :  $A_S \leftarrow B_S \oplus Q_S$ ,  $A \leftarrow 0$ ,  
 $C \leftarrow 0$ ,  $P \leftarrow k$

$Q_1 T_2$ :  $A \leftarrow A + B$ ,  $C \leftarrow C_{out}$   
 $P \leftarrow P - 1$

$\overline{Q_1} T_2$ :  $P \leftarrow P - 1$

$T_3$ :  $AQ \leftarrow \text{ShrCAQ}$ ,  $C \leftarrow 0$

乘法器的初始状态为 $T_0$ ，  
当乘法运算控制变量 $q_m = 1$   
时，进入状态 $T_1$ ，对进位  
触发器 $C$ 、寄存器 $A$ 、计  
数器 $P$ 置初值，然后进入乘  
法操作。





# 乘法控制器的状态真值表

现 态		输 入			现 态		输 出				
$y_2$	$y_1$	$q_m$	$P_{zero}$	$Q_1$	$y_2^{n+1}$	$y_1^{n+1}$	$T_0$	$T_1$	$T_2$	$Q_1 T_2$	$T_3$
0	0	0	d / —	d	0	0	1	0	0	0	0
0	0	1	d	d	0	1	1	0	0	0	0
0	1	d	d	d	1	0	0	1	0	0	0
1	0	d	d	0	1	1	0	0	1	0	0
1	0	d	d	1	1	1	0	0	1	1	0
1	1	d	0	d	1	0	0	0	0	0	1
1	1	d	1	d	0	0	0	0	0	0	1

注：  $P_{zero} = 1$  当计数器P的内容为0时， 否则为  $P_{zero} = 0$ ;

$$L = Q_1 T_2$$

$T_0$  : 初始状态

$T_1$  :  $A_s \leftarrow B_s \oplus Q_s$ ,  $A \leftarrow 0$ ,  
 $C \leftarrow 0$ ,  $P \leftarrow k$

$Q_1 T_2$  :  $A \leftarrow A + B$ ,  $C \leftarrow C_{out}$   
 $P \leftarrow P - 1$

$\overline{Q_1} T_2$  :  $P \leftarrow P - 1$

$T_3$  :  $AQ \leftarrow ShrCAQ$ ,  $C \leftarrow 0$