

zhangcuicui@mail.xjtu.edu.cn

5 七段数码管





02 CPLD器件

03

七段数码管驱动原理

Quartus管脚分配和下载

忠恕任事務為一時

04 实验报告要求



Part 01

七段数码管驱动原理

1.1 七段数码管驱动原理


西安交通大學


- ◆七段数码管由a b c d e f g dp八段发光管组成, 靠每一段的亮灭状态的不同来显示不同的字符。
- ◆分为共阴极和共阳极
- ◆共阳极数码管是指数码管的八段发光二极管的阳 极(正极)都连在一起,而阴极对应的各段可分别控 制,如图(b)所示,此时控制各段的信号为低时该 段点亮;

例: abcdefg=7 'b0000001, 显示0

◆共阴极数码管是指数码管的八段发光二极管的阴 极(负极)都连在一起,而阳极对应的各段可分别控 制,如图(c)所示,此时控制各段的信号为高时 该段点亮。

例: abcdefg=7 'b1111110, 显示0







(b)共阳极结构 (c)共阴极结构

1.1 七段数码管驱动原理





四位二进制数	对应的16进制数	α	Ь	С	d	e	f	9
0000	0	0	0	0	0	0	0	1
0001	1	1	0	0	1	1	1	1
0010	2	0	0	1	0	0	1	0
0011	3							
0100	4							
0101	5							
0110	6							
0111	7							
1000	8							
1001	9							
1010	Α							
1011	В							
1100	С							
1101	D							
1110	Е							
	ТПП							




1.1 七段数码管驱动原理



◆ case语句

• 例4: 七段数码管



```
always @(k) begin
    case(k)
    4'b0000: seg7out = 7'b0000001;
   4'b0001: seg7out = 7'b1001111;
   4'b0010: seg7out = 7'b0010010;
    4'b0011: seg7out = 7'b0000110;
    4'b0100: seg7out = 7'b1001100;
   4'b0101: seg7out = 7'b0100100;
   4'b0110: seg7out = 7'b0100000;
   4'b0111: seg7out = 7'b0001111;
   4'b1000: seg7out = 7'b00000000;
   4'b1001: seg7out = 7'b0000100;
   4'b1010: seg7out = 7'b0001000;
   4'b1011: seg7out = 7'b11000000;
   4'b1100: seg7out = 7'b0110001;
   4'b1101: seg7out = 7'b1000010;
   4'b1110: seg7out = 7'b0110000;
    4'b1111: seg7out = 7'b0111000;
    endcase
end
```





art 02 CPLD器件

2.1 CPLD器件











CPLD型号: 5M160ZE64C5N

5M: MAX V 系列的命名

160Z: 含有的逻辑单元的多少,即容量大小


E: 封装类型

64: 管脚数目

C: 工作温度

5: 速度等级

N: 多功能后缀, N表示无铅封装



P6


PIN5 PIN3 PIN1 PIN63 PIN61 PIN59 PIN56 PIN54 PIN52 PIN50 PIN4 PIN2 PIN64 PIN62 PIN60 PIN58 PIN55 PIN53 PIN51 PIN49

P4

PIN9 PIN11 PIN13 PIN19 PIN21 PIN24 PIN26 PIN28 P29 PIN30 5V PIN10 PIN12 PIN18 PIN20 PIN22 PIN25 PIN27 GND 3.3V

实验箱连接







art 03


Quartus管脚分配和下载

3.1

◆第一步:设计七段数码管并仿真



- 1. 新建工程lab5
- 2. 新建Verilog HDL文件,完成七端数码管的Verilog程序设计
- 3. 保存.v文件的名称与module的名称一致
- 4. 添加波形仿真文件,设计合适激励,验证设计是否正确
- 5. 将设计封装成符号



第

步

1 4 mm 2 C

vigator 🔥 Hierarchy

:5M160ZE64C5

× Named: *

in_ D

ª 01

³⁴ O2

O3
<<new node>>

Node Name

Entity:Instance

◆<u>第二步:管脚分配</u>

▼ Q 🗓 🗗 ×

lab2

▼ 🖏 Edit: × 🗸

Input

Input Input

Input


Input

Output

Output

Output

Direction



Output

III

第 5 步 Compilation Report - lab6 Start Compilation

Location

EDGE BOTTOM

EDGE LEFT

EDGE_RIGHT

EDGE_TOP

IOBANK 1

IOBANK 2

PIN_1

PIN 2

PIN 3

I/O Bank

IOBANK 1 Row I/O

DIFFIO_L2p

out O3

<<new node>>

3.3-V ...fault)


0%

00:00:00

PIN_6

◆ 第三步: 下载






▶ <u>第三步: 下载</u>




- 1) Add File,选择要下载的配置文件.pof
- 2) 将Program/Configure下的3个框勾选
- 3)点击Start按钮开始下载



◆ 第四步: 连线验证







Dart 04

实验报告要求

4.1 实验报告要求

电子技术实验 2 实验报告



学号: 班级:

姓名: 编号:

5 七段数码管

实验内容

1.七段数码管驱动器

实验原理

七段数码管的驱动原理

三 具体实现

包括工程创建、七段数码管驱动代码设计、仿真、管脚分配、下载验证

四 实验结果

仿真结果+验证结果

五 实验总结

对实验箱、核心板、下载验证等的理解和总结 对遇到的问题的总结

4.1 实验报告要求

电子技术实验 2 实验报告



学号: 班级:

姓名: 编号:

5 七段数码管

实验内容

1.七段数码管驱动器

实验原理

七段数码管的驱动原理

三 具体实现

包括工程创建、七段数码管驱动代码设计、仿真、管脚分配、下载验证

四 实验结果

仿真结果+验证结果

五 实验总结

对实验箱、核心板、下载验证等的理解和总结 对遇到的问题的总结