## Architektury systemów komputerowych

Egzamin poprawkowy

## 16.II.2011

Do zdobycia jest 100 punktów. Przewidywana skala ocen: 0-41 ndst, 42-51 - dst, 52-61 +dst, 62-71 db, 72-81 +db, 82- bdb. Czas: 90 min.

## 1. [29 = 6 + 10 + 13]

- (a) Zinterpretuj wszystkie ciągi trzybitowe jako liczby całkowite w kodzie uzupełnień do 2.
- (b) Zaprojektuj układ kombinacyjny, który dostaje na wejściu dwie liczby trzybitowe w kodzie uzupełnień do 2 i zwraca na wyjściu 1 dokładnie wtedy, gdy suma liczb wejściowych da się zapisać w kodzie uzupełnień do 2 na trzech bitach.
- (c) Używając przerzutników J-K zaprojektuj synchroniczny układ sekwencyjny z jednym wejściem, którego dwubitowe wyjście interpretujemy jako liczbę z przedziału [0, 3], w naturalnym kodzie binarnym, który
  - jeśli na wejściu jest 1: dodaje do wyjścia 1 (mod 4),
  - jeśli na wejściu jest 0: odejmuje od wyjścia 2 (mod 4).

Zakładamy, że wejście zmienia się synchronicznie, na początku cyklu zegarowego.

- 2.  $[\mathbf{17} = \mathbf{6} + \mathbf{6} + \mathbf{5}]$  Rozważmy następujący, prosty format zmiennopozycyjny, ZWWWMMMM:
  - mantysa składa się z czterech bitów,
  - pierwsza jedynka jest ukryta,
  - zakładamy, że znormalizowana mantysa reprezentuje wartość 1.MMMM,
  - Z jest bitem znaku (1 minus, 0 plus),
  - podstawą reprezentacji jest 2,
  - wykładnik to trzy bity,
  - przesunięcie w wykładniku wynosi 3,
  - w przypadku, gdy wszystkie bity wykładnika są ustawione na 0, ciąg jest interpretowany w specjalny sposób, jako  $0.\text{MMMM} \cdot 2^x$  (patrz podpunkt (c)).
  - (a) Jaka liczbę reprezentuje ciąg 10101010?
  - (b) Jak reprezentowana będzie liczba 4.25?
  - (c) Jaka powinna być wartość x (z ostatniego podpunktu definicji), abyśmy uzyskali efekt podobny jak w standardzie IEEE 754? Jaki jest cel wprowadzenia tej sytuacji specjalnej?
- 3. [20 = max (12, 20)] Wybierz jeden z podpunktów:
  - (a) Załóżmy, że w rejestrze \$a0 przechowywany jest adres elementu A[0] pierwszego elementu stuelementowej tablicy liczb całkowitych (czterobajtowych) A. Wiemy, że suma elementów tej tablicy jest większa od 1000. W asemblerze procesora MIPS napisz program wyznaczający najmniejsze n takie, że  $A[0] + A[1] + \ldots A[n] > 1000$ .
  - (b) W asemblerze procersora MIPS zaimplementuj **rekurencyjnie** funkcję daną wzorem f(0) = 1, f(1) = 2 oraz dla n > 1,  $f(n) = 2 \cdot f(n-1) + f(n-2) + n$ . Załóż, że funkcja dostaje parametr w rejestrze \$a0, a wynik zwraca w rejestrze \$v0.
- 4. [18 = 9 + 9] W tym zadaniu zakładamy czterogigabajtową przestrzeń adresową i adresowanie bajtowe. Ilu bitów potrzebujemy do fizycznej realizacji pamięci cache w dwóch poniższych wariantach? Należy policzyć bity potrzebne na przechowywane dane oraz na znaczniki (ang. tag). Proszę pominąć ewentualne dodatkowe bity (np. tzw. bity aktualności danych). W obu wariantach mamy 32-bajtowe bloki, a cache przechowuje 64 kilobajty danych.

- (a) mapowanie bezpośrednie
- (b) mapowanie sekcyjno-skojarzeniowe 4-drożne (sekcje czterowierszowe).
- 5. [16 = 8 + 8] W tym zadaniu oczekuję krórkich, maksymalnie kilkuzdaniowych odpowiedzi.
  - (a) Jaką rolę w systemie pamięci wirtualnej odgrywają tablice stron i bufor TLB?
  - (b) W jaki sposób w procesorze potokowym generowane są i dostarczane do odpowiednich układów sygnały sterujące? Nie oczekuję tutaj szczegółowych informacji o poszczególnych sygnałach, ale ogólnej idei: kiedy i na podstawie jakich informacji generuje się sygnały sterujące i co potem się z nimi dzieje. Rozważ tylko podstawowe sygnały sterujące, pomijając sygnały odpowiedzialne za obsługę hazardów.