

第4章 存储器

4.1 概述

4.2 主存储器

重点介绍主存储器的分类、工作原理、组成方式以及与其他部件的连接，介绍高速缓存的工作原理和基本组成，学习如何用不同的存储器组成具有层次结构的存储系统

4.3 高速缓冲存储器

4.4 辅助存储器



4.1 概 述

存储器是计算机的记忆部件，用来保存程序和数据，在计算机中的作用和地位越来越重要：

- 集成电路技术的进步使得**CPU**的速度很快，计算机系统运行速度受制于存储器速度
- 直接存储器访问（**DMA**）技术的出现，使得I/O设备可以和存储器直接交换信息，不再影响**CPU**的工作效率，使存储器的地位更为突出
- 在多台处理机系统中，各处理机和主存交换信息，并且处理机之间，通过共享存放在存储器中的数据进行互相通信

可见，存储器的性能已成为计算机系统的核心

一、存储器分类

1. 按存储介质分类

存储介质是能寄存**0 1**两种代码并区别两种状态的物质或元件

存储元件由半导体器件组成;
采用集成电路工艺制成芯片

半导体存储器按材料不同可分为

(1) 半导体存储器 TTL、MOS 易失

体积小、功耗低、速度快，掉电后数据丢失（主存类型）

(2) 磁表面存储器 磁层、载磁体、磁头 磁性材料作为存储介质 磁盘、磁带、磁鼓

用剩磁状态的不同区分**0、1**，掉电后数据不易丢失

(3) 磁芯存储器

磁芯是由硬磁材料做成的环状元件，在其中穿有驱动线和读出线，以进行读写操作，掉电后数据不丢失。已过时

(4) 光盘存储器

用磁光材料作为存储介质，用激光在介质上读写，数据非易失

非易失



2. 按存取方式分类

存储器是按地址寻访的，对于某个存储单元，访问速度和它的物理地址是否有关呢

(1) 存取时间与物理地址无关（随机访问）

半导体
存储器

- 随机存储器 **RAM** 在程序执行过程中可读可写 用作主存
- 只读存储器 **ROM** 在程序执行过程中只读 存放固定内容


(2) 存取时间与物理地址有关（串行访问）

读写操作时，按存储单元的物理位置的先后顺序进行寻址

- 顺序存取存储器 磁带 从介质始端顺序寻找
- 直接存取存储器 磁盘 部分串行方式，首先直接访问到一个小区域(磁道)，再顺序寻访（扇区）



3. 按在计算机中的作用分类



计算机中并不只有一个或一类存储器，而是包含由多种、多个存储器组成的存储器系统



二、存储器的层次结构


存储器有三个主要性能指标：

速度 容量 价格/位

由于存储介质和制造工艺的限制，存储器的速度、容量和位价存在矛盾关系，难以在同一存储器上同时获得高速度、大容量和低价格的所有好处。



1. 存储器三个主要特性的关系




上图：计算机的存储资源（从内到外的资源逐级向下列出，CPU的访问频率越来越低）



2. 缓存—主存层次和主存—辅存层次

存储系统层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上



CPU和缓存、主存交换信息，缓存可以和CPU、主存交换信息，主存和CPU\主存\辅存都能交换信息，辅存只能和主存交换信息


(速度)
缓存—主存

(容量)
主存—辅存

- 缓存-主存层次解决CPU和主存速度不匹配的问题，把CPU近期要用的信息调入缓存，使得CPU可以直接从缓存获取信息，提高访存速度。缓存容量小，需要不断把主存内容调入缓存进行替换。主存和缓存之间的数据调动是硬件自动完成，对程序员透明。从CPU角度来看，缓存-主存层次的速度接近于缓存，容量、价位接近于主存。



- 主存-辅存层次解决存储系统的容量问题，辅存速度慢，不能和CPU直接交换信息，但容量大，可以存放大量暂时用不到的信息，当CPU需要时，再将辅存的内容调入主存，供CPU直接访问。主存和辅存之间的数据调动是硬件和操作系统共同完成。主存辅存这一层次，速度接近于主存，容量价位接近辅存。



主存-辅存层次的发展，形成了**虚拟存储系统**。程序员编程时可用的地址空间远大于实际的主存空间，好像面对一个大容量主存，称之为虚拟存储器。程序执行时，要把主存的**虚拟地址**转换成**物理地址**，这由硬件和操作系统自动完成，若虚拟地址的内容在主存，则机器可立即使用，若虚地址的内容不在主存，则先传递到主存的合适单元再由机器使用。



4.2 主存储器

一、概述


Review: 主存储器的结构 存储体---MAR---MDR

实际上，根据MAR中的地址访问某个存储单元，还要经过地址译码电路、驱动电路等环节，才能找到所需访问单元；


读出数据时，需要经过读出放大器，才能将被选中单元的存储字送到MDR，写入数据时，需要经过写入电路才能写入所选单元。



1. 主存的基本组成



2. 主存和 CPU 的联系



现代计算机把MAR、MDR制作在CPU内，把译码器、驱动器、读写电路制作在存储器内，通过系统总线进行连接

- CPU和主存通过系统总线连接
- 读信息过程：CPU把字地址送到MAR，经地址总线送至主存—CPU发出读命令—读出内存单元的内容，送至数据总线
- 写信息过程：把目标存储单元的地址经MAR送至地址总线—把信息字送到MDR—CPU向主存发写命令—数据线上的信息字写入到主存的某个单元

3. 主存中存储单元地址的分配

- 主存中的各个存储单元，其空间位置用单元地址号表示，处理器根据地址号（由地址总线给出）对存储器单元进行访问
- 每个存储单元存有一个存储字，不同计算机存储字长不一样，一般都是字节的整数倍
- 计算机系统访问主存时，可以字寻址或者字节寻址，如没有特别指出，有n根地址线的芯片默认包含 2^n 个字节

设地址线 24 根

按 字节 寻址 $2^{24} = 16 \text{ M}$

若字长为 16 位


按 字 寻址范围 8 M

若字长为 32 位

按 字 寻址范围 4 M



- 一个存储字可以包含多个字节，每个字节有自己的地址，每个存储字也有自己的地址
- 约定字地址是所有字节的地址中编号最小的地址，即最初放入内存的字节的地址
- 一个字的多个字节放入内存时，可以先放高位字节，也可以先放低位字节，相应地，字地址是高位字节的地址，或者是低位字节的地址



上图：字节和字（包含四个字）在内存中的排列，地址采用十六进制



考虑到存储字的长度是字节的整数倍，一个存储字包含的所有字节在内存中的存储顺序有两种情况：1. 高位字节存低地址（先存高位字节） 2. 低位字节存低地址（先存低位字节），字地址对应下图两种情况

最高位字节地址为字地址：

字地址	框内数字是字节的地址			
0	0	1	2	3
4	4	5	6	7
8	8	9	10	11

最低位字节地址为字地址：

字地址	字节的地址	
0	1	0
2	3	2
4	5	4

上图：当一个字包含多个字节时，按照书写习惯，低位字节在右边



4. 主存的技术指标

(1) 存储容量

主存 存放二进制代码的**总位数**：

存储单元个数*存储字长

或者 **总字节数**：

存储单元个数*存储字长/8

计算机都支持按字节寻址，地址总线的位数默认决定了存储器所能包含的字节单元数，如某机地址总线位数是28位，则最大支持的存储容量为256MB



(2) 存储速度 可以由存取时间和存取周期表示

- 存取时间 也称访问时间，是指从启动一次存储器操作（读或写）开始，到完成该操作所需的全部时间

分为：**读出时间**（从存储器接收到有效地址开始，到产生有效输出所需的全部时间）、**写入时间**（从存储器接收到有效地址开始，到数据写入被选中单元所需的全部时间）

- 存取周期 存储器进行连续两次独立的存储器操作（读或写）所需的最小时间间隔

存取周期一般大于存取时间


(3) 存储器带宽

- 存储器带宽是与存取周期密切相关的指标
- 带宽是衡量数据传输速率的技术指标
- 存储器带宽表示单位时间内存储器存取的信息量，单位有：字/秒、字节/秒、位/秒
- 为了提升存储器带宽，可以缩短存储周期，增加存储字长

二、半导体存储芯片简介

1. 半导体存储芯片的基本结构

存储芯片通过地址/数据/控制总线与外部相连



地址线、数据线位数共同决定存储芯片容量

地址线（单向）

10

14

13

数据线（双向）

4

1

8


芯片容量

1K×4位

16K×1位

8K×8位

片选线和读写控制线



片选线 $\overline{CS}$ $\overline{CE}$ 用于选择存储芯片


读/写控制线 $\overline{WE}$ (低电平写 高电平读)

$\overline{OE}$ (允许读) $\overline{WE}$ (允许写)



存储芯片的片选线的作用


用 $16\text{K} \times 1$ 位的存储芯片组成 $64\text{K} \times 8$ 位的存储器




每次读出一个存储字，只选中8片；当存取地址地址为 65 535 时，最后 8 片的片选有效

2. 半导体存储芯片的译码驱动方式

(1) 线选法 用一根字选择线直接选中一个存储单元各位



(2) 重合法: 用两个方向的选择线选择存储矩阵中任一一位





三、随机存取存储器 (RAM)

4.2


- 随机存取存储器按照存储信息的原理，可以分为静态RAM（以触发器原理寄存信息）和动态RAM（以电容充放电原理寄存信息）两大类。
- 存储器中用于寄存0，1 两种代码的电路称为存储器的 基本单元电路






基本单元电路用到的器件模型


对于NMOS晶体管，栅极（G）加正向电压，则D、S之间饱和导通，此时称“打开T1”




同相放大器：输出和输入同相。可提升驱动能力



反相放大器：输出和输入反相。可提升驱动能力




同相三态门：控制信号有效时，输出等于输入，控制信号无效时，输出是高阻抗状态。适用于连接数据总线




反相三态门：控制信号有效时，输出等于输入的非，控制信号无效时，输出是高阻抗状态。适用于连接数据总线

1. 静态 RAM (SRAM)


(1) 静态 RAM 基本单元电路（绿框内）



① 静态 RAM 基本电路的 读 操作




② 静态 RAM 基本电路的 写 操作



(2) 静态 RAM 芯片举例


① Intel 2114 外特性




存储容量 $1K \times 4$ 位 $= 2^{12}$, 存储阵列 $64 \times 64 = 2^6 \times 2^6$
行地址6根, 64选1, 列地址4根, 16选1, 信号同时给4组
64列基本电路分为4组, 每次存取, 一行输出4位数据




② Intel 2114 RAM 矩阵 (64 × 64) 读




② Intel 2114 RAM 矩阵 (64×64) 读




② Intel 2114 RAM 矩阵 (64×64) 读




② Intel 2114 RAM 矩阵 (64×64) 读




② Intel 2114 RAM 矩阵 (64 × 64) 读




② Intel 2114 RAM 矩阵 (64×64) 读







② Intel 2114 RAM 矩阵 (64 × 64) 读




② Intel 2114 RAM 矩阵 (64 × 64) 读




③ Intel 2114 RAM 矩阵 (64×64) 写




③ Intel 2114 RAM 矩阵 (64×64) 写




③ Intel 2114 RAM 矩阵 (64 × 64) 写




③ Intel 2114 RAM 矩阵 (64×64) 写




③ Intel 2114 RAM 矩阵 (64 × 64) 写




③ Intel 2114 RAM 矩阵 (64×64) 写




③ Intel 2114 RAM 矩阵 (64 × 64) 写




③ Intel 2114 RAM 矩阵 (64×64) 写



③ Intel 2114 RAM 矩阵 (64×64) 写




(3) 静态 RAM 读 时序



t_{OHA} 地址失效后的数据维持时间



(4) 静态 RAM (2114) 写时序




t_{DH} $\overline{WE}$ 失效后的数据维持时间



2. 动态 RAM (DRAM)


- ✓ 动态RAM靠电容存储电荷原理寄存信息，读出或维持时：有电荷为1，无电荷为0；写入时：对电容充电为存1，放电为存0；
- ✓ 电容上的电荷只能维持1-2ms,需要在2ms内对所有存储单元状态进行再生，即刷新；
- ✓ 动态RAM的基本单元电路，有三管式和单管式两种。

(1) 动态 RAM 基本单元电路(三管式/单管式)



读出与原存信息相反

写入与输入信息相同




读出时，若电容有电荷，则数据线有电流，读出 1，相反为 0

写入时，根据数据线的信息， C_s 充电时存 1，放电时存 0




(2) 动态 RAM 芯片举例


① 三管动态 RAM 芯片 (1K*1位) 读




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写




② 三管动态 RAM 芯片 (Intel 1103) 写



② 三管动态 RAM 芯片 (Intel 1103) 写



② 三管动态 RAM 芯片 (Intel 1103) 写




③ 单管动态 RAM 4116 (16K × 1位)


- 4116是16K*1位的RAM芯片，本来应有14根地址线，但为了减少芯片封装的引脚数，地址线只有7根
- 读写操作时，地址信息分两次传送，先送7位行地址保存到行地址缓存器，再送7位列地址进入列地址缓存器




单管动态 RAM 4116 (16K × 1位)



④ 4116 (16K × 1位) 芯片 读 原理



⑤ 4116 (16K×1位) 芯片 写 原理



(3) 动态 RAM 时序

行、列地址分开传送

读时序

行地址 $\overline{\text{RAS}}$ 有效
写允许 $\overline{\text{WE}}$ 有效(高)
列地址 $\overline{\text{CAS}}$ 有效
数据 D_{OUT} 有效

写时序

行地址 $\overline{\text{RAS}}$ 有效
写允许 $\overline{\text{WE}}$ 有效(低)
数据 D_{IN} 有效
列地址 $\overline{\text{CAS}}$ 有效



(4) 动态 RAM 刷新


4.2

- 动态RAM采用电容充放电原理寄存信息，存储单元内的原信息会慢慢消失，为此必须进行定时刷新，刷新过程是把原信息读出，由刷新放大器形成原信息并重新写入RAM的再生过程。
- 必须在规定的时间内，对RAM全部单元电路做一次刷新，这就是刷新周期，一般取2ms
- 刷新逐行进行，刷新一行用时一个存取周期，在刷新周期内由专用电路完成对所有行的刷新

① 集中刷新

对全部存储单元集中一段时间逐行进行刷新

以 128×128 矩阵为例，存取周期为 $0.5 \mu\text{s}$




不能进行读写操作的“死区”为 $0.5 \mu\text{s} \times 128 = 64 \mu\text{s}$

占比为 $128/4000 \times 100\% = 3.2\%$



② 分散刷新

把对每行存储单元的刷新分散到每个存取周期，**访存一次刷新**一行，以 128×128 矩阵为例：



每隔128us刷新一遍，降低整个系统的效率

$$t_C = t_M + t_R$$

无“死区”

↓ ↓
读写 刷新


等效存取周期变成 $0.5 \mu s + 0.5 \mu s$
系统速度降低



③ 异步刷新（分散刷新与集中刷新相结合）

把对每行存储单元的刷新，均匀分散到一个刷新周期内完成，对于 128×128 的存储芯片，存取周期为 $0.5 \mu\text{s}$

刷新周期 2ms ，每隔 $2\text{ms}/128 = 15.6 \mu\text{s}$ 刷新一行



每行每隔 2 ms 刷新一次 “死区” 为 $0.5 \mu\text{s}$

若将刷新安排在指令译码阶段，不会出现“死区”



3. 动态 RAM 和静态 RAM 的比较

	主存 DRAM	SRAM 缓存
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无




四、只读存储器（ROM）

1. 掩模 ROM (用户不能编程)

行列选择线交叉处有 MOS 管为 “1”


行列选择线交叉处无 MOS 管为 “0”

2. PROM (一次性编程)



3. EPROM (多次性编程)

(1) N型沟道浮动栅 MOS 电路



G 栅极

S 源

D 漏

用紫外线照射可擦除
全部内容，然后改写

D 端加正电压

形成浮动栅

S 与 D 不导通为 “0”

D 端不加正电压


不形成浮动栅

S 与 D 导通为 “1”



(2) 2716 EPROM 的逻辑图和引脚

4.2



地址线A0-A10, 数据线D0-D7, 容量为2K字节

$\overline{\text{PD/Progr}}$ 功率下降 / 编程输入端 读出数据时应为低电平



4. EEPROM (多次性编程)

电可擦写，可联机操作

局部擦写

全部擦写

5. Flash Memory (闪速型存储器)

EPROM的优势 价格便宜 集成度高

EEPROM的优势 可电擦除、重写

比 EEPROM 更快 具备 RAM 功能

可与CPU直接连接，可快速编程



一. 150页第2、3、6、7题;

This chapter
to be continued in next ppt

Thank you