

第4章 存储器

4.1 概述

4.2 主存储器

4.3 高速缓冲存储器



五、存储器与 CPU 的连接

1. 存储器容量的扩展

- 单片存储芯片容量有限，经常无法满足实际需求
- 存储容量的扩展，就是把若干存储芯片连在一起构成足够容量的存储器
- 存储容量的扩展包括 位扩展 和 字扩展


匹配更宽数据总线的
需要

(1) 位扩展（增加存储字长）

10根地址线

用 **2片** $1\text{K} \times 4\text{位}$ 存储芯片组成 $1\text{K} \times 8\text{位}$ 的存储器

8根数据线



用同样的地址、片选、读信号，送给两个芯片，从中各读出一个单元的数据，拼成一个输出数据送至总线



- 位扩展原则：

- 地址线、片选线、读写信号线连接在一起
- 数据线并排使用，每个芯片的数据线构成整体存储器的数据线一部分
- 总之，地址线宽度不变，数据线宽度 n 倍增，每次存取操作时，所有的芯片都同时被选中同一地址的单元，输出一样宽度的存储字，组成 n 倍宽的存储字


(2) 字扩展（增加存储字的数量）

11根地址线

用 2片 $1K \times 8$ 位 存储芯片组成 $2K \times 8$ 位 的存储器

10根地址线

非门 输出把输入反相



[illegible]

- 字扩展原则：
 - 所有芯片的数据线、读写信号线对应接在一起
 - 芯片已有地址线连接在一起，扩展后多出的地址线按照一定逻辑生成各芯片的片选信号，实现在不同的地址空间段选择不同的存储器芯片
 - 某一次存取，依靠扩展出的地址线（高位地址，用于生成片选信号）选中一个芯片（每次存取，只能有一个芯片被访问），依据芯片原有地址线（低位地址）选中一个存储单元进行访问
- 注：n 根地址线，从全0变到全1，覆盖 2^n 个存储单元，初地址：n个0，末地址：n个1 即 2^n-1


(3) 字、位扩展

用 8 片 $1\text{K} \times 4$ 位 存储芯片组成 $4\text{K} \times 8$ 位的存储器

译码器 把二进制输入翻译成十进制数--对应的输出为0

12根地址线

8根数据线



A_{11} A_{10}	A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0
0 0	0 0 0 0 0 0 0 0 0 0 ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ 1 1 1 1 1 1 1 1 1 1 } 1k
0 1	0 0 0 0 0 0 0 0 0 0 ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ 1 1 1 1 1 1 1 1 1 1 } 1k
1 0	0 0 0 0 0 0 0 0 0 0 ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ 1 1 1 1 1 1 1 1 1 1 } 1k
1 1	0 0 0 0 0 0 0 0 0 0 ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ ⋮ 1 1 1 1 1 1 1 1 1 1 } 1k

2. 存储器与 CPU 的连接

(1) 地址线的连接

(2) 数据线的连接

(3) 读/写命令线的连接

(4) 片选线的连接

(5) 合理选择存储芯片

(6) 其他 时序、负载



- **地址线的连接**

- CPU地址线数一般多于存储器
- 通常将CPU地址线低位与存储芯片地址线相连，高位用于存储器芯片扩充

- **数据线的连接**

- 如果CPU数据线数和存储器不一样，要对存储器进行位扩展，使得存储器与CPU数据线数相等

- 读写命令线的连接

- CPU读写命令线直接和存储器的读写控制端相连
- 有些CPU的读写命令线是分开的，应与存储器允许读、允许写控制端分开相连，需搭配合适的存储器芯片

- 片选线的连接

- 存储器系统中，对于某存储芯片，只有其片选控制端接收到CPU提供的片选有效信号时才能被选中
- 片选有效信号由CPU未与存储芯片连接的**高位地址线**和**访存控制信号**通过**译码器**以及**其他各种门电路**产生
- CPU对外有两种访问：访问存储器和访问I/O设备，访问存储器时需要**访存控制信号** $\overline{MREQ}$ 有效

- 合理选择存储芯片

- 合理选择类型：

- 1) ROM（如系统程序、标准子程序、常数等）

- 2) RAM（用于用户程序）
















- 确定芯片数量，避免增加连线的复杂性

微处理器与存储器在时序、速度、负载等方面的匹配问题，在实际应用中也必须进行充分考虑

例4.1 CPU有16根地址线，8根数据线，用 $\overline{MREQ}$ 作为访存控制信号（低电平有效），用 $\overline{WR}$ 作为读写控制信号（高电平读，低电平写）。
现有下列存储芯片：1K*4位RAM， 4K*8位RAM， 8K*8位RAM， 2K*8位ROM， 4K*8位ROM， 8K*8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，要求如下：

H表示十六进制，一位十六进制代码对应四位二进制代码

- （1）主存地址空间分配6000H~67FFH为系统程序区，6800H~6BFFH为用户程序区**
- （2）合理选用上述存储芯片，说明各选几片**
- （3）画出片选逻辑图**


序号	名称	GB/T 4728.12-1996		国外流行图形符号	曾用图形符号
		限定符号	国标图形符号		
1	与门	&			
2	或门	≥ 1			
3	非门	  逻辑非入和出	 	 	 
4	与非门				
5	或非门				

逻辑门电路图形符号

等。RAM 则是为用户编程而设置的。此外，在芯片

会遇到两者
面用一个实

根数据线，
有效)，用
，低电平为
AM、4 K × 8
OM、4 K × 8
器和各种门
诸器的连接



74138 译码器

G_1 、 $\overline{G}_{2A}$ 、 $\overline{G}_{2B}$ 为控制端

C、B、A 为变量输入端

$\overline{Y}_0, \dots, \overline{Y}_7$ 为变量输出端







图 4.36 译码器和门电路

芯片符号图中，字母上面的横线表示低电平有效
译码器符号图中，“。”表示信号为低电平时有效
门电路符号图中，“。”表示求非运算
图中的三个门电路依次是非门、与非门、或门

例4.1 解:

n 根地址线, 从全0变到全1, 覆盖 2^n 个存储单元


(1) 写出对应的二进制地址码



(2) 确定芯片的数量及类型



(3) 分配地址线



$A_{10} \sim A_0$ 接 2K $\times$ 8位 ROM 的地址线


$A_9 \sim A_0$ 接 1K $\times$ 4位 RAM 的地址线

(4) 确定片选信号

片选信号的生成不只一种方案，符合逻辑即可用，需要结合所给定的门电路、译码器



CPU 与存储器的连接图



片选逻辑审核：

- 只要CPU访存信号有效、地址线最高两位是01，则译码器三个控制端信号有效，译码器就会工作
- 译码器工作时，如果地址线最高两位后的三位是100，会选中2K的ROM，如果地址线最高两位后的三位是101，会选中1K的RAM
- 根据地址线最高的5位后面的11位，可以从2K的RAM中选择一个存储单元的内容
- 地址线最高5位后面的11位，如果第一位是0，则剩余10条地址线的二进制代码，可用于从容量是1K的两片RAM中各选择一个存储单元的内容，凑成8位输出数据
- 做题时，假定存储器芯片的片选信号都是低电平有效

有时，不会完整地给出内存工作区的地址边界代码，而是给出起始或终止地址以及该区容量（空间大小），这时首先要写出缺失的地址边界代码：

1) 终止地址 = 起始地址 + (空间大小 - 1)

2) 起始地址 = 终止地址 - (空间大小 - 1)

注：起始地址 < 终止地址

例4.2 假设同前，要求最小**8K**地址为系统程序区，相邻**16K**地址为用户程序区,最大**4K**地址空间为系统程序工作区。

解：(1)根据存储空间分配及属性选择芯片

8K系统程序区： 8K*8位ROM 1片

16K用户程序区： 8K*8位RAM 2片

4K 系统程序工作区： 4K*8位RAM 1片

若有**16K*8位 RAM**，能否只用一片？

根据地址空间分配写出地址范围代码:

方法: 起始(终止)地址 $\pm$ (地址空间大小-1)

最小8K空间始地址为0, 末地址:

$2^n - 1$ 即 n 个1

$$0 + 8K - 1 = 0 + (2^{13} - 1) = 0 + 1FFF:$$

8K ROM地址: 0000~1FFF 8K

相邻16K空间:

16K RAM地址: 2000~3FFF 8K


4000~5FFF 8K

最大4K地址空间起始地址:

$$FFFF - (4K - 1) = FFFF - (2^{12} - 1) = FFFF - 0FFF$$

4K RAM地址: F000~FFFF 4K

可作为译码器输入端生成片选信号




(2)分配CPU地址线

容量为8K的存储器芯片的地址线与CPU低13位地址线相连；容量为4K的存储器芯片的地址线与CPU低12位地址线相连；

(3)形成片选信号

CPU的高位地址线 $A_{15}A_{14}A_{13}$ 作为译码器输入，译码器输出用来选择相应的存储芯片。



注：A₁₅A₁₄A₁₃是111时，Y₇非 是0，送到或门输入端，若同时A₁₂是1，反相后是0，送至或门输入端，或门输出0，选中4K的RAM

总结：

- 前面的例题，对于存储器系统存在多个容量不一致的存储芯片的情况，在构造片选信号时，都是按照大容量芯片的地址来安排译码器电路，小容量芯片的片选信号由译码器输出和该芯片的空余高位地址线构造
- 另一种可能选择，是把大容量芯片用多片小容量芯片取代，按照小容量芯片的地址线安排译码器电路
- 片选信号构造方式可以非常灵活，做题时需要注意给定条件

六、存储器的校验

1. 编码的最小距离

数据在存储过程中可能出错，把原数据配成编码，可以发现/纠正错误

4.2

某种编码的纠错、检错能力与编码的最小距离有关

编码的最小距离，是指在编码系统内，任意两组合法代码之间的最少的二进制位数的差异

$$L - 1 = D + C \quad (D \geq C)$$

L —— 编码的最小距离 若 $L = 3$

D —— 检测错误的位数 则具有一位纠错能力

C —— 纠正错误的位数

汉明码(Hanming code)是具有一位纠错能力的编码



2. 汉明码的组成

原始代码+检测位 构成 编码，组成汉明码涉及以下三方面：

1) 汉明码的组成需增添 ? 位检测位

$2^k \geq n + k + 1$ n 位原始代码， k 位检测位

2) 检测位的位置 ?

设 $n+K$ 位代码从左开始编为 $1, 2, 3, \dots, n+k$ 位，其中 k 位检测位分别安插在第 $1, 2, 4, 8, \dots, 2^{k-1}$ 位，记作 $C_i, i=1, 2, 4, 8, \dots$

3) 检测位的取值 ?

每个检测位和相关信息位构成特定的检测小组，检测位取值要保证所在小组中1的个数为奇数或偶数



原始代码长度n和检测位数k的关系

n	k
1	2
2~4	3
5~11	4
12~26	5
27~57	6

计算依据:

$$2^k \geq n + k + 1$$

各检测位 C_i 所承担的检测小组为

本章以四位原始代码、三位检测位的编码为例

C_1 检测的 g_1 小组包含第 1, 3, 5, 7, 9, 11, ...

C_2 检测的 g_2 小组包含第 2, 3, 6, 7, 10, 11, ...

C_4 检测的 g_3 小组包含第 4, 5, 6, 7, 12, 13, ...

C_8 检测的 g_4 小组包含第 8, 9, 10, 11, 12, 13, 14, 15, 24, ...

g_i 小组独占第 2^{i-1} 位：各检测小组独占对应的检测位

g_i 和 g_j 小组共同占第 $2^{i-1} + 2^{j-1}$ 位：两个检测小组共有

g_i 、 g_j 和 g_l 小组共同占第 $2^{i-1} + 2^{j-1} + 2^{l-1}$ 位：3个小组共有



例4.4 求 0101 按“偶校验”配置的汉明码

解：∵ $n = 4$

根据 $2^k \geq n + k + 1$

得 $k = 3$

g1 1, 3, 5, 7...

g2 2, 3, 6, 7...

g3 4, 5, 6, 7...

汉明码排序如下：

二进制序号	1	2	3	4	5	6	7
名称	C_1	C_2	0	C_4	1	0	1
	0	1		0			

∴ 0101 的汉明码为 **0100101**



练习1 按配偶原则配置 0011 的汉明码

解： $\because n = 4$ 根据 $2^k \geq n + k + 1$

取 $k = 3$

二进制序号	1	2	3	4	5	6	7
名称	C_1	C_2	0	C_4	0	1	1
	1	0		0			

$$C_1 = 3 \oplus 5 \oplus 7 = 1$$

$$C_2 = 3 \oplus 6 \oplus 7 = 0$$

$$C_4 = 5 \oplus 6 \oplus 7 = 0$$

依据：在进行连续异或运算的多个变量中，若有奇数个变量的值为1，则运算结果为1；若有偶数个变量的值为1，则结果为0

$\therefore$ 0011 的汉明码为 **1000011**



- 总结：编码步骤

确定检测位位数；确定检测位位置；确定检测位取值

- 检测位的设置或取值原则：

检测位负责的检测小组中1的个数是奇数（配奇原则）或者偶数（配偶原则）

对于同一原始代码，奇配置和偶配置时检测位取值反相

3. 汉明码的纠错过程

对汉明码进行计算得出

纠错时，形成新检测位 P_i ，其状态可指示出错位置
如编码时增添 3 位 ($k = 3$)，纠错时新检测位也是 3 位
以 $k = 3$ 为例， P_i 的取值为

$$P_1 = \overset{C_1}{1} \oplus 3 \oplus 5 \oplus 7$$

$$P_2 = \overset{C_2}{2} \oplus 3 \oplus 6 \oplus 7$$

$$P_4 = \overset{C_4}{4} \oplus 5 \oplus 6 \oplus 7$$

依据：在进行连续异或运算的多个变量中，若有奇数个变量的值为 1，则运算结果为 1；若有偶数个变量的值为 1，则结果为 0

对于按“偶校验”配置的汉明码
不出错时 $P_1 = 0, P_2 = 0, P_4 = 0$



例4.5 已知接收到的汉明码为 0100111

(按配偶原则配置) 试问要求传送的信息是什么?

解: 纠错过程如下

$$P_1 = 1 \oplus 3 \oplus 5 \oplus 7 = 0 \quad \text{无错}$$

$$P_2 = 2 \oplus 3 \oplus \boxed{6} \oplus 7 = 1 \quad \text{有错}$$

$$P_4 = 4 \oplus 5 \oplus \boxed{6} \oplus 7 = 1 \quad \text{有错}$$

$P_4 P_2 P_1 = 110$ 构成的二进制值是出错位置

汉明码只能纠错
1位
两组有错位, 选
共有位

第 6 位出错, 可纠正为 0100101

故要求传送的信息为 0101



练习2 写出按偶校验配置的汉明码

0101101 的纠错过程

$$P_4 = 4 \oplus 5 \oplus 6 \oplus 7 = 1$$

一组有出错位
选该组特有位

$$P_2 = 2 \oplus 3 \oplus 6 \oplus 7 = 0$$

$$P_1 = 1 \oplus 3 \oplus 5 \oplus 7 = 0$$

$$\therefore P_4 P_2 P_1 = 100 \quad \text{第 4 位错, 可不纠}$$

总结: 汉明码纠错的前提是只有一位代码出错



第二次作业： 151页第15、17、18题；

Thank you