

第5章 输入输出系统

5.1 概述

5.2 外部设备

5.3 I/O接口

5.4 程序查询方式

5.5 程序中断方式

5.6 DMA方式



5.5 程序中断方式

一、I/O 中断的产生


- ✓ 由前面内容可知：I/O设备与主机交换信息时，由于外设速度低于CPU，CPU启动设备后，需要等待一段时间后才能交换信息
- ✓ 在外设做准备时，CPU继续执行现执行程序，在外设准备就绪并提出中断请求之后，再暂时中断现执行程序，转入执行I/O服务程序，这就产生了I/O中断



但是，外设请求并非引发中断的唯一原因

以打印机为例

CPU 与打印机并行工作



二、中断的概念

中断不仅用于控制I/O设备和主机传送信息、不仅用于响应外设请求


中断：计算机执行程序过程中，若出现**异常情况**或者**特殊请求**，则计算机转向对异常情况或者特殊请求的处理，这通过运行**中断服务程序**实现，处理结束后再返回到**原程序**的间断处，继续执行原程序

作用：**中断机制**提高计算机系统的效率和效能

实现中断功能所需要的**软硬件技术**统称为中断技术



概念：断点地址、入口地址



采用中断机制原因

- 低速外设就绪后提出中断请求

后三者在后
面章介绍

- 应付突发事件的需要
- 实时控制中响应外来信号、可靠性等需要
- 软件中断指令引起的中断

为了实现中断，计算机系统中必须配有相应的中断系统或者中断机构

为了处理I/O中断，在I/O接口电路中必须配置相应的硬件电路，包括中断请求触发器、屏蔽触发器、排队器、中断向量地址形成部件等



三、程序中断方式的接口电路

1. 配置中断请求触发器和中断屏蔽触发器

每台外设配置一个**中断请求触发器INTR**，其值为1时表示设备向CPU提出中断请求，只有设备就绪时才能提出中断请求，即完成触发器D状态为1

在I/O接口中需要设计一个**屏蔽触发器MASK**，当其为1时，表示封锁**中断源**的请求

中断源：能引起中断的各种因素，例如I/O设备、以及各种突发事件

CPU在**每条指令**执行的最后阶段，**查询所有设备**中是否有中断请求，**若此时设备就绪 ($D=1$) 且未被屏蔽 ($MASK=0$)**，则中断查询信号将**INTR置1**




接口电路中的**D**、**INTR**、**MASK**触发器及中断查询信号：设备就绪（**D**=1）且未被屏蔽（**MASK**=0），则中断查询信号将**INTR**置1（懂得逻辑即可，电路不用记）

中断请求

D触发器，时钟信号到来时，输出跟随输入

来自 CPU 的中断查询信号



INTR

中断请求触发器

INTR = 1 有请求

MASK

中断屏蔽触发器

MASK = 1 被屏蔽

D 完成触发器




2. 排队器

- 多个中断源同时向**CPU**提出请求时，按照优先级高低予以响应，因此需要对中断源按照不同性质排队，赋予不同的优先级
- 对于I/O设备来说，为防止信息丢失，速度高的设备中断优先级也高
- 处理设备优先级可以采用硬件方法或者软件方法（后续内容），硬件方法：**1) 在CPU中设置一个统一的硬件排队器，对所有中断源进行排队，后续内容；2) 在接口电路内分别设置各个设备的排队器，本章内容**

链式排队器

下图为链式排队器的关键部分，每个接口内有一个反相器（是否受上级封锁）和一个与非门（是否封锁下级），各接口电路之间链条式串接



设备 1[#]、2[#]、3[#]、4[#] 优先级按 降序排列

$INTR_i = 1$ 有请求 即 $\overline{INTR_i} = 0$




排队器工作原理

- 中间输出 $INTP_i'$ 是选通信号，决定本 $INTR$ 能否送出
- 当各中断源都没有提出中断请求时，各个中间输出端 $INTP_i'$ 都是高电平
- 若某个中断源提出中断请求，就迫使所有比其优先级低的中断源对应的 $INTP_i'$ 变为低电平（关门）
- 中间输出和后续电路一起工作，使得无论哪个（或多个）中断源提出中断请求，排队器的中间输出端只对一个是高电平（开门），相应地，总输出端只有一个 $INTR$ 是高电平，这个就是最高优先级的中断请求信号

排队器原理


褐色表示信息为1，绿色为0，黑色任意，这里INTR2为1表示有中断请求，排队器输出0100



3. 中断向量地址形成部件

- CPU响应I/O中断后，要暂停现执行程序，转去执行最高优先级设备的**中断服务程序**，因此首先要找到该设备服务程序的**入口地址**(中断服务程序首地址)
- 入口地址寻找方法包括**硬件法**和软件法（后续章节介绍），硬件向量法就是通过**向量地址**寻找设备中断服务程序入口地址，而向量地址由**硬件电路**产生
- **中断向量地址形成部件**在排队器之后，排队器的输出（多个信号，只有1个是高电平）是地址形成部件的输入，所形成的输出是一串**二进制代码**，即**中断向量**，每个中断源对应一个向量地址，因此该部件是一个**编码器**

形成向量地址



设备编码器
(输出位数与中断源个数有关)

171=2 (1) 逻辑分析: 207PA=0 时, 207PA=1 时, 能送到 02





图 5.42 例 5.2 电路图


如何由向量地址找到入口地址

- 向量地址对应连续的内存单元，每个内存单元存，放一条跳转到某中断服务程序的指令，或者是保存某中断服务程序的入口地址
- 如何运行中断服务程序（即找到入口地址），两种方法：
 - ① 向量地址送至PC，运行跳转指令
 - ② 向量地址对应的内存单元内容送至PC

从向量地址到入口地址



4. 程序中断方式接口电路的基本组成



四、I/O 中断处理过程

1. CPU 响应中断的条件和时间

(1) 条件：中断开关打开

CPU中的允许中断触发器 $EINT = 1$

用 开中断 指令将 $EINT$ 置 “1”

用 关中断 指令将 $EINT$ 置 “0” 或硬件自动复位

(2) 时间：收到中断请求

当 $D = 1$ （何时设备就绪随机）且 $MASK = 0$ 时


在每条指令执行阶段的结束时刻

CPU 发 中断查询信号（将 $INTR$ 置 “1”）



2. I/O 中断处理过程

以输入为例



- ✓ 一次中断处理的完整过程包括如下阶段：中断请求、中断判优、中断响应、中断服务、中断返回（后两个环节软件实现）
- ✓ 中断服务程序最后一条指令是一条中断返回指令，用于从中断服务程序返回原程序断点

五、中断服务程序流程

1. 中断服务程序的流程

程序中断方式由于软件额外开销时间比较大，虽然CPU运行效率比程序查询高，但传输速度却比程序查询慢

(1) 保护现场

{ 程序断点地址的保护 由中断隐指令（硬件）完成 why?
寄存器内容（通用/状态）的保护 由进栈指令或者写存储器（软件）完成 why?

(2) 中断服务

对不同的 I/O 设备，有不同内容的中断服务程序

(3) 恢复现场

出栈或者读存储器指令

(4) 中断返回


ISR 的最后一条指令通常是一条中断返回指令，返回到原程序断点处，继续执行原程序




2. 单重中断和多重中断

- 计算机处理中断过程中，有可能出现新的中断请求，若**CPU**暂停执行现行中断服务程序，转去处理新的中断请求，称为多重中断或中断嵌套，若对新中断不予理睬，则为单重中断
- 嵌套前提：只有优先级更高的新中断才能中断当前中断服务程序，且只有在**EINT=1**时才可以
- **CPU**响应中断后，硬件自动关中断：**EINT=0**，若以后不用开中断指令把**EINT**置**1**，则**CPU**不能响应其他中断源的请求
- 单重中断和多重中断在中断服务程序流程方面存在区别：开中断的时刻不同

3. 单重中断和多重中断的服务程序流程



主程序和服务程序抢占 CPU 示意图




宏观上CPU 和 I/O并行工作，微观上 CPU中断现执行程序为 I/O 服务，对于高速I/O设备，需要不断打断CPU 执行主程序以执行中断服务，效率低



5.6 DMA 方式

一、DMA 方式的特点

1. DMA 和程序中中断两种方式的数据通路



- **DMA**接口和主存之间存在直接数据通路，主存和设备交换信息不需要**CPU**暂停执行原程序为设备服务，省去了保护和恢复现场，工作速度比中断方式高
- **DMA**上述特点使得它适合高速I/O设备或辅存与主存之间频繁、批量交换信息，避免高速设备因为等待中断响应丢失数据，也避免频繁打断**CPU**执行主程序而降低效率
- 由于**DMA**接口和**CPU**共享主存，会出现两者竞争使用主存的冲突，因此需要分时使用主存，可以采取以下三种分时访问策略


2. DMA 与主存交换数据的三种方式

(1) 停止 CPU 访问主存 DMA接口向CPU发送一个停止信号

控制简单，适用于高速设备成组数据的传输

DMA访存时，CPU 处于不工作状态或保持状态

由于外设准备数据间隔远大于主存存取周期，未充分发挥 CPU 对主存的利用率




(2) 周期挪用（或周期窃取）

当I/O设备有DMA请求时，会挪用总线占用权一个或者几个存取周期，I/O设备请求DMA会遇到三种情况：

- CPU 此时不访存
- CPU 正在访存：等待存取周期结束
- CPU 与 DMA 同时请求访存 I/O访存优先于CPU

此时 CPU 将总线控制权让给 DMA若干存取周期，使CPU延缓几个存取周期再访问主存




- 这种方式既实现了I/O传送，又提高了CPU对主存的利用率
- I/O设备每挪用一個主存周期都要申請总线控制权、建立总线控制权、归还总线控制权，尽管传送一个字对主存只要一个存取周期，但DMA接口需要准备多个主存周期，因此周期挪用适合I/O设备读写周期大于主存周期的情况，符合外设速度慢于主存的实际

(3) DMA 与 CPU 交替访问

CPU 工作周期比主存存取周期长，将其分为两个分周期

$\begin{cases} C_1 \text{ 专供 DMA 访存} \\ C_2 \text{ 专供 CPU 访存} \end{cases}$

工作周期是指令执行过程的基准时间，CPU 在一个工作周期内访问一次存储器即可



不需要 申请建立和归还 总线的使用权，总线相当于在 C_1 、 C_2 控制下的多路转换器，CPU 无需等待



二、DMA 接口的功能和组成


1. DMA 接口功能

用DMA方式传送数据的传输过程完全由DMA接口控制

- (1) 向 CPU 申请 DMA 传送
- (2) 处理总线 控制权的转交
- (3) 管理 系统总线、控制 数据传送
- (4) 确定 数据传送的 首地址和长度
修正 传送过程中的数据 地址 和 长度
- (5) DMA 传送结束时， 给出操作完成信号



2. DMA 接口组成



DMA接口的逻辑部件包括：

(1) 主存地址寄存器AR

存放要交换的数据在主存中的地址，在DMA传送之前程序预置首地址，在DMA过程中寄存器值递增(硬件自动)

(2) 字计数器 WC

记录将要传送的数据的总字数，在DMA传送前由程序预置，每传送一个字其值自动减1，至0时，批数据传送结束，DMA接口向CPU发中断请求信号

(3)数据缓冲寄存器BR

暂存每次传送的数据，通常DMA接口和主存之间采用字传送，DMA接口和设备之间可能是字节或者位传送，接口中需要有**字装配/拆卸**硬件，如移位缓冲寄存器、计数器等

(4) DMA控制逻辑

负责管理DMA的数据传送过程，由控制电路、时序电路、及命令状态控制寄存器组成

(5) 中断机构

DMA方式是以数据块为单位进行传送，当字计数器溢出，表示一批数据传送完毕，通过中断机构向CPU提出中断请求，请CPU做DMA操作的后处理，以报告一批数据传送结束

(6) 设备地址寄存器DAR

存放I/O设备的设备码，或者表示设备信息存储区的寻址信息

三、DMA 的工作过程

1. DMA 数据传送过程

包含预处理、数据传送、后处理 3个阶段

(1) 预处理

CPU用几条输入输出指令为DMA接口预置信息，即初始化，之后CPU继续原来工作



- 通知 DMA 控制逻辑传送方向（入/出 写主存/读主存）
- 设备地址——DMA 的 DAR，启动设备
- 主存地址——DMA 的 AR
- 传送字数——DMA 的 WC




- ✓ 预处理之后：当I/O设备准备好发送的数据（对应输入情况），或者上次接收的数据已经处理完毕（对应输出情况），便通过DMA接口向CPU提出占用总线的申请
- ✓ 若有多个DMA同时申请，则由硬件排队逻辑决定优先级
- ✓ 若I/O设备拿到主存总线使用权，则数据传送过程由该DMA接口进行管理

(2) DMA 传送过程示意 (周期挪用方式、以数据块为单位传递)


CPU



数据传送过程（输入）



数据传送过程（输出）



(3) 后处理


DMA数据传送完成后，CPU停止原程序执行，转去做DMA结束工作，即后处理，这由DMA中断服务程序完成，内容包括：

1. 校验送入主存的数据是否正确
2. 是否继续用 DMA 传送其他数据块
3. 测试传送过程中是否有错，有错则转错误诊断及处理程序



2. DMA 接口与系统的连接方式

(1) 具有公共请求线的 DMA 请求




若干DMA接口通过一条公用的DMA请求线向CPU申请总线控制权，CPU发出响应信号，用链式查询方式，首先选中的设备获得总线使用权



(2) 独立的 DMA 请求

每个接口有独立的DMA请求线和响应线，由CPU优先级判决机构裁决先响应哪个请求，获得相应信号的接口可控制总线



3. DMA 方式与程序中断方式的比较

	中断方式	DMA 方式
(1) 数据传送方式	靠程序	靠硬件
(2) 响应时间	指令执行结束	存取周期结束
(3) 处理异常情况	能	不能
(4) 中断请求作用	传送数据	后处理
(5) 优先级	低	高
(6) 保护现场	需要	不需要




四、DMA 接口（芯片）的类型

集成电路技术将DMA接口制成芯片，有选择性和多路型两种

1. 选择型



在物理上连接多个设备
在逻辑上只允许连接一个设备



- 选择型DMA接口的特点是，在一段时间内，DMA接口只为一个设备服务，关键是在预处理时将所选设备的设备号送入设备地址寄存器
- 选择型DMA接口适用于数据传输率很高的I/O设备

2. 多路型


在物理上连接多个设备
在逻辑上允许连接多个设备同时工作



- 在多路型DMA接口中，各个设备采用字节交叉的方式通过DMA接口进行数据传送，为每个与接口相连的设备都设置了一套寄存器，分别存放各自的传送参数
- 在多个外设同时请求DMA时，接口按照优先级别先后响应各个设备，每次DMA传送都是一个字节
- 这类接口适合同时为多个速度较低的设备服务

3. 多路型 DMA 接口的工作原理

优先级：磁盘>磁带>打印机，每次传送一个字节



作业

课后习题：

2, 3, 10, 11, 13, 16, 26, 27, 33

Thank you