

附录 A 实现的 MIPS 指令集

附 A1 单周期 CPU 实现指令

(1) 无符号加法

ADDU rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	100001						
6	5	5	5	5	6						

$GPR[rd] \leftarrow GPR[rs] + GPR[rt]$

(2) 无符号减法

SUBU rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	100011						
6	5	5	5	5	6						

$GPR[rd] \leftarrow GPR[rs] - GPR[rt]$

(3) 有符号比较, 小于置位

SLT rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	101010						
6	5	5	5	5	6						

$GPR[rd] \leftarrow (\text{sign}(GPR[rs]) < \text{sign}(GPR[rt]))$

(4) 按位与

AND rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	100100						
6	5	5	5	5	6						

$GPR[rd] \leftarrow GPR[rs] \& GPR[rt]$

(5) 按位或非

NOR rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	100111						
6	5	5	5	5	6						

$GPR[rd] \leftarrow \sim(GPR[rs] | GPR[rt])$

(6) 按位或


OR rd, rs, rt

R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	rs	rt	rd	00000	100101						
6	5	5	5	5	6						


$GPR[rd] \leftarrow GPR[rs] | GPR[rt]$

(7) 按位异或




$GPR[rd] \leftarrow GPR[rs] \wedge GPR[rt]$

(8) 逻辑左移



$GPR[rd] \leftarrow \text{zero}(GPR[rt]) \ll \text{shf}$

(9) 逻辑右移



$GPR[rd] \leftarrow \text{zero}(GPR[rt]) \gg \text{shf}$

(10) 立即数、无符号加法



$GPR[rt] \leftarrow GPR[rs] + \text{sign_ext}(\text{imm})$

(11) 相等跳转



if $GPR[rs] = GPR[rt]$ then $PC \leftarrow B_PC + \text{sign_ext}(\text{offset}) \ll 2$

B_PC: 分支跳转参与运算的 PC, 在不考虑延迟槽时为分支跳转指令的 PC, 考虑延迟槽时为延迟槽指令的 PC, 即分支跳转指令的 PC+4。

(12) 不等跳转



if $GPR[rs] \neq GPR[rt]$ then $PC \leftarrow B_PC + \text{sign_ext}(\text{offset}) \ll 2$

B_PC: 分支跳转参与运算的 PC, 在不考虑延迟槽时为分支跳转指令的 PC, 考虑延迟槽时为延迟槽指令的 PC, 即分支跳转指令的 PC+4。

(13) 装载字

LW rt, offset(base) I 型

31	26 25	21 20	16 15	0
100011	base	rt	offset	
6	5	5	16	

$GPR[rt] \leftarrow Mem[GPR[base] + sign_ext(offset)]$

(14) 存储字

SW rt, offset(base) I 型

31	26 25	21 20	16 15	0
101011	base	rt	offset	
6	5	5	16	

$Mem[GPR[base] + sign_ext(offset)] \leftarrow GPR[rt]$

(15) 立即数装载高位

LUI rt, imm I 型

31	26 25	21 20	16 15	0
001111	00000	rt	imm	
6	5	5	16	

$GPR[rt] \leftarrow \{imm, 16'd0\}$

(16) 直接跳转

J target J 型

31	26 25	0
000010	target	
6	26	

$PC \leftarrow \{B_PC[31:28], target \ll 2\}$

B_PC: 分支跳转参与运算的 PC, 在不考虑延迟槽时为分支跳转指令的 PC, 考虑延迟槽时为延迟槽指令的 PC, 即分支跳转指令的 PC+4。

附 A2 多周期 CPU 新增实现指令

(17) 无符号小于置位

SLTU rd, rs, rt R 型

31	26 25	21 20	16 15	11 10	6 5	0
000000	rs	rt	rd	00000	101011	
6	5	5	5	5	6	

$GPR[rd] \leftarrow (zero(GPR[rs]) < zero(GPR[rt]))$

(18) 跳转寄存器并链接

JALR rs R 型

31	26 25	21 20	16 15	11 10	6 5	0
000000	rs	00000	11111	00000	001001	
6	5	5	5	5	6	

$GPR[31] \leftarrow B_PC + 4, PC \leftarrow GPR[rs]$

B_PC: 分支跳转参与运算的 PC, 在不考虑延迟槽时为分支跳转指令的 PC, 考虑延迟槽时为延迟槽指令的 PC, 即分支跳转指令的 PC+4。

(19) 跳转寄存器