
Quartus II SignalTaps逻辑分析 仪简介

Quartus II SignalTap

Quartus II SignalTap II Logic Analyzer和 SignalProbe™ 的功能在于当系统以系统速度进行操作时,能够在系统地分析内部器件节点和 I/O 引脚。


SignalTap II 逻辑分析仪使用嵌入式逻辑分析器将信号数据通过 JTAG 端口送往 SignalTap II 逻辑分析仪或者外部逻辑分析仪或示波器。SignalProbe功能使用未用器件布线资源上的增量布线,将选定信号送往外部逻辑分析仪或示波器。图 1 和 图 2 显示了 SignalTap II 和 SignalProbe 调试流程。

SignalTap II 调试流程



简短回顾: 外部逻辑分析器系统调试

- 优点
 - 便于调试系统的FPGA接口
 - 触发和数据分析的大量选项
- ■缺点
 - 在正常工作期间不能探测内部FPGA信号,除非将信号从I/O引脚输出
 - SignalProbe
 - ●逻辑分析器接口(LAI)
 - 进行探测会影响板级信号的完整性和时序
 - PCB必须提供方便,实现探头连接
 - 测试焊盘或者插头
 - Mictor连接器






简短回顾:什么是SignalTap II?

- 利用器件中没有使用的逻辑(LE)和存储器模块来建立
- 通过JTAG连接实现的运行时间控制,sld_signaltap和sld_hub实体被自动加入到工程层次中。
- 增量式编译支持:
 - 作为单独的设计分区来实现(缩短了重新编译的时间)
 - 只连接(例如,提取)布局布线后的信号
 - 对性能和时序的影响最小

简短回顾:什么是SignalTap II?


Altera FPGA器件



主要特性和优势

- ■单个器件中的多个逻辑分析仪
- 基本和高级触发选项
- 独立触发级高达10个
- 灵活的缓冲配置和触发器布置
- 每通道可采集128**K**采样
- 每个器件采样1024个通道
- 内置资源占用估算器
- 采样高达270MHz
- 在Quartus II中免费提供


加入SignalTap II实例




加入SignalTap II实

两种方法来加入到工程中:

- SignalTap II文件(. stp)
 - 作为新文件加入
 - 默认名称是stp1.stp
 - 在SignalTap II分配设置中值
 - 将多个实例加入到单个文件
- HDL文件
 - 使用MegaWizard插件管理
 - 在设计中例化
 - 通过命令行或者建立相关的. stp文件来进行控制



SignalTap II文件窗口



对SignalTap II进行配置


- 加入采样时钟和信号
 - 节点发现器
 - 插件
- 采样缓存设置
 - 大小
 - 缓存类型和触发位置
 - RAM类型
- 管理多个文件和设置


定义触发

- ■基本触发
- ■高级触发
- ■上电触发
- ■多触发级
- ■外部触发

实例: ADC0809器件的采样控制器

• 使用Altera公司的器件Cyclone系列FPGA-EP1C12Q240C8






添加STP文件 并设置

- 1. 设置采样 时钟ct[3]。
- 2. 添加测试 信号
- 3. 采样深度 512。

- 4. 触发方式。
- 5. 触发模式
- 6. 存储模式。


缓冲捕获模式: 环行

- 监视FIFO (先入先出)配置中的数据
- 在触发事件前后指定采集的数据量,或者连续采 集数据。




设置基本触发条件

- 建立最简单的触发器
- 为每个信号选择特定的状态,或者为一组信号输入所需进制(二进制、十六进制、八进制等)的数值
- 利用手动建立或者来自插件的助记表,按表中的名称或者标记来设置触发条件(后面详细介绍助记表)
- 设置的所有触发条件都满足后,才会进行触发,各个条件之间是逻辑与的关系






设置高级触发条件







运行



不同观察模式

