LAB1 Report

學號:0313342

姓名:吳望真

題目:實做ALU

| 遇上問題 | 解決方法 |
|---------------------------|---|
| Mac OS X沒有ModelSim 可以用 | 爬文爬了好久沒有發現有好用的介面,只好安裝Icarus在Terminal上面跑,雖然繁瑣的輸入變多,而不能點一點就compile+run,但發現Icarus的Debug有時候比ModelSim來得好。但有一點仍然沒搞懂的是,在ModelSim下有11筆測資可以成功跑11筆,但到Icarus下莫名多出了第12筆空的測資,應該是Testbench.v要再嚴謹一點,但鑑於不可以改TestBench.v,所以這個問題只能擱置一旁。 |

| 完全沒有學過Verilog | 自己很努力的東找西找資料,發現很多書很多地方都沒有講清楚,而且時間遠遠不夠把實力提升到能夠負荷LAB。求助於助教,而非常熱心又耐心的助教讓我大開眼界(最明智的解答方法) |
|-------------------------------------|--|
| 明明程式碼寫的是對的但 關於負數和正數的比較出 來卻是錯的 | 發現input要是signed才能跑出正 確的答案 |