

Rechnerorganisation Praktikum



Rechnerorganisation Praktikum Hierarchien, Instanziierung, Signale & Arrays

Architektur Eingebetteter Systeme Institut für Technische Informatik und Mikroelektronik Technische Universität Berlin

WS 2017/18




Einschub: Logikgatter



NOT-Gatter	Ā	1 0
UND-Gatter	$A \wedge B$	&
ODER-Gatter	$A \lor B$	≥ 1
XOR-Gatter	$A \oplus B$	= 1




















5



























```
<instance> : entity <library>.<component>(<architecture>)
   [ generic map (...) ]
   port map( ... );
```

- library: Design-Bibliothek, die die Compiler-Ergebnisse aufnimmt
 - Verzeichnis mit dem Bibliotheksnamen im Arbeitsverzeichnis
 - ModelSIM verwendet als Standard-Bibliothek "work"
- component: zu instanziierende Komponente
 - ▶ Muss mit exakt diesem Namen im Projektverzeichnis existieren!
- architecture: zu verwendene Implementierung
 - ▶ Zu einer entity können mehrere architectures gehören.
 - Muss mit exakt diesem Namen im Projektverzeichnis existieren!





```
entity or3 is
  port (i1, i2, i3 : in std_logic;
        o1 : out std_logic);
end entity or3:
architecture netlist of or3 is
    signal s1 : std logic:
                                                 — Sianalerzeuauna
begin
    or_1: entity work.or2(behavior)
                                                 — Instanziierung
    port map ( a \Rightarrow i1.
                                                 — Sianalzuweisuna
                 b \Rightarrow i2.
                 v => s1);
    or 2: entity work.or2(behavior)
                                                 — Instanziierung
                                                 — Signalzuweisung
    port map ( a => s1,
                 b \Rightarrow i3.
                 v => o1):
end architecture netlist:
```

Wichtig:

- eindeutige Bezeichner für Instanzen innerhalb einer architecture
- Erzeugung interner Signale mittels signal (vgl. nächste Folie)



Signale Deklaration und Zuweisung



11

In VHDL unterscheidet man zwischen

- externen Signalen: symbolisieren die Verbindungen einer Entity nach außen, Definition durch port-Statements
- internen Signalen: symbolisieren die Verbindungen zwischen den Einzelteilen einer Entity, Definition wie folgt:

Zuweisung eines Standardwertes bei der Deklaration durch :=



Verhaltensebene (behavioral modelling)


- sequentielle Anweisungen (innerhalb eines Prozesses)
 VHDL-Schlüsselwörter: process, if-else-elsif, case-when, function..., procedure...
- nebenläufige Anweisungen
 VHDL-Schlüsselwörter: when-else, with-select, ... or, and ...

Strukturebene (structural modelling)

- Ein "sauberes" hierarchisches Design deklariert auf dieser Ebene nur die Signale und Komponenten.
- Somit erstreckt sich die Modellierung ausschließlich auf das Verdrahten vorhandener Komponenten über die Entity.
 VHDL-Schlüsselwörter: component, signal, ...

Verhaltensbeschreibung

eines Halbaddierers auf Logikebene



Strukturelle Beschreibung

eines Volladdieres mit zwei Halbaddierern

```
entity fulladd is
 port (A, B, CIN : in std_logic;
        SUM, COUT : out std_logic);
end entity fulladd;
architecture structural of fulladd is
  signal S1, S2, S3: std_logic;
begin
    u1 : entity work.halfadd(gatelevel)
            port map(A => A.
                      B \Rightarrow B.
                      SUM => S1.
                     COUT => S2):
    u2 : entity work.halfadd(gatelevel)
            port map(A => S1,
                      B => CIN.
                      SUM => SUM.
                      COUT => S3):
    u3 : entity work.or2(logic)
            port map(A => S2,
                      B => S3.
                      Y => COUT) :
end architecture structural:
```





Arrays sind Aufreihungen von Daten desselben Datentyps

```
type type_name is array (range) of element_type; — Syntax
```

Array definieren (im Deklarationsteil):

Array belegen (im Anweisungsteil):

```
— Gemeinsam...
ex1 <= ('0', '1', 'L', 'H', 'X', 'W', 'Z', '-', 'U');

— Einzeln...
ex2(7) <= '1'; ex2(6) <= '0'; ex2(5) <= '0'; ex2(4) <= '0';
ex2(3) <= '0'; ex2(2) <= '0'; ex2(1) <= '0'; ex2(0) <= '0';

— Oder kurz...
ex2 <= ( 7 => '1', others => '0');
```





- in ieee.std_logic_1164 enthaltener Datentyp
- Arrays von beliebig vielen std_logic-Werten
- logische Operatoren (and, or, etc.) auch für Vektoren definiert

• wichtig: Werte zuweisen: std_logic in '', std_logic_vector in " "

wichtig: Bibliothek einbinden

- Array-Indizes sind Ganzzahlen (Integer)
- Deshalb ist folgende Typumwandlung u.U. nützlich:

```
architecture foo of bar is
...
signal int : integer;
signal slv : std_logic_vector(3 downto 0);
...
begin
...
int <= to_integer(unsigned(slv));
...
end architecture;</pre>
```

siehe auch: "cast / convert numeric_std" im ISIS-Kurs