

Rechnerorganisation Praktikum



Rechnerorganisation Praktikum Prozesse, Kontrollstrukturen, Variablen

Architektur Eingebetteter Systeme Institut für Technische Informatik und Mikroelektronik Technische Universität Berlin

WS 2017/18





- VHDL unterstützt generische Schnittstellen und Implementierungen
 - ► Implementierung kann bei der Instanziierung angepasst werden
 - Implementierung kann besser wiederverwendet werden
- Schlüsselwort generic in entity zum Deklarieren
- generics können in entity und architecture benutzt werden.

Besipiel: Generisches 3-input OR-Gatter





- Generics können bei der Instanziierung angegeben werden
- generic map analog zu port map
 - ► Achtung: kein Semikolon nach generic map

Besipiel: Instantiierung des generischen 3-input OR-Gatters



- VHDL-Code wird standardmäßig nebenläufig interpretiert
- d. h. der Code wird nicht (wie z. B. in C) nacheinander, von oben nach unten, sondern vollständig zeitgleich abgearbeitet
- Die Reihenfolge hat keinen Einfluss auf das Ergebnis:

```
architecture fool of bar is
begin

a <= '1'

b <= '0'

y <= a and b

b <= '0'

y <= a and b

a <= '1'

end:
```

Beide Beschreibungen führen zu demselben Ergebnis

• VHDL-Schlüsselwörter: when-else, with-select, ...



5

- Deshalb existieren in VHDL sog. Prozess-Statements
- Anweisungen in einem Prozess werden sequenziell ausgeführt
- Das Prozess-Statement selbst ist aber nebenläufig
- Es können also mehrere Prozesse parallel ablaufen

- VHDL-Schlüsselwörter:
 - process, if-else-elsif, case-when, function, procedure, ...



Prozess-Statement



6

• Ein Prozess kann *nur* im Anweisungsteil einer architecture stehen

Der Prozess-Name ist optional und kann weggelassen werden

Empfindlichkeitsliste (engl. sensitivity list)

- Liste der Signale, bei denen der Prozess aktiviert wird
- Änderung eines Signals bewirkt Abarbeitung des Prozesses
- Faustregel: Alle Signale auf die innerhalb des Prozesses lesend zugegriffen wird (Signalzuweisung, case, if), sollten auch in der Empfindlichkeitsliste stehen!





Kontrollstrukturen...

- ... fassen mehrere Anweisungen in einer zusammen
- ... können demnach situationsabhängig "entscheiden"

- Es existieren zwei verschiedene Kontrollstrukturen
- Wir demonstrieren diese im Folgenden anhand der Entity:

```
entity bcd is
    port(bcd : in std_logic_vector(3 downto 0);
    bitmask : out std_logic_vector(6 downto 0));
end entity bcd:
```

Außerdem zeigen wir ihr jeweiliges nebenläufiges Pendant

Sequenziell:

```
architecture if_example of bcd is
begin
  bcd_to_7seg: process(bcd)
begin
  if (bcd = "0000") then
    bitmask <= "0111111";
  elsif (bcd = "0001") then
    bitmask <= "0000110";
    _____.
  else
    bitmask <= "1000000";
  end if;
  end process;
end architecture if_example;</pre>
```

Nebenläufig:

- Die Beispiele wurden aus Platzgründen gekürzt
- für priorisierte Abfragen:
- Erste erfüllte Bedingung beendet den Prozess
- Nützlich, wenn mehrere Belegungen möglich sind
- Komplexere Bedingungen, z.B.
 A and B ebenfalls möglich

Sequenziell:

```
architecture case_example of bcd is
begin
  bcd_to_7seg: process(bcd)
begin
  case bcd is
    when "0000" => bitmask <= "01111111";
    when "0001" => bitmask <= "0000110";
    _____...
    when others => bitmask <= "1000000";
end case;
end process;
end architecture case_example;</pre>
```

Nebenläufig:

```
architecture with_example of bcd is begin with bcd select bitmask <= "0111111" when "0000", "0000110" when "0001", — ... "1000000" when others; end architecture with example:
```

- Die Beispiele wurden aus Platzgründen gekürzt
- Für exklusive Abfragen:
- Nützlich, wenn bloß eine Belegung möglich ist
- Alle anderen Bedingungen notwendigerweise falsch
- Komplexere Bedingungen, z.B.
 A and B ebenfalls möglich





10

Innerhalb eines Prozesses können Variablen deklariert werden

Ihnen kann genauso wie Signalen ein Wert zugewiesen werden

- Die Zuweisung erfolgt bei Variablen mit :=, bei Signalen mit <=
- Wir können auch bei der Deklaration mit einem Wert initialisieren:

• Die Initialisierung erfolgt immer mit :=



Variablen



11

- Bei Variablen erfolgt diese Zuweisung aber sofort
- Bei Signalen hingegen erst zum Ende des Prozesses

```
entity bar is
entity bar is
 port(i: in std_logic;
                                            port(i: in std_logic;
       o1, o2: out std_logic);
                                                 o1, o2: out std_logic);
end entity bar;
                                          end entity bar;
                                          architecture foo2 of bar is
architecture fool of bar is
begin
                                          begin
 process (i)
                                            process (i)
                                              variable tmp: std logic:
 begin
                                            begin
   o1 <= i:
                                              o1 <= i;
                                              tmp := i:
   o2 <= not o1:
                                              o2 <= not tmp;
   - 02 != not i
                                              - 02 == not i
  end process:
                                            end process:
end architecture foo1:
                                          end architecture foo2:
```

 Werden einem Signal innerhalb eines Prozesses mehrere Werte zugewiesen, ist nur die letzte Zuweisung tatsächlich gültig!