توضيحات آزمايش هفتم


هدف از این این آزمایش آشنایی با واحد حافظه و نحوه طراحی و مدل کردن چند نوع واحد حافظه است.برای طراحی این حافظهها میتوانید از توصیف رفتاری استفاده کنید.

۱) طراحی حافظه

یک حافظه RAM مطابق با شکل زیر طراحی کنید. پارامترهای این بلوک به شرح زیر میباشد:

- W: عرض حافظه و برابر با ۸ در نظر گرفته شود.
- D: تعداد خانههای حافظه و برابر با ۱۶ در نظر گرفته شود.
- C عرض درگاه آدرس است که برابر با log 2 (D) است.

در شکل ۱ پورتهای ورودی و خروجی واحد حافظه RAM تک پورتی نشان داده شده است.




شکل ۱) واحد حافظه RAM و تعریف پورتهای ورودی و خروجی

- data_in داده ورودی به حافظه است که باید در آدرس مورد نظر ریخته شود.
- Addr ورودی حافظه و آدرس دادهای که باید در حافظه ریخته شود و یا آز حافظه خوانده شود را مشخص می کند.
 - data_Out داده خروجی است و داده ای که از حافظه خوانده می شود را نشان می دهد.
- w و r سیگنالهای کنترلی برای عملیات نوشتن و خواندن هستند. این سیگنالها حساس به لبه بالارونده و همگام با پالس ساعت هستند. یعنی زمانی که مقدار سیگنال w برابر با ۱ باشد، داده ای که در مانی که مقدار دارد در w میشود. همینطور زمانی که سیگنال w در درگاه addr قرار دارد ریخته میشود. همینطور زمانی که سیگنال w در برابر با ۱ باشد w عملیات خواندن و یا نوشتن خواندن از آدرس مربوطه انجام میشود. باید توجه داشت که در یک زمان تنها یک عملیات خواندن و یا نوشتن می تواند انجام شود.
 - clk ورودي يالس ساعت است.
- سیگنال کنترلی rst غیرهمگام با پالس ساعت و Low-active باید باشد. rst تک بیتی و از نوع std_logic و است و زمانی که مقدار سیگنال 'stet_logic باشد، مقدار داده هر خانه برابر با آدرس آن می شود. به طور مثال مقدار

داده خانه ۰ برابر با "۰" می شود و مقدار خانه آدرس ۱ برابر با "۱" و به همین ترتیب تمام خانههای حافظه مقداردهی می شوند.

۲) طراحی حافظه ROM:

حافظه ROM با ۱۶ خط حافظه و کلمههای ۸ بیتی را مانند شکل ۲ طراحی کنید.




شکل ۲) واحد حافظه ROM و تعریف پورتهای ورودی و خروجی

- Addr ورودی حافظه و آدرس دادهای که باید از حافظه خوانده شود را مشخص می کند.
- data_Out داده خروجی است و دادهای که از حافظه خوانده میشود را نشان میدهد.
 - clk ورودى پالس ساعت است.

طراحی حافظه RAM دو درگاهه (dual-port)

این حافظه مشابه حافظه RAM طراحی شده در بخش ۱ است، با این تفاوت که دو درگاه کاملاً مستقل برای خواندن/نوشتن وجود دارد.




شکل ۲) واحد حافظه dual-port RAM و تعریف پورتهای ورودی و خروجی

۳) طراحی حافظه CAM

در حافظه CAM با دادن محتوای داده، آدرس داده مشابه با داده ورودی را در خروجی نشان می دهد. این حافظه بدون در گاه آدرس بوده، و خواندن یا نوشتن در آن بر اساس محتوا انجام خواهد شد. در هنگام نوشتن داده یعنی w=1 داده داخل حافظه نباشد، آن داده در اولین مکان خالی نوشته می شود. اما اگر داده در حافظه باشد آدرس مربوطه در w=1 نوشته می قرار می گیرد و مقدار سیگنال خروجی w=1 برابر با w=1 می شود. در هنگام خواندن داده یعنی w=1 در صورتی که داده وارد شده در حافظه وجود داشته باشد، خروجی w=1 برابر با w=1 می گردد به معنای آنکه داده در حافظه یافت شده است و در غیر اینصورت صفر خواهد بود.

با مشخصات داده شده در بخش ۱) حافظه آدرس پذیر محتوا (Content Addressable Memory) طراحی و پیاده سازی کنید. پورتهای ورودی و خروجی مانند شکل ۴ تعریف گردد.



شکل ۴) واحد حافظه CAM و تعریف پورتهای ورودی و خروجی

Type conversion


- 1) The **std_logic_arith** package in the **ieee** library:
 - **CONV_INTEGER**--Converts a parameter of type INTEGER, UNSIGNED, SIGNED, or STD_ULOGIC to an INTEGER value. The size of operands in CONV_INTEGER functions are limited to the range -2147483647 to 2147483647, that is, to a 31-bit UNSIGNED value or a 32-bit SIGNED value.
 - **CONV_UNSIGNED**--Converts a parameter of type INTEGER, UNSIGNED, SIGNED, or STD_ULOGIC to an UNSIGNED value with SIZE bits.
 - **CONV_SIGNED**--Converts a parameter of type INTEGER, UNSIGNED, SIGNED, or STD_ULOGIC to a SIGNED value with SIZE bits.
 - **CONV_STD_LOGIC_VECTOR-**-Converts a parameter of type INTEGER, UNSIGNED, SIGNED, or STD_LOGIC to a STD_LOGIC_VECTOR value with SIZE bits

```
--signal definitions
signal index : integer: = 8;
signal size : integer: = 4;
signal int : integer;
signal V : std_logic_vector

--FROM integer TO std_logic_vector
v <= conv_std_logic_vector(index, size);

--FROM std_logic_vector TO integer
int <= conv_integer(addr_in);
```

1. The **library:numeric_std** package in the **ieee** library



Type conversion in vhdl

توابعی که برای تبدیل مقادیر علامت دار/ بدون علامت به std_logic_vector و یا برعکس استفاده میشوند.

```
-- signal definitions
       signal slv : std_logic_vector(7 downto 0);
 4
 5
       signal s : signed(7 downto 0);
 6
      signal us : unsigned (7 downto 0);
 7
 8
      -- FROM std_logic_vector TO signed/unsigned
9
      sgn <= signed(slv);
      usgn <= unsigned(slv);
10
11
12
       -- FROM signed/unsigned TO std_logic_vector
13
       svl <= std_logic_vector(sgn);
       svl <= std logic vector(usgn);
14
```

توابعی که برای تبدیل مقادیر علامت دار/ بدون علامت به Integer و یا برعکس استفاده می شوند.

```
--signal definitions
 4
       signal i : integer;
 5
       signal sgn : signed(7 downto 0);
 6
       signal usgn : unsigned(7 downto 0);
 8
      --FROM integer TO signed/unsigned
9
       sgn <= to signed(i,8);
10
      usgn <= to unsigned(i,8);
11
12
       --FROM signed/unsigned TO integer
13
       i <= to integer(sqn);
14
     i <= to_integer(usgn);</pre>
```

توصيف كد VHDL حافظه

```
LIBRARY IEEE;
      USE IEEE.std logic 1164.ALL;
 3
      USE IEEE.std_logic_unsigned.ALL;
 4
      USE IEEE.std_logic_arith.all;
 5
       -- USE IEEE.numeric_std.ALL;
 6 Pentity ROM2 is
     generic (
 8
       W1 : integer := 8; -- number of word bit
       D: integer := 4; -- address bit
      C: integer := 16 -- number of word
10
11
     port (
12
13
               clk : in std_logic;
14
               addr : in std logic vector(D-1 downto 0);
15
               data_out : out std_logic_vector(W1-1 downto 0));
     Lend ROM2;
16
    Farchitecture ROM_arch of ROM2 is
17
       type mem_type is array (C-1 downto 0) of std_logic_vector (W1-1 downto 0);
     Constant ROM block : mem type := ( "00111000",
19
                       "00000001",
20
21
                       "00000010",
22
                       "00000011",
                       "00000100",
23
                       "00000101",
24
                       "00000110",
25
26
                       "00000111",
                       "00001000",
27
28
                       "00001001",
29
                       "00001010",
                       "00001011",
30
31
                       "00001100",
                       "00001101",
32
33
                       "00001110",
34
                       "00001111");
     - begin
     process (clk)
37
       begin
38
               if (rising_edge(clk)) then
39
                      data_out <= ROM_block(conv_integer(addr));
40
      -end if;
41
       end process;
42
       end architecture ROM arch;
```

SIGNAL IN VHDL

VERSUS

VARIABLE IN VHDL

SIGNAL IN VHDL

A primary object describing a hardware system and are equivalent to "wires"

An object with a past history of values

variable variable_name :
 type; and variable
variable_name : type :=
 initial_value;

VARIABLE IN VHDL

A variable is an object which store information local to processes and subprograms (procedures and functions) in which they are defined

An object with a single current value

signal signal_name :
 type; AND signal
signal_name : type :=
 initial_value;

Visit www.PEDIAA.com