



NSWI143

Zkouška 27.05.2015 10:30 v místnosti S3

18,5 - 19,5 → 1

Petr Houška <houskape@gmail.com>



2) 137 353 43272 1

3) - počet a typ přístupů k I/O

- počet a typ operací → odlišuje

- počet instrukcí ~ byt to dle. může rozhodnout překladač optimalizací

- typ instrukcí ~ např. alg. kde hodně nepřím. sleden bude mít i při stejném počtu instr. větší CPI než ten kde sleden předpokládá

- chování ke cache - alg. může používat časově loc. data - naposled. použ. ^{vě.} pomocí loc. data - adverb. vset

1

a nebo může vhodně sdílet → lepší

4) - Je jasně vyhlášeno ~ vodorovné zlatky vs. srovnání des. (RAM)

- Nemíjí třeba občas vstoupit

- Trávená jen transistorem (5-6) tj. stejný výkon. proces jako samotné CPU → snadná integrace

- čtení není destruktivní; tj. není třeba znovu ukládat po přečtení
→ zvyšuje čtení

1

5) Procesory Intel a Mips mají jinou endiannitu; tj. jeden ukládá nejdůležitější skup. bitů (tedy konkr. po 4 B) vlevo, druhý upravo. Proto MIPS bral jako nejméně děl. skup. bitů 12_{16} namísto $7B_{16}$ a zvýšil ji (na 13_{16}). Intel se o tom, ale neměl jak dozvědět a přičetl číslo normálně \Rightarrow zřejmá byla "most sig." skupina. Řešením je standardizovat typ čísel posílaných po síti; tj. posílat např. čísla jen v MSB (most signif. bit first) a na jedn. arch. pak (když se jejich domovská endianna liší) provádět konverze.) \leftarrow většinou spec. instrukce \Rightarrow uždíle

6) Von-Neuman je jedna ze dvou architektur počítačů (druhá Harvardská) - má sdílenou paměť pro data a instrukce \Rightarrow data mohou být instrukce a vice versa \Rightarrow mohou sebe generovat se / sebe modifikující se kód \rightarrow stabilitě při návrhu (musíme vědět co uložit jako instr., data) \rightarrow ne tak bezpečné \rightarrow někdo nam. může podmanout spec. data a přimět nás je spustit jako instrukce

princíp fce \rightarrow čtení instrukcí
MSB. instr. /
pokud
neskóruje
1, 1, 5 - 2

Na rozdíl od Harv, která má data a instr. (které se provádějí nad daty) se paralelně \rightarrow instrukce není jako data.

instrukce jsou jako data a pak je spustěn jako instrukce

- 7) Data se zapisí jen do cache a nastaní se přiznává (dirty bit) na true, že bude přecházet data z cache propsat už se zahodí
 ↳ prepisování většinou přes write-backer neg → pak to nepopisuje

2

- operaci čtení ani zápis to jistě nevyhli / nezpomalí ~~zamrznutí~~
 ↳ teoreticky uždílejší zápis protože při write-through se může zahlítk přenos kapacitu cache ⇒ RAM což v případě write-back splňuje
- šetří to přenosovou kapacitu → data se mezi cache ⇒ RAM (případně úroveň cache) nepropisují při každé změně (tj často po udlo) ale jen občas (při ~~aktu~~ zahorení dirty vldy / pořadení na konsist. dat tj. větší objem méně často. což zřejmě k ocenění kom. lepší).
- zprávy je probl. s konzistencí. V RAM totiž nejsou akt. data (dokud se nepropíše), což je problém, když k tom datům přistupuje jiné CPU či DMA. ⇒ potřeba mech. který má vědět, že je třeba propsat
 ↳ lehko tedy volit, ale ne často) zpomalení.

8) Výjimky a ménější přenos jsou mechanismus jako přerušit norm. běh programu. Prakticky jiné věci řešené stejným mechanismem.

Výjimky: nastává ze samotného programu / procesoru

- výjimka v programu
- dělení nulou
- na volit proc / v volit. jazykích přetěčení

Přerušení: - vyzývá se ext (externí procesoru) zařízení (síť karta, GPD, ...)

- zpředs. komunikace, že se něco stalo
- většinou šloze spec. vodiče na sběrnici k CPU
- např.: - časovač ~ vyzvá přenos - jednou za x us
- když docházejí DMA
- když setke nějaký HW

Řešení: - procesor přidělí příslušné vzájemným instrukci (zbytek pipeline anulace; v příp. at of order ity provedené, co ještě hot. být nemohlo)

- vloží IP - instruction pointer - do reg. (na základě ^{documentace} ^{daného} a skočí na adresu užívané → předem daná adresa / tabulka

tam už je obsluha OS → ta vloží registry, kontext ...

→ zpracování příkazu

a) Pokud jiné cache zůst. stejně velká a stejně asociativní, tak se zvětšením idem

častěji se vrátí za instr. která užívaná vyrobila / za instr. před kterou bylo vydané přerušení

- zlepši prost. loz. cache → méně cold

- zhorši kont. liknost cache → více

missu → s hodn. se rovnou načte více

conflict missu → méně vizu. příkazy

→ více se vyžadují návraty

→ třeba nastit zlatý střed

10) - do reg. načíst hodnotu z adr jiného reg

load R₁ [SP] ← načte do R₁ adresu kde je A

load R₂ [SP]

add SP -4 SP ← přidání zp. čísla k hodnotě v reg (decrementace) (předtím že je B)

store R₃ 4

mult R₃ R₃ * R₂

add R₃ R₁ R₃

load R₅ [R₃]

dupl R₅ R₂ R₅ * 1

store [R₃] R₅

load R₅ [R₃]

add R₅ R₅ 1

add R₃ R₃ 4

store [R₃] R₅

zde by se uvažovalo o adresě base + offset

uložit do reg konstantu

vyčíslet reg s hodn. v jiném reg

převést uložit do reg sečet reg

uložit do reg sečet reg a konstantu

uložit na adresu z reg. hodnotu z reg.

sečet reg s konstantou

uložit do na adresu z registru hodnotu z reg.

2



Následně se zkontroluje jestli sedí tag
+ přípony (např. jestli se každá line validní)

Podobno ano \rightarrow podle offsetu se vybere
jaké přesné slovo z cache line máme

7)



upoznać ?
jak zechci pilić
napr. na IX zupla
nasosent! Klen!
se využije a sôlo.
progr.

- 18) Většina alg. využívá prost. a časovou lokalitu přístupů k paměti tj. "v jeden" moment často přistupují k dalším ke kterým jsem už přistoupil dříve / která jsem dříve dost ke kterým jsem přistoupil. \Rightarrow V jeden moment by mi mohlo stačit malé množství velmi rychlé paměti a -hodně- by to pomohlo. A právě takhle dělá hierarchie cache.

Nejmenší a nejrych. třída u procesoru (KB)

Pomalejší pod tím (vyrovnává tam. rychlé cache \Rightarrow RAM)

RAM

Disk

:

Výkonost závisí na minimalizaci $t_{hit} + \%miss \cdot t_{miss}$ tj min.

Šance že tam zrovna ty data nejsou a rychl. přístupu když tam jsou a rychl. když tam nejsou.

Problém: tyto požadavky jsou těžce protichůdné + SRAM je drahá

\Rightarrow Kvůli tomu se to pyramida a ne jednoduše velká super rychlá L1 cache

musi se najít slabý střed pro:

velikost
velikost bloku
stupeň asociativity

- 14) Forwarding a bypassing je mechanismus, který dolaže předef. mezijst. instrukce co je dál v pipeline než je, co je u sebe přímo na vstup.

Ti když op. 1

add R_1, R_2, R_3

store [25] R_1

Forwarding done
bypass

předat load probléma v posl. části pipeline
=> není ještě kousek přechodit a upravit

↑
nejsen si jist

předat inst. $R_2 + R_3$
ho ještě store než by
a aniž by ho vložil do reg R_1
uadef. by ho store z R_1

2

to se pak samozřejmě stane
ale díky forwardingu nemusí store
čekat => Pipeline zůstane plná