计算机组成原理模拟试题一

一. 选择题

1. 元整的计算机系统应包括	0
A. 运算器、存储器、控制器	
B. 外部设备和主机	
C. 主机和实用程序	
D. 配套的硬件设备和软件系:	统
2. 下列数中最小的数为。	
A. (101001) ₂	B. (52) ₈
C. (101001) BCD	D. (233) ₁₆
3. 设 X=-0.1011,则(X) _* 为	<u> </u>
A. 1.1011	B. 1.0100
C. 1.0101	D. 1.1001
4. 机器数中,零的表示形式员	是唯一的。
A. 原码	B. 补码
c. 移码	D. 反码
5. 在计算机中,普遍采用的字符编	B. 补码 D. 反码 COST COST COST COST COST COST COST COST
A. BCD 码	B. 16 进制
c. 格雷码	D. ASCORP
6. 运算器的主要功能是进行	· xi Ogg
A. 逻辑运算	文的 章 术运算
c. 逻辑运算和算术运算	レステ 只作加法
7. 存储器是计算机系统中的记忆设	治 ,它主要用来。
A. 存放数据	B. 存放程序
c. 存放数据和程序	D. 存放微程序
8. 某计算机的字长 16 亿 色的存储	容量是 64KB,若按字编址,那么它的寻址范围是
A. 64K	B.32K
C. 64KB	D. 32KB
9. 用 32 位字长(其中 1 位符号位)表示定点小数时,所能表示的数值范围是。
A. $0 \le N \le 1 - 2^{-32}$	B. 0≤ N ≤1-2 ⁻⁰¹
$C. 0 \le N \le 1 - 2^{-30}$	D. 0≤ N ≤1-2 ⁻²⁹
用于对某个寄存器中操作数的寻址方	万式称为寻址。
A. 直接	B. 间接
C. 寄存器直接	D. 寄存器间接
10. 程序控制类指令的功能是	o
A. 进行算术运算和逻辑运算	<u> </u>
B. 进行主存和 CPU 之间的	数据传送
C. 进行 CPU 和 I/O 设备之间	目的数据传送
D. 改变程序执行的顺序	
11. 中央处理器(CPU)是指	°

	۸	运算	す 밇											
		1. 应, 3. 控制	-											
			•	控制器	Æ∏ coch	10								
				控制器	•									
1		_		5年刊 66 总线结构			1.価工	今1月1日-	 	目叶				
1						文化从从	巨便]	头 ,	个化,	FI] FI] _	0			
				息传输										
			• • • • • • • • • • • • • • • • • • • •	息传输										
				息传输			• 1 . 1 . m <i>E</i>							
1														
		. 链ュ				В.	计数:	器定时套						
		. 独立							- 11. 11	/ h / >				
1				充中,外国					糸统总	线相	至接 。			
		. 适m				В.								
		·. 计数				D.		器						
1	5. 3	. 5 英	[寸软]	盘记录》	方式采	用	°							
	A	单面	可双密	度			B. 双	面双密质	度	~				
		. 双面						面单密质		7/	7			
1	6. ナ	与了便	于实现	见多级中	四断,代	呆存现场	易信息	最有效日	的方式	是深月	月	_ °		
	A	通月	目寄存	器			B. 堆	栈	$C_{\mathcal{O}_{\mathcal{O}}}$					
	C	. 存储	者器				D. 外	存への	22					
1	7. 扂	周期挪	用方式	式多用于	<u> </u>	_方式的	勺输入	输出中	6					
	A	. DM	A			Е	. 東縣	99						
	C	. 程序	序传送			•	D XX	道						
1	8. N	1O 型:	光盘和	I PC 型	光盘都	是,	全 全	と盘 。						
	A	. 只该	卖				一次			C. :	重写			
1	9. ∮	牟行 I/	O 标准	達接口 S	CSĮ 弟	※ 个 i	E适配	器可以	连接	É	計具有 S	SCSI ‡	妾口的	设备。
	A	. 6		B. 7~	15	-	C. 8		D. 1	0				
	l ole d	<u>کہ بعد</u>		\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.	(X)									
•	琪?	空题		3/11/	'									
1.	存	储 A.		_并按 B		顺序排	(行,这	是冯•诺	古依曼西	型计算	机的工	作原理	里。	
				是										一般申
				 所在。										
3.				Α.	和 B	.	两部	分组成。						
				i问 A			_			磁盘	和光盘。			
5.				令用 A.									B	字
٠.		组成。	47611	V / 13 22.	'	DC\1.H1	г н 1 3 7	1724,701	NIHZ	, ш,	K11 11.2 1	12711	D	1
6			是的性	能指标	主要是	左储宏	量. <i>走</i>	2.取时间	Ι. Δ		和R	_		
7.				E是 A										机
/٠	器		拍 八	E Æ A		_C1 U, <u> </u> E	2/11/11/		E Misc	少少百百百	, ナキル与 切し	小村 1	ь	⁄V L
Q			医绘出	,根据区	お田々ん	生和琿	上次 酒	不同分	新捉<i>桂</i>#	給卡 =	11 亚田	i . A		<i>往</i> ;坐
ο.							丁贝	四門,多	XX⊅白1女-	間刀エ	小山木片	ι: Α]AYO.
n	_			和 C 盘的 ^			士士	大扫巨 /	日左 D		₹⊓ C		レカッ	左 <i>松</i> : 4
				盘的 A.	-	_ 心水力	八全人	1,1日1月,1	⊔1芷 B		_/TH C			工权人
	弄	别。												

三. 简答题

- 1. 说明计数器定时查询工作原理。
- 2. 什么是刷新存储器? 其存储容量与什么因素有关?
- 3. 外围设备的 I/O 控制方式分哪几类? 各具什么特点?
- 4. 什么是指令周期?什么是机器周期?什么是时钟周期?三者有什么关系?

四. 应用题

- 1. 己知: $X=0.1011, Y=-0.0101, 求[X/2]_{*}, [X/4]_{*}[-X]_{*}, [Y/2]_{*}, [Y/4]_{*}, [-Y]_{*}$
- 2. 机器数字长 8 位(含1位符号位),若机器数为 81(十六进制),当它分别表示原码、补码、反码和移码时,等价的十进制数分别是多少?
- 3. 用 16K×16 位的 SRAM 芯片构成 64K×32 位的存储器。要求画出该存储器的组成逻辑框图。
- 4. 指令格式如下所示,其中 OP 为操作码,试分析指令格式特点:

15	10	7		4	3		0
OP		源各	存器		目标	寄存器	

- 5. CPU 结构如图所示,其中一个累加寄存器 AC,一个状态条件寄存器和其它四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向
- (1) 标明图中四个寄存器的名称。
- (2) 简述指令从主存取到控制器的数据通路。
- (3) 数据在运算器和主存之间进行存/取访问的数据通路。




图 C3.1

- 6. 总线的一次信息传送过程大致分哪几个阶段?若采用同步定时协议,画出读数据的同步时序图。
- 7. 举出三种中断向量产生的方法。
- 8. CD-ROM 光盘的外缘有 5mm 的范围因记录数据困难,一般不使用,故标准的播放时间 为 60 分钟。请计算模式 2 情况下光盘存储容量是多少?

模拟试题一答案

一. 选择题

1. D 2. C 3. C 4. B, C 5. D 6. C 7. C 8. B 9. B 10. C 11. D 12. C 13. C 14. A 15. A 16. C 17. B 18. A 19. C 20. B

二. 填空题

- 1. A. 程序 B. 地址
- 2. A. 软件 B. 系统
- 3. A. 符号位 B. 数值域
- 4. A. cache B. 主存
- 5. A. 二进制代码 B. 地址码
- 6. A. 存储周期 B. 存储器带宽
- 7. A. 流水 B. CISC
- 8. A. 并行 B. 串行 C. 复用
- 9. A. 存储原理 B. 结构 C. 性能

三. 简答题

- 3. 外围设备的 I/O 控制 类及特点:
 - (1) 程序查询方式: CPU 的操作和外围设备的操作能够同步,而且硬件结构比较简单
 - (2) 程序中断方式:一般适用于随机出现的服务,且一旦提出要求应立即进行,节省了 CPU 的时间,但硬件结构相对复杂一些。
 - (3) 直接内存访问(DMA)方式:数据传输速度很高,传输速率仅受内存访问时间的限制。需更多硬件,适用于内存和高速外设之间大批交换数据的场合。
 - (4) 通道方式:可以实现对外设的统一管理和外设与内存之间的数据传送,大大提高了 CPU 的工作效率。
 - (5) 外围处理机方式:通道方式的进一步发展,基本上独立于主机工作,结果更接近一般处理机。
- 4. 指令周期是指取出并执行一条指令的时间,指令周期常常用若干个 CPU 周期数来表示,CPU 周期也称为机器周期,而一个 CPU 周期又包含若干个时钟周期(也称为节拍脉冲或 T 周期)。

四. 应用题

1. \mathbf{M} : $[X]_{\$} = 0.1011$ $[X/2]_{\$} = 0.01011$ $[X/4]_{\$} = 0.001011$ $[-X]_{\$} = 1.0101$ $[Y]_{\$} = 1.1011$ $[Y/2]_{\$} = 1.11011$ $[Y/4]_{\$} = 1.111011$ $[-Y]_{\$} = 0.0101$

- 2. 原码: -1, 补码: -127, 反码: -126, 移码: +1。
- 3. 所需芯片总数 (64K×32) ÷ (16K×16) = 8 片 因此存储器可分为 4 个模块,每个模块 16K×32 位,各模块通过 A15、A14 进行 2:4 译码





图 C3. 2文

- 4. 解: (1) 操作数字段 OP 可以指定 64 种基本操作
 - (2) 单字长(16位) 二地址指令
 - (3)源寄存器和目标寄存器都是通用寄存器(各指定16个),所以是RR型指令,两个操作数均在通风寄存器中
 - (4) 这种指令结构常的于算术/逻辑运算类运算指令,执行速度最快。
- 5. 答: (1) a 为数据缓冲寄存器 DR, b 为指令寄存器 IR, c 为主存地址寄存器 AR, d 为程序计数器 PC;
 - (2) PC→AR→主存 → 缓冲寄存器 DR → 指令寄存器 IR → 操作控制器
 - (3) 存储器读: M → DR → ALU → AC 存储器写: AC → DR → M
- 6. 分五个阶段: 总线请求,总线仲裁,寻址(目的地址),信息传送,状态返回(或错误报告)。

时序图:



- 7. (1) 由编码电路实现,直接产生。
 - (2) 由硬件产生一个"位移量",再加上CPU某寄存器里存放的基地址
 - (3) 向量地址转移法:由优先级编码电路产生对应的固定地址码,其地址中存放的是转 移指令,通过转移指令可以转入设备各自的中断服务程序入口。
- 8. 解: 扇区总数 = $60 \times 60 \times 75 = 270000$ 模式 2 存放声音、图像等多媒体数据, 其存储容量为 $270000 \times 2336 / 1024 / 1024 = 601 MB$

 $A.(M_{SP}) \rightarrow A, (SP)+1 \rightarrow SP$

计算机组成原理模拟试题二

一. 选择题 1. 将有关数据加以分类、统计、分析,以取得有利用价值的信息,我们称其为 A. 数值计算 B. 辅助设计 c. 数据处理 D. 实时控制 2. 目前的计算机,从原理上讲___ A. 指令以二进制形式存放,数据以十进制形式存放、 B. 指令以十进制形式存放,数据以二进制形式存成 c. 指令和数据都以二进制形式存放 D. 指令和数据都以十进制形式存放 3. 根据国标规定,每个汉字在计算机内占压 A.一个字节 D.四个字节 4. 下列数中最小的数为 A. (101001) ₂ B. (52) ₈ C. (2B) 16 D. (44) 10 5. 存储器是计算机系统的记忆设备, 主要用于 c.存放微程序 D.存放程序和数据 B.存放软件 A.存放程序 6. 设 X= -0.1011,则XXxx A.1.1011 BX0100 C.1.0101 D.1.1001 7. 下列数中最大的数是 A. (10010101) 2 B. (227) 8 C. (96) 16 D. (143) 10 8. 计算机问世至今,新型机器不断推陈出新,不管怎样更新,依然保有"存储程序" 的概念,最早提出这种概念的是。 A.巴贝奇 B.冯·诺依曼 C.帕斯卡 9. 在 CPU 中,跟踪后继指令地指的寄存器是 A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 10. Pentium-3 是一种 。 A.64 位处理器 B.16 位处理器 C.准 16 位处理器 D.32 位处理器 11. 三种集中式总线控制中, 方式对电路故障最敏感。 A.链式查询 B.计数器定时查询 12. 外存储器与内存储器相比,外存储器 A.速度快,容量大,成本高 B.速度慢,容量大,成本低 c.速度快,容量小,成本高 D.速度慢,容量大,成本高 13. 一个 256K×8 的存储器,其地址线和数据线总和为____。 D.20 A.16 B.18 C.26 14. 堆栈寻址方式中,设A为累加器,SP为堆栈指示器,Msp为SP指示的栈顶单元。如果 进栈操作的动作顺序是(A) \rightarrow M_{SP}, (SP)-1 \rightarrow SP。那么出栈操作的动作顺序应为。

B.(SP)+1 \rightarrow SP, (M_{SP}) \rightarrow A

		$C.(SP-1) \rightarrow SP$, $(M_{SP}) \rightarrow A$	$D_{\cdot}(M_{SP}) \rightarrow A, (SP) -1 \rightarrow SP$	
	15.	当采用对设备进行编址情况下	,不需要专门的 I/0 指令组。	
		A. 统一编址法 B. 单独编址法	C. 两者都是 D. 两者都不是	
	16.	下面有关"中断"的叙述,是	不正确的。	
		A. 一旦有中断请求出现, CPU 立即停	5止当前指令的执行,转而去受理中断请求	
		B. CPU 响应中断时暂停运行当前程序	,自动转移到中断服务程序	
		C. 中断方式一般适用于随机出现的用	设务	
		D. 为了保证中断服务程序执行完毕以	以后,能正确返回到被中断的断点继续执行和	呈
		序,必须进行现场保存操作		
	17.	下面叙述中,是正确的。		
		A. 总线一定要和接口相连	B. 接口一定要和总线相连	
		C. 通道可以替代接口	D. 总线始终由 CPU 控制和管理	
	18.	在下述指令中,I 为间接寻址,	指令包含的 CPU 周期数最多。	
		A. CLA B. ADD 30	C. STA I 31 D. JMP 21	
	19.	设寄存器位数为8位,机器数采用补码	形式(含一位符号位)。对应于十进制数-27	7,
		寄存器内为。	_	
		А. 27Н В. 9ВН	C. E5H O D. 5AH	
	20.	某存储器芯片的存储容量为8K×12位,	则它的地址线为	
		A. 11 B. 12	C. 13 D. 14	
_	14	s √> 日前		
•	坅	真空题	27	
	1.	计算机软件一般分为两大类:一类叫	。 ,另一类叫 B。操作系统属于	于
		C 类。		
	2.	一位十进制数,用BCD码表示需	位二进制码,用 ASCII 码表示需 B	
		位二进制码。		
	3.	主存储器容量通常以KB表表,其中K	(=A;硬盘容量通常以 GB 表示,其中	
		G=B°		
	4.	RISC的中文含义是第二,CISC的	中文含义是 B。	
	5.	主存储器的性能指标主要是存储容量	、A、B和 C。	
	6.	由于存储器芯片的容量有限,所以往	往需要在 A和 B两方面进行拮	广
		充才能满足实际需求。		
	7.	指令寻址的基本方式有两种, A	方式和 B方式。	
	8.	存储器和 CPU 连接时,要完成 A	的连接; B的连接和 C的	车
		接,方能正常工作。		
!	9.	操作控制器的功能是根据指令操作码	和 A,产生各种操作控制信号,从而	Ī
		完成 B和执行指令的控制。		
<u> </u>	從	资 答题		
<u> </u>	ĮĦ			
	1.	指令和数据均存放在内存中,计算机如	如何从时间和空间上区分它们是指令还是数	
		据。		

2. 什么是指令周期?什么是机器周期?什么是时钟周期?三者之间的关系如何?


4. 在寄存器一寄存器型,寄存器一存储器型和存储器一存储器型三类指令中,哪类指

3. 简要描述外设进行 DMA 操作的过程及 DMA 方式的主要优点。

令的执行时间最长?哪类指令的执行时间最短?为什么?

四.应用题

- 1. 求十进制数-113的原码表示,反码表示,补码表示和移码表示(用8位二进制表示, 并设最高位为符号位,真值为7位)。
- 2. 某机指令格式如图所示:



图中 X 为寻址特征位,且 X=0 时,不变址; X=1 时,用变址寄存器 X 进行变址; X=2 时,用变址寄存器 X,进行变址; X=3 时,相对寻址。设(PC)=1234H,(X,)=0037H,

- (X_o)=1122H, 请确定下列指令的有效地址(均用十六进制表示, H表示十六进制)
- (1) 4420H (2) 2244H (3) 1322H (4) 3521H (5) 6723H

- 3. 将十进制数 354 5 转换成二进制数、八进制数、十六进制数和 BCD 数。
- 4. 浮点数格式如下: 1 位阶符, 6 位阶码, 1 位数符, 8 位尾数, 请写出浮点数所能表 示的范围 (只考虑正数值)。
- 5. 现有一64K×2位的存储器芯片, 欲设计具有同样存储容量的存储器, 应如何安排地 址线和数据线引脚的数目,使两者之和最小。并说明有处 解答。
- 6. 异步通信方式传送 ASCII 码,数据位 8 位,奇校验 停止位 1 位。计算当波特 率为 4800 时,字符传送的速率是多少?每个数据位的时间长度是多少?数据位的传送速率是多少? 传送速率是多少?
- 7. 已知某 8 位机的主存采用半导体存储器 地址码为 18 位,采用 4K×4 位的 SRAM 芯 片组成该机所允许的最大主存空间, 有模块条形式,问:
 - 若每个模块条为32Kxxxxx,共需几个模块条?
 - (2)
 - 每个模块条内有多数,RAM 芯片? 主存共需多少RAM 芯片? CPU 需使用几根地址线来选择各模块? 使用

一. 选择题:

1.C 2.C 3.B 4.A 5.D 6.C 7.B

9.B 10.A 11.A 12.B 13.C 14.B 8.B

15.A 16.A 17.B 18.C 19.C 20C

二. 填空题:

- 1. A. 系统软件 B.应用软件 C.系统软件
- 2. A.4 B.7
- 3. A. 2¹⁰ B.2³⁰
- 4. A. 精简指令系统计算机 B. 复杂指令系统计算机
- 5. A. 存取时间 B. 存储周期 C. 存储器带宽
- 6. A. 字向 B. 位向
- 7. A. 顺序寻址方式 B. 跳跃寻址方式
- 8. A. 地址线 B. 数据线 C. 控制线

三. 简答题:

- 1. 时间上讲,取指令事件发生在"取指周期",取数据事件发生在"执行周期"。从 空间上讲,从内存读出的指令流流向控制器(指令寄存器)。从内存读出的数据流 流向运算器 (通用寄存器)。
- 2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的 全部时间。机器周期也称为 CPU 周期,是指被确定为指令执行过程中的归一化基 准时间,通常等于取指时间(或访存时间)。时钟周期是时钟频率的倒数,也可称 为节拍脉冲或 T 周期,是处理操作的最基本单位。一个指令周期由若干个机器周 期组成,每个机器周期又由若干个时钟周期组成。
- 3. (1) 外设发出 DMA 请求;
 - (2) CPU 响应请求, DMA 控制器从 CPU 接管总线的控制;
 - (3) 由 DMA 控制器执行数据传送操作;
 - (4) 向 CPU 报告 DMA 操作结束。 主要优点是数据数据速度快
- 一至执行**这**度最慢。因为前者操作数 间访问一次存储器所需的时间一般比访问 4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数 在寄存器中,后者操作数在存储器中,而访问-一次寄存器所需时间长。

四. 应用题

1. 原码 11110001 反码 10001110

> 补码 10001111

移码 00001111

2. (1) 0020H

(3) 1256H (4) 0058H (5) 1257H

3. (1) (354 $\frac{5}{8}$

(2) $(354 \frac{5}{8})_{10}^{1} = (101100010.1010)_{2}$

 $(3) (354 \frac{5}{8})_{10} = (542.5)_{8}$

- $(4) (354 \frac{5}{8})_{10} = (001101010100.011000100101)_{BCD}$
- 4. 最小值 2⁻¹¹¹¹¹¹×0.00000001

最大值 2¹¹¹¹¹¹¹×0.11111111

5. 设地址线 x 根,数据线 y 根,则

 $2^{x} v = 64K \times 2$

若 v=1 x = 17

> y=2x = 16

> v=4 x=15

y=8 x=14

因此,当数据线为1或2时,引脚之和为18 共有2种解答

- 6. 每个字符格式包含十个位,因此字符传送速率 4800 波特/10=480 字符/秒 每个数据位时间长度 T=1/4800=0. 208ms 数据位传送速率 8×480=3840 位/秒
- 7. (2¹⁸×8) / (32k×8) =8, 故需 8 个模块 (32k×8) / (4k×4) =16, 故需 16 片芯片 共需 8×16=128 片芯片 为了选择各模块,需使用 3:8 译码器

即3根地址线选择模条。

C. DMA 方式;

6. 在整数定点机中,下述第_____种说法是正确的。

D. 通道。

计算机组成原理模拟试题三

	17 异仇组成原理侯拟风趣二
一、选择	·题
1. 零地	也址运算指令在指令格式中不给出操作数地址(20)的操作数来自。
Α.	立即数和栈顶;
В.	暂存器;
	栈顶和次栈顶;
D.	累加器。
2	可区分存储单元中存放的是指令还是数据。
Α.	存储器,
В.	运算器;
c.	控制器;
D.	用户。
3. 所谓	三总线结构的计算机是指。
Α.	地址线、数据线和控制线三组传输线。
В.	I/O 总线、主存总统和 DMA 总线三组传输线;
С.	I/O 总线、主存总线和系统总线三组传输线;
D.	设备总线、主存总线和控制总线三组传输线.。
4.某计	算机字长是 32 位,它的存储容量是 256KB,按字编址,它的寻址范围是。
Α.	128K;
В.	64K;
c.	64KB;
D.	128KB。
5. 主机与设备	备传送数据时,采用,主机与设备是串行工作的。
Α.	程序查询方式;
В.	中断方式:

A. 原码和反码不能表示 -1, 补码可以表示 -1;
B. 三种机器数均可表示 -1;
C. 三种机器数均可表示 -1, 且三种机器数的表示范围相同;
D. 三种机器数均不可表示 -1。
7. 变址寻址方式中,操作数的有效地址是。
A. 基址寄存器内容加上形式地址(位移量);
B. 程序计数器内容加上形式地址;
C. 变址寄存器内容加上形式地址;
D. 以上都不对。
8. 向量中断是。
A. 外设提出中断;
B. 由硬件形成中断服务程序入口地址;
C. 由硬件形成向量地址,再由向量地址找到中断服务程序入口地址
D. 以上都不对。
9. 一个节拍信号的宽度是指。
A. 指令周期;
B. 机器周期;
C. 时钟周期;
D. 存储周期。
B. 机器周期; C. 时钟周期; D. 存储周期。 10. 将微程序存储在 EPROM 中的控制器是 A. 静态微程序; B. 毫微程序; C. 动态微程序; D. 微程序。
A. 静态微程序;
B. 毫微程序;
C. 动态微程序;
2. px11/1 °
11. 隐指令是指。
A. 操作数隐含在操作码中的指令;
B. 在一个机器周期里完成全部操作的指令;
C. 指令系统中文体的指令;
D. 指令系统中没有的指令。
12. 当用一个 16 位的二进制数表示浮点数时,下列方案中第种最好。
A. 阶码取 4 位 (含阶符 1 位), 尾数取 12 位 (含数符 1 位);
B. 阶码取 5 位 (含阶符 1 位), 尾数取 11 位 (含数符 1 位);
C. 阶码取 8 位 (含阶符 1 位), 尾数取 8 位 (含数符 1 位);
D. 阶码取 6 位 (含阶符 1 位), 尾数取 12 位 (含数符 1 位)。
13. DMA 方式。
A. 既然能用于高速外围设备的信息传送,也就能代替中断方式;
B. 不能取代中断方式:
C. 也能向 CPU 请求中断处理数据传送;
D. 内无中断机制。
14. 在中断周期中,由将允许中断触发器置"0"。
A. 关中断指令;
B. 机器指令;
C. 开中断指令;
D. 中断隐指令。

15.	在单总线结构的 CPU 中,连接在总线上的多个部件。 A. 某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据; B. 某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据; C. 可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据;
	D. 可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。
16.	三种集中式总线控制中,方式对电路故障最敏感。
	A. 链式查询;
	B. 计数器定时查询;
	C. 独立请求;
	D. 以上都不对。
17.	一个 16K×8 位的存储器, 其地址线和数据线的总和是。
	A. 48;
	B. 46; C. 17:
	D. 22.
18.	在间址周期中, 。
101	A. 所有指令的间址操作都是相同的;
	B. 凡是存储器间接寻址的指令,它们的操作都是内间的;
	C. 对于存储器间接寻址或寄存器间接寻址的方, 它们的操作是不同的;
	D. 以上都不对。
19.	下述说法中是正确的。
	A. EPROM 是可改写的,因而也是被礼存储器的一种;
	B. EPROM 是可改写的,但它不使用作为随机存储器用;
	C. EPROM 只能改写一次,不能作为随机存储器用; D. EPROM 是可改写的不知它能用作为随机存储器用。
20	¥ / -
20.	打印机的分类方法很多,若按能否打印汉字来区分,可分为。
	A. 并行式打印机和事行式打印机;
	B. 击打式打印机和非击打式打印机;
	C. 点阵式打印机和活字式打印机;
	D. 激光打印机和喷墨打印机。
二、填	空
1. i	及浮点数阶码为 8 位(含1位阶符),尾数为 24 位(含1位数符),则 32 位二进制
补码浮点	规格化数对应的十进制真值范围是:最大正数为
2. 指	。 令寻址的基本方式有两种,一种是 <u>A</u> 寻址方式,其指令地址由 <u>B</u> 给
	种是 <u>C</u> 寻址方式,其指令地址由 <u>D</u> 给出。
	一个有四个过程段的浮点加法器流水线中,假设四个过程段的时间分别是 $T_1 = 60$ ns
	$_{\rm ns}$ 、 $_{\rm T_3}$ = 90 $_{\rm ns}$ 、 $_{\rm T_4}$ = 80 $_{\rm ns}$ 。则加法器流水线的时钟周期至少为 $_{\rm A}$ 。如果采用同样
	路,但不是流水线方式,则浮点加法所需的时间为 B 。
	一个浮点数,当其尾数右移时,欲使其值不变,阶码必须A。尾数右移

1位, 阶码 B 。

- 6. 按序写出多重中断的中断服务程序包括_____、____B___、____C___、

- 三、名词解释(共10分,每题2分)
 - 1. 微操作命令和微操作
 - 2. 快速缓冲存储器
 - 3. 基址寻址
 - 4. 流水线中的多发技术
 - 5. 指令字长

四、计算题(5分)


设机器数字长为 8 位 (含 1 位符号位),设 $A = \frac{9}{64}$, $B = -\frac{13}{32}$, 计算 $[A \pm B]_{\text{\tiny H}}$,并还原成

真值。

五、简答题(共20分)

- 1. 异步通信与同步通信的主要区别是什么,说明通信双方如何联络。(4分)
- 2. 为什么外围设备要通过接口与 CPU 相连?接口九哪些功能? (6分)

六、问答题(共15分)




- (1) 假设要求在取指周期由 ALU 完成 (PC)+1→PC 的操作(即 ALU 可以对它的一个源操作数完成加 1 的运算)。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
- (2) 写出指令 ADD # α (#为立即寻址特征,隐含的操作数在 ACC 中) 在执行阶段 所需的微操作命令及节拍安排。
- 2. DMA 接口主要由哪些部件组成?在数据交换过程中它应完成哪些功能?画出 DMA 工作过程的流程图(不包括预处理和后处理)

七、设计题(10分)

设 CPU 共有 16 根地址线,8 根数据线,并用 \overline{MREQ} 作访存控制信号(低电平有效),用 \overline{WR} 作读写控制信号(高电平为读,低电平为写)。现有下列芯片及各种门电路(门电路自定),如图所示。画出 CPU 与存储器的连接图,要求:

- (1) 存储芯片地址空间分配为: 最大 4K 地址空间为系统程序区, 相邻的 4K 地址空间 为系统程序工作区,最小 16K 地址空间为用户程序区:
 - (2) 指出选用的存储芯片类型及数量;
 - (3) 详细画出片选逻辑。



(1) 主存地址空间分配:

6000H~67FFH 为系统程序区; 6800H~6BFFH 为用户程序区。

- (2) 合理选用上述存储芯片,说明各类
- (3) 详细画出存储芯片的片选逻辑图

一、选择题(共20分,

1. C 2. C

10. A 8. C 9. C 11. D

6. B 7. C 5. A 12. B 13. B

15. B 16. A 17. D 18. C 19. B 20. C

二、填空(共20分,每空1分)

1. A. $2^{127}(1-2^{-23})$

B. 2^{-129} C. $2^{-128}(-2^{-1}-2^{-23})$

D. -2^{127}

2. A. 顺序

B. 程序计数器 C. 跳跃

D. 指令本身

3. A. 90ns

B. 280ns

4. A. A. 增加

B. 加1

5. A. 地址

B. 数据

C. 模 m

D. m

6. A. 保护现场

B. 开中断

C. 设备服务

D. 恢复现场

- 三、名词解释(共10分,每题2分)
- 1. 微操作命令和微操作
- 答: 微操作命令是控制完成微操作的命令; 微操作是由微操作命令控制实现的最基本操作。
- 2. 快速缓冲存储器
- 答:快速缓冲存储器是为了提高访存速度,在CPU和主存之间增设的高速存储器,它对用 户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存,这样 CPU 每次只须访问快速 缓存就可达到访问主存的目的,从而提高了访存速度。

- 3. 基址寻址
- 答: 基址寻址有效地址等于形式地址加上基址寄存器的内容。
- 4. 流水线中的多发技术
- 答:为了提高流水线的性能,设法在一个时钟周期(机器主频的倒数)内产生更多条指令的结果,这就是流水线中的多发技术。
- 5. 指令字长
- 答: 指令字长是指机器指令中二进制代码的总位数。
- 四、(共5分)

计算题 答:
$$[A+B]_{*}=1.1011110$$
, $A+B=(-17/64)$ $[A-B]_{*}=1.1000110$, $A-B=(35/64)$

五、简答题(共20分)

1. (4分)答:

同步通信和异步通信的主要区别是前者有公共时钟,总线上的所有设备按统一的时序,统一的传输周期进行信息传输,通信双方按约定好的时序联络。后者没有公共时钟,没有固定的传输周期,采用应答方式通信,具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系;半互锁方式通信双方有简单的制约关系;全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。

- 2. (6分,每写出一种给1分,最多6分)
- 答: 外围设备要通过接口与 CPU 相连的原因主要有:
- (1)一台机器通常配有多台外设,它们各自有其设备号(地址),通过接口可实现对设备的选择。
- (2) I/O 设备种类繁多,速度不一,与 速度相差可能很大,通过接口可实现数据 缓冲,达到速度匹配。
- (3) I/O 设备可能串行传送数据,而 CPU 一般并行传送,通过接口可实现数据串并格式转换。
 - (4) I/O 设备的入/出**发**来可能与 CPU 的入/出电平不同,通过接口可实现电平转换。
 - (5) CPU 启动 I/Q (2) 作,要向外设发各种控制信号,通过接口可传送控制命令。
- (6) I/O 设备需将其工作状况("忙"、"就绪"、"错误"、"中断请求"等)及时报告 CPU,通过接口可监视设备的工作状态,并保存状态信息,供 CPU 查询。

可见归纳起来,接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能(包括缓冲、数据格式及电平的转换)。

4. (5分)答:

(1) 根据 IR 和 MDR 均为 16 位,且采用单字长指令,得出指令字长 16 位。根据 105 种操作,取操作码 7 位。因允许直接寻址和间接寻址,且有变址寄存器和基址寄存器,因此取 2 位寻址特征,能反映四种寻址方式。最后得指令格式为:

_	7	2	7
	OP	M	AD

其中 OP 操作码,可完成 105 种操作;

M 寻址特征,可反映四种寻址方式;

AD 形式地址。

这种格式指令可直接寻址 $2^7 = 128$,一次间址的寻址范围是 $2^{16} = 65536$ 。

(2) 双字长指令格式如下:

 7	2	7
OP	M	AD_1
	AD_2	

其中 OP、M的含义同上;

AD1//AD2为23位形式地址。

这种格式指令可直接寻址的范围为 2²³ = 8M。

(3) 容量为 8MB 的存储器,MDR 为 16 位,即对应 $4M\times16$ 位的存储器。可采用双字长指令,直接访问 4M 存储空间,此时 MAR 取 22 位;也可采用单字长指令,但 R_X 和 R_B 取 22 位,用变址或基址寻址访问 4M 存储空间。

六、(共15分)问答题

- 1. (8分)答:
- (1)由于 (PC)+1→PC 需由 ALU 完成,因此 PC 的值可作为 ALU 的一个源操作数,靠控制 ALU 做+1 运算得到 (PC)+1,结果送至与 ALU 输出端相连的 R_2 ,然后再送至 PC。此题的关键是要考虑总线冲突的问题,故取指周期的微操作 ϕ 令及节拍安排如下:
 - T_0 PC \rightarrow MAR, $1\rightarrow$ R
 - T_1 M(MAR) \rightarrow MDR, (PC) $+1\rightarrow$ R₂
 - T_2 MDR \rightarrow IR, OP(IR) \rightarrow 微操作命令形成
 - T_3 $R_2 \rightarrow PC$
 - (2) 立即寻址的加法指令执行周期的微操人 冷及节拍安排如下
 - $T_0 \quad Ad(IR) \rightarrow R_1$


. 立即幾次

 T_1 $(R_1)+(ACC)\rightarrow R_2$; A

 $T_2 \quad R_2 \rightarrow ACC$


ALCC.

- 2. (7分) 答: DMA 接口主要的数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。在数据交换过程中, DMA 接口的功能有:
- (1) 向 CPU 提出总线请求信号; (2) 当 CPU 发出总线响应信号后,接管对总线的控制;
- (3) 向存储器发地址信号(并能自动修改地址指针); (4) 向存储器发读/写等控制信号, 进行数据传送; (5) 修改字计数器, 并根据传送字数, 判断 DMA 传送是否结束; (6) 发 DMA 结束信号,向 CPU 申请程序中断,报告一组数据传送完毕。DMA 工作过程流程如图 所示。



最大 4K 地址空间为系统程序区,选用 2 片 2K×8 位 ROM 芯片; (1 分) 相邻的 4K 地址空间为系统程序工作区,选用 2 片 4K×4 位 RAM 芯片; (1 分) 最小 16K 地址空间为用户程序区,选用 2 片 8K×8 位 RAM 芯片。(1 分)

(3) 存储芯片的片选逻辑图 (5分)



计算机组成原理模拟试题四

一. 选择题 1. 目前的计算机中,代码形式是____。 A. 指令以二进制形式存放,数据以十进制形式存放 B. 指令以十进制形式存放,数据以二进制形式存放 C. 指令和数据都以二进制形式存放 D. 指令和数据都以十进制形式存放 2. 完整的计算机系统应包括____。 A. 运算器 存储器 控制器 B. 外部设备和主机 D. 配套的硬件设备和软件系统 C. 主机和应用程序 3. 下列数中最大的是____。 A. (10010101) $_2$ B. (227) $_8$ C. (96) $_{16}$ D. (143) $_{10}$ 4. 设寄存器位数为8位,机器数采用补码形式(一位符号位),对应于十进制数-27,寄存 器内为。 A. (27) 16 B. (9B) 16 C. (E5) 16 5. 计算机的存储器系统是指____ A. RAM 存储器 B. ROM 存储器 6. 算术/逻辑运算单元 74181ALU 可完成 A. 16 种算术运算功能 B. 16 种逻辑运算功能 C. 16 种算术运算功能和 16 种逻辑 D. 4 位乘法运算功能和除法运算功 7. 某机字长 32 位,存储容量 1 MB, 着按字编址,它的寻址范围是____。 A. 1MB B. 512KB . 256K D. 256KB 8. 常用的虚拟存储系统由 A. 主存一辅存 的 快存一主存 C. 快存一辅存 D. 通用寄存器一主存 9. 变址寻址方式中,操作数的有效地址等于____。 A. 基值寄存器内容加上形式地址 B. 堆栈指示器内容加上形式地址 C. 变址寄存器内容加上形式地址 D. 程序计数器内容加上形式地址 10. 在虚拟存储器中,当程序正在执行时,由 完成地址映射。 A. 程序员 B. 编译器 C. 装入程序 D. 操作系统 11. 由于 CPU 内部的操作速度较快, 而 CPU 访问一次主存所花的时间较长, 因此机器周期通 常用来规定。 A. 主存中读取一个指令字的最短时间 B. 主存中读取一个数据字的最长时间 C. 主存中写入一个数据字的平均时间 D. 主存中取一个数据字的平均时间 12. 异步控制常用于 作为其主要控制方式。 A. 在单总线结构计算机中访问主存与外围设备时 B. 微型机的 CPU 控制中 C. 组合逻辑控制的 CPU 中 D. 微程序控制器中

13. 描述流水 CPU 基本概念中,正确表述的句子是____ A. 流水 CPU 是以空间并行性为原理构造的处理器

B. 流水 CPU 一定是 RISC 机器 C. 流水 CPU 一定是多媒体 CPU

I	D.流水 CPU 是一种非常经济而实用的时间并行技术
14.	多总线结构的计算机系统采用方法,对提高系统的吞吐率最有效。
	A. 多端口存储器 B. 提高主存的速度
	C. 交叉编址多模存储器 D. 高速缓冲存储器
15.	描述 PCI 总线中基本概念正确的句子是。
	A. PCI 总线是一个与处理器有关的高速外围总线
	B. PCI 总线的基本传输机制是猝发式传输
	C. PCI 设备不是主设备
	D. 系统中只允许有一条 PCI 总线
16.	当采用对设备进行编址情况下,不需要专门的 I/0 指令组。
	A. 统一编址法 B. 单独编址法 C. 两者都是 D. 两者都不是
17.	CRT 的分辨率为 1024×1024 像素, 像素颜色数为 256, 则刷新存储器的容量是。
	A. 512KB B. 1MB C. 256KB D. 2MB
18.	一张 3.5 英寸软盘的存储容量为,每个扇区存储的固定数据是。
	A. 1.44MB 512B B. 1MB 1024B C. 2MB 256B D. 1.44MB 512KB
19.	下面叙述的概念中是正确的。
	A. 总线一定要和接口相连 B. 接口一定要和总线和连
	C. 通道可以代替接口 D. 总线始终由 CFV 控制和管理
20.	IEEE1394的高速特性适合于新型高速硬盘和多媒体或技传输,它的数据传输率可以是。
	。 A. 100 兆位/秒 B. 200 兆位/秒 D. 300 兆位/秒
<u> </u>	. 填空题
1. 2	2000年,超级计算机最高浮点运算速度达到每秒 A次,我国的 B号计算机的运算速度达到 3840 亿次,使我国成为 C之后第三个拥有高速计算机的国家。
2.	存储 A并按 B
3.	移码表示法主要用于表示点数的 A码,以利于比较两个 B数的大小和进
	行 C操作。
	广泛使用的 A和 B都是半导体随机读写存储器,它们共同的缺点是
	C。 多个用户共享主存时,系统应提供 A. 。通常采用的方法是 B. 保护和
	<i>C</i> 保护,并用硬件来实现。
	C
	形成指文等组的方式,称为指文等组方式,有顺序等组和 A
	B
	多殊体 CFU 定市有 A
	字节多路通道可允许多个设备进行 A型操作,数据传送单位是 B。
	, 简答题
	, , , , , <u> </u>
	举出 CPU 中 6 个主要寄存器的名称及功能。
Z. '	何谓"总线仲裁"?一般采用何种策略进行仲裁,简要说明它们的应用环境。

- 3. 何谓 CRT 的显示分辨率、灰度级?
- 4. CPU 响应中断应具备哪些条件?

四. 应用题

- 1. 己知 X = -0.01111, Y = +0.11001, 求[X]**, [-X]**, [Y]**, [-Y]**, X+Y=?, X-Y=?
- 2. 己知: $[X]_{*\!\!\!\!/}=X_0.X_1X_2\cdots X_n$,求证: $[1-X]_{*\!\!\!\!/}=X_0.\overline{X_1}$ $\overline{X_2}\cdots \overline{X_n}$ + 2^{-n} 。
- 3. 有一个 1024K×32 位的存储器,由 128K×8 位的 DRAM 构成。
- 问: (1) 总共需要多少 DRAM 芯片
 - (2) 采用异步刷新,如果单元刷新间隔不超过8ms,则刷新信号周期是多少?
- 4. 指令格式如下所示, OP 为操作码字段, 试分析指令格式特点

15	10		7	4	3	0
	OP		源寄存器		基值寄存器	
		位移量(16位)				

- 5. 画出微程序控制器组成框图,说明各部分功能。
- 6. 某总线在一个总线周期中并行传送 4 个字节的数据,假设一个总线周期等于一个时钟周 期,总线时钟频率为66MHz,求总线带宽是多少?
- 7. 用多路 DMA 控制器控制光盘、软盘、打印机三个设备同时工作。 光盘以 30μs 的间隔向控 制器发 DMA 请求, 软盘以 60μs 的间隔向控制器发 DMA 请求, 如如机以 180μs 的间隔发 DMA
- 60 分钟。请计算模式 2 情况下光盘存储容量是

选择题

1. C 2. D 4. C 5. D 7. C 6. C 8. A 9. C 10. D 11. A 12. A 13. D 14. A 17. B 15. B 16. A 18. A 19. B 20. A, B, C

二. 填空题

- 1. A.1 万亿 B. 神威 C. 美国、日本
- 2. A. 程序 B. 地址
- 3. A. 阶码 B. 指 C. 对阶
- 4. A. SRAM B. DRAM C. 断电后不能保存信息
- 5. A. 存储保护 B. 存储区域 C. 访问方式
- 6. A. 跳跃 B. 程序计数器
- 7. A. MMX B. 图像数据
- 8. A. 传输 B. 字节

三. 简答题

1. CPU 有以下寄存器:

- (1) 指令寄存器 (IR): 用来保存当前正在执行的一条指令。
- (2) 程序计数器 (PC): 用来确定下一条指令的地址。
- (3) 地址寄存器 (AR): 用来保存当前 CPU 所访问的内存单元的地址。
- (4) 缓冲寄存器 (DR):
 - <1>作为 CPU 和内存、外部设备之间信息传送的中转站。
 - <2>补偿 CPU 和内存、外围设备之间在操作速度上的差别。
 - <3>在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器。
- (5) 通用寄存器 (AC): 当运算器的算术逻辑单元 (ALU) 执行全部算术和逻辑运算时,为 ALU 提供一个工作区。
- (6) 状态条件寄存器:保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外,还保存中断和系统工作状态等信息,以便使 CPU 和系统能及时了解机器运行状态和程序运行状态。
- 2. 解:连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期,而从方只能响应主方的请求。每次总线操作,只能有一个主方占用总线控制权,但同一时间里可以有一个或多个从方。

除 CPU 模块外, I/O 功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权,必须具有总线仲裁部件,以某种方式选择其中一个主政。作为总线的下一次主方。

- 一般来说,采用优先级或公平策略进行仲裁。在多处理**聚**系统中对 CPU 模块的总线请求采用公平原则处理,而对 I/O 模块的总线请求采用优先双策略。
- 3. 解:分辨率是指显示器所能表示的像素个数。像素越高,分辨率越高,图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和 CM 电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间,用来存储与个像素的信息。

灰度级是指黑白显示器中所显示的像 亮亮暗差别,在彩色显示器中则表现为颜色的不同。灰度级越多,图像层次越清楚道象。

- 4. 解: (1)在 CPU 内部设置的中断属 额触发器必须是开放的。
 - (2)外设有中断请求时,中断请求触发器必须处于"1"状态,保持中断请求信号。
 - (3)外设(接口)中版允许触发器必须为"1",这样才能把外设中断请求送至CPU。

四. 应用题

1. 解:
$$[X]_{**}=1.10001$$
 $[-X]_{**}=0.01111$ $[Y]_{**}=0.11001$ $[-Y]_{**}=1.00111$ $[X]_{**}=11.10001$ $[X]_{**}=11.10001$ $+[Y]_{**}=00.11001$ 00.01010 $-(Y)_{**}=11.00111$ 10.11000 10.11000 10.11000 10.11000

2. 证明: 因为 $[1-X]_{-X}$ = $[1]_{-X}$ + $[-X]_{-X}$ = $[1]_{-X}$ = $[1]_{-X}$ = $[1]_{-X}$ + $[1]_{-X}$ = $[1]_{-X}$ + $[1]_{-X}$ = $[1]_{-X}$ + $[1]_{-X}$ =


$$1 + \overline{X_0} = X_0$$

所以
$$[1-X]_{*}$$
 = 1 + $\overline{X_0}$. $\overline{X_1}$ $\overline{X_2}$ \cdots $\overline{X_n}$ + 2^{-n} = X_0 . $\overline{X_1}$ $\overline{X_2}$ \cdots $\overline{X_n}$ + 2^{-n}

3. (1) DRAM 芯片容量为 128K×8 位 = 128KB 存储器容量为 1024K×32 位 = 1024K×4B =4096KB 所需芯片数 4096KB÷128KB = 32 片

- (2) 对于 $128K \times 8$ 位的 DRAM 片子,选择一行地址进行刷新,取刷新地址 A8—A0,则 8ms 内进行 512 个周期的刷新。按此周期数, $512 \times 4096 = 128KB$,对一行上的 4096 个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 $8ms\div512 = 15.6$ μ s
- 4. 解:(1)双字长二地址指令,用于访问存储器。
 - (2) 操作码字段 OP 为 6位,可以指定 64 种操作。
 - (3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器和位移量决定),所以是RS型指令。


5. 解:



- (1) 控制存储器 用来存放实现全部指令 所有微程序。
- (2) 微指令寄存器 用来存放由控制存储器 出的一条微指令信息。
- (3) 地址转移逻辑 在一般情况下,微操产由控制存储器读出后直接给出下一条微指令地址,这个微地址信息就存放在微地址寄存器中,如果微程序不出现分支,那么下一条微指令的地址就直接由微地址寄存器给出。当出现分支时,由地址转移逻辑自动完成修改微地址的任务。
- 6. 解:设总线带宽用 D 总线时钟周期用 T=1/f 表示,一个周期传送的数据量用 D 表示,根据总线带宽定义 有:

 $Dr = D/T = D \times f = 4B \times 66 \times 10^{6} / s = 264 MB / s$

7. 解:



8. 解: 扇区总数 = $60 \times 60 \times 75 = 270000$

计算机组成原理模拟试题五

一. 选择题

1. 我国在 年研制成功了第一台电子数字计算机,第一台晶体管数字计算机于
年完成。
A. 1946 1958 B. 1950 1968 C. 1958 1961 D. 1959 1965
2. Pentium 微型计算机中乘除法部件位于 中。
A. CPU B. 接口 C. 控制器 D. 专用芯片
3. 没有外存储器的计算机初始引导程序可以放在。
A. RAM B. ROM C. RAM 和 ROM D. CPU
4. 下列数中最小的数是。
A. (101001) ₂ B. (52) ₈ C. (2B) ₁₆ D. (4P) ₁₀
5. 在机器数 中,零的表示形式是唯一的。
A. 原码 B. 补码 C. 移码 D. 反码
6. 在定点二进制运算器中,减法运算一般通过 ************************************
A. 原码运算的二进制减法器 码运算的二进制减法器
C. 补码运算的十进制加法器 ************************************
7. 下列有关运算器的描述中
A. 只作算术运算,不作逻辑运算 B. 只作加法
C. 能暂时存放运算结果 D. 以上答案都不对
8. 某 DRAM 芯片, 其存储容量为 512K×8 位, 该芯片的地址线和数据线数目为。
A. 8, 512 B. 572, 8 C. 18, 8 D. 19, 8
9. 相联存储器是按 进行寻址的存储器。
A. 地址指定方式 B. 堆栈存取方式
C. 内容指定方式 D。地址指定与堆栈存取方式结合
10. 指令系统中采用不同寻址方式的目的主要是。
A. 实现存储程序和程序控制 B. 缩短指令长度,扩大寻址空间,提高编程灵活性
C. 可以直接访问外存 D. 提供扩展操作码的可能并降低指令译码难度
11. 堆栈寻址方式中,设 A 为累加寄存器, SP 为堆栈指示器, Msp 为 SP
指示器的栈顶单元,如果操作的动作是:(A) \rightarrow Msp,(SP) $-1\rightarrow$ SP,那么出栈操作
的动作为:
A. $(Msp) \rightarrow A$, $(SP) +1 \rightarrow SP$ B. $(SP) +1 \rightarrow SP$, $(Msp) \rightarrow A$
C. $(SP) -1 \rightarrow SP$, $(Msp) \rightarrow A$ D. $(Msp) \rightarrow A$, $(SP) -1 \rightarrow SP$
12. 在 CPU 中跟踪指令后继地址的寄存器是。
A. 主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 状态条件寄存器
13. 描述多媒体 CPU 基本概念中正确表述的句子是。
A. 多媒体 CPU 是带有 MMX 技术的处理器

	B. 多媒体 CPU 是非流水线结构
	C. MMX 指令集是一种单指令流单数据流的串行处理指令
	D. 多媒体 CPU 一定是 CISC 机器
14.	描述 Futurebus+总线中基本概念正确的表述是
	A. Futurebus+总线是一个高性能的同步总线标准
	B. 基本上是一个同步数据定时协议
	C. 它是一个与结构、处理器技术有关的开发标准
	D. 数据线的规模不能动态可变
15.	在 的微型计算机系统中,外设可以和主存储器单元统一编址,因此可以不用 I/0
	指令。
	A. 单总线 B. 双总线 C. 三总线 D. 多总线
16.	用于笔记本电脑的大容量存储器是。
	A. 软磁盘 B. 硬磁盘 C. 固态盘 D. 磁带
17.	具有自同步能力的记录方式。
	A. NRZ_0 B. NRZ_1 C. PM D. MFM
18.	
	A. 一条指令执行结束 B. 一次 I/O 操作结束 🗘
	C. 机器内部发生故障 D. 一次 DMA 操作结束 3
19.	采用 DMA 方式传送数据时,每传送一个数据就要用了个。
	A. 指令周期 B. 数据周期 C. 存储周期 D. 总线周期
20.	并行 I/0 标准接口 SCSI 中,一块主适配器中文连接 台具有 SCSI 接口的设备。
	A. 6 B. 7∼15 C. 8 D. 10 C. 8 D.
_	植交斯
_	. 填空题
1.	在计算机术语中,将 A 和S 和在一起称为 CPU, 而将 CPU 和 C 合
在	在一起称为主机。
2.	计算机软件一般分为两头: 一类叫 A, 另一类叫 B。操作系统属于
С	类。 "义"
3.	主存储器容量通常以 MB 表示,其中 M = A, B = B, 硬盘容量通常以 GB
	長示,其中 G =C。
4.	CPU 能直接访问 A 和 B , 但不能直接访问磁盘和光盘。
	指令字长度有 A 、B 、C 三种形式。
6.	计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用 A 传送、
	传送、C 传送。
7.	通道是一个特殊功能的 A, 它有自己的 B 专门负责数据输入输出的传输
	空制。
	并行 $I/0$ 接口 A 和串行 $I/0$ 接口 B 是目前两个最具有权威性的标准接口
ŧ	支术。
\equiv	. 简答题
	1. 一个较完善的指令系统应包括哪几类?
	2. 什么是闪速存储器? 它有哪些特点?
	3. 比较水平微指令与垂直微指令的优缺点。


4. CPU 响应中断应具备哪些条件?

四. 应用题

- 1. 己知: X=0.1011, Y=-0.0101, $求[X/2]_{*}$, $[X/4]_{*}$, $[-X]_{*}$, $[Y/2]_{*}$, $[Y/4]_{*}$, $[-Y]_{*}$
- 2. 设机器字长为16位,定点表示时,尾数15位,阶符1位。
 - (1) 定点原码整数表示时,最大正数为多少?最小负数为多少?
 - (2) 定点原码小数表示时,最大正数为多少?最小负数为多少?
- 3. $[x]_{\hat{x}\hat{b}} + [y]_{\hat{x}\hat{b}} = [x+y]_{\hat{x}\hat{b}}$

求证: -[y]_补=[-y]_补

- 4. 有一个 16K×16 的存储器,由 1K×4 位的 DRAM 芯片构成问:
 - (1) 总共需要多少 DRAM 芯片?
 - (2) 画出存储体的组成框图。
- 5. 中断接口中有哪些标志触发器?功能是什么?
- 6. CPU 结构如图所示,其中一个累加寄存器 AC,一个状态条件寄存器和其它四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送之向。
 - (1) 标明图中四个寄存器的名称。
 - (2) 简述指令从主存取到控制器的数据通路。
 - (3) 简述数据在运算器和主存之间,通行存/取访问的数据通路。



7. 何谓 DMA 方式? DMA 控制器可采用哪几种方式与 CPU 分时使用内存?

计算机组成原理模拟试题五答案

一. 选择题

1. D 2. A 3. B 4. A 5. B, C 6. D 7. D 8. D 9. C 10. B 11. B 12. B 13. A 14. C

15. A 16. C, D 17. C 18. A 19. C 20. B

二. 填空题


- 1. A. 运算器 B. 控制器 C. 存储器
- 2. A. 系统程序 B. 应用程序 C. 系统程序
- 3. A. 2²⁰ B. 8 位 (1 个字节) C. 2³⁰
- 4. A. cache B. 主存
- 5. A. 单字长 B. 半字长 C. 双字长
- 6. A. 并行 B. 串行 C. 复用
- 7. A. 处理器 B. 指令和程序
- 8. A. SCSI B. IEEE1394

三. 简答题

1. 包括:数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等人、

2. 闪速存储器是高密度、非易失性的读 导体存储器。从原理上看,它属于 ROM 型存储器,但是它又可随机改写信息 从功能上看,它又相当于 RAM,所以传统 ROM 与 RAM 的定义和划分已失去意义 因而它是一种全新的存储器技术。

闪速存储器的特点: (1) 固有的非易失性



- 3. (1) 水平型微指令并行操作能力强、效率高、灵活性强,垂直型微指令则较差。
 - (2) 水平型微指令执行一条指令的时间短,垂直型微指令执行时间长。
 - (3)由水平型微指令解释指令的微程序,具有微指令字比较长,但微程序短的特点, 而垂直型微指令正好相反。
 - (4) 水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,相对来说比较容易掌握

4. 解:

- (1) 在 CPU 内部设置的中断屏蔽触发器必须是开放的。
- (2) 外设有中断请求时,中断请求触发器必须处于"1"状态,保持中断请求信号。
- (3) 外设(接口)中断允许触发器必须为"1",这样才能把外设中断请求送至CPU。
- (4) 当上述三个条件具备时, CPU 在现行指令结束的最后一个状态周期响应中断。

四. 应用题

1. $M: [X]_{*} = 0.1011 [X/2]_{*} = 0.01011 [X/4]_{*} = 0.001011 [-X]_{*} = 1.0101$

$$[Y]_{*} = 1.1011$$
 $[Y/2]_{*} = 1.11011$ $[Y/4]_{*} = 1.111011$ $[-Y]_{*} = 0.0101$

2. 解:(1)定点原码整数表示时

最大正数: $(2^{15}-1)_{10} = (32767)_{10}$ 最小负数: $-(2^{15}-1)_{10} = (-32767)_{10}$

(2) 定点原码小数表示时 最大正数: (1-2⁻¹⁵)₁₀

最小负数: - (1-2-15) 10

3. 证: 因为 [x]_补+[y]_补=[x+y]_补

令 x = -y 代入,则有 $[-y]_{\stackrel{}{N}} + [y]_{\stackrel{}{N}} = [-y+y]_{\stackrel{}{N}} = [0]_{\stackrel{}{N}} = 0$

所以 -[y]_补=[-y]_补

4. 解: (1) 芯片 1K×4 位, 片内地址线 10 位 (A₉--A₀), 数据线 4 位。芯片总数 16K×16/(1K×4)=64 片

(2) 存储器容量为 16K, 故地址线总数为 14 位 (A) A0), 其中 A₁₃A₁₂A₁₁A₁₀ 通过 4: 16 译码器产生片选信号 CS₀—CS




图 C8.2

- 5. 解:中断接口中有四个标志触发器:
 - (1) 准备就绪的标志(RD): 一旦设备做好一次数据的接受或发送,便发出一个设备动作完毕信号,使 RD 标志置"1"。在中断方式中,该标志用作为中断源触发器,简称中断触发器。
 - (2) 允许中断触发器(EI): 可以用程序指令来置位。EI为"1"时,某设备可以向CPU发出中断请求; EI为"0"时,不能向CPU发出中断请求,这意味着某中断源的中断请求被禁止。设置EI标志的目的,就是通过软件来

控制是否允许某设备发出中断请求。

- (3) 中断请求触发器 (IR): 它暂存中断请求线上由设备发出的中断请求信号。 当 IR 标志为 "1" 时,表示设备发出了中断请求。
- (4) 中断屏蔽触发器 (IM): 是 CPU 是否受理中断或批准中断的标志。IM 标志为 "0"时,CPU 可以受理外界的中断请求,反之,IM 标志为 "1"时,CPU 不受理外界的中断。
- 6. 解: (1) a 为数据缓冲寄存器 DR, b 为指令寄存器 IR, c 为主存地址寄存器 AR, d 为程序计数器 PC
 - (2) PC→AR→主存→缓冲寄存器 DR → 指令寄存器 IR → 操作控制器
 - (3) 存储器读: $M \rightarrow DR \rightarrow ALU \rightarrow AC$ 存储器写: $AC \rightarrow DR \rightarrow M$
- 7. 解: DMA 直接内存访问方式是一种完全由硬件执行 I/O 交换的工作方式。DMA 控制器从 CPU 完全接管对总线的控制,数据交换不经过 CPU 而直接在内存和 I/O 设备间进行。

THE WALLES OF SALLING AND SALL