



Barrare **una sola risposta** per ogni domanda

Il punteggio finale è $-1 \times (\text{n. di risposte errate} + \text{n. domande lasciate in bianco})$

Usare lo spazio bianco sul retro del foglio per appunti, se serve

$X_i X_0$	00	01	11	10	z
S0	S0	S1	S0	S0	0
S1	S0	S1	S2	--	0
S2	--	S1	S2	S3	0
S3	S0	--	S0	S3	1

La tabella di flusso della figura descrive una rete affetta da alee essenziali

- ☐ **Vero**
- ☐ Non si può dire finché non si è scelto la codifica degli stati interni
- ☐ Non si può dire finché non si è terminata la sintesi della rete combinatoria CN1
- ☐ Falso

Nel calcolatore visto a lezione, durante un ciclo di scrittura ad una memoria RAM $1M \times 8$ connessa al bus, l'ingresso $/mw$ va a zero:

- ☐ Prima della stabilizzazione degli ingressi a_{19_a0}
- ☐ Contemporaneamente alla stabilizzazione degli ingressi a_{19_a0}
- ☐ **Dopo la stabilizzazione degli ingressi a_{19_a0}**
- ☐ Non è importante, tanto funziona comunque

Dati X ed Y naturali in base β su $n+m$ ed m cifre rispettivamente, la condizione per cui il quoziente $\lfloor X/Y \rfloor$ è rappresentabile su n cifre è:

- ☐ $X \geq \beta^n \cdot Y$
- ☐ $X < \beta^n \times Y$
- ☐ $X < \beta^m \cdot Y$
- ☐ Nessuna delle precedenti

Dati due interi a e b rappresentati su n cifre in base β in complemento alla radice, affinché l'uscita di un sommatore ad n cifre sia la rappresentazione di $a+b$:

- ☐ è necessario che $Cout=0$
- ☐ è sufficiente che $Cout=0$
- ☐ è necessario e sufficiente che $Cout=0$
- ☐ **Nessuna delle precedenti**

```
reg [3:0] A, B;
```

```
[...]
```

```
S0: begin A<=12; B<=13; STAR<=S1; end
```

```
S1: begin B<=B-1; A<=B; STAR<=S2; end
```

```
S2: begin ...
```

Dato il pezzo di descrizione riportato sopra, cosa contengono i registri A e B nello stato S2?

- ☐ A=12, B=12
- ☐ **A=13, B=12**
- ☐ A=13, B=13
- ☐ Nessuna delle precedenti

Per far sì che un Latch SR abbia l'uscita q a zero al reset asincrono si collega:

- ☐ $/\text{preset a } /reset, /\text{preclear a } 1$
- ☐ **$/\text{preclear a } /reset, /\text{preset a } 1$**
- ☐ $/\text{preset a } /reset, /\text{preclear a } 0$
- ☐ $/\text{preclear a } /reset, /\text{preset a } 0$

L'evento che segnala la fine di una trasmissione su una linea seriale è:

- ☐ Il fronte di discesa della linea $/dav$ che va dal trasmettitore al ricevitore
- ☐ Il fronte di discesa della linea rfd che va dal ricevitore al trasmettitore
- ☐ Il fronte di discesa della linea seriale stessa
- ☐ **Nessuna delle precedenti**

Nelle istruzioni operative del processore visto a lezione l'indirizzamento immediato è possibile:

- ☐ **Soltanto per l'operando sorgente**
- ☐ Soltanto per l'operando destinatario
- ☐ Per entrambi gli operandi
- ☐ Nessuna delle precedenti

Il processore ricava il tipo di un'interruzione esterna

- ☐ Dal numero d'ordine del piedino su cui gli arriva la richiesta di interruzione
- ☐ Da un accesso in lettura ad un registro dell'interfaccia che ha richiesto l'interruzione
- ☐ **Tramite un handshake con il Controllore di Interruzione**
- ☐ Nessuna delle precedenti

Un decoder N -to- 2^N ha un numero di porte AND pari a

- ☐ N
- ☐ $2 \cdot N$
- ☐ N^2
- ☐ **2^N**



Cognome e nome: _____

Matricola: _____

Consegna: Sì ☐ No ☐



Barrare **una sola risposta** per domanda

Il punteggio finale è $-1 \times (\text{n. di risposte errate} + \text{n. domande lasciate in bianco})$

Usare lo spazio bianco sul retro del foglio per appunti, se serve

Durante un ciclo di scrittura nella memoria RAM, l'ingresso $/s$ torna ad 1:

- ☐ Contemporaneamente al fronte di salita di $/mw$
- ☐ **Dopo il fronte di salita di $/mw$**
- ☐ Prima del fronte di salita di $/mw$
- ☐ Non importa, perché l'accesso funziona correttamente in ogni caso

Nelle istruzioni operative del processore visto a lezione l'indirizzamento di registro è possibile:

- ☐ Soltanto per l'operando sorgente
- ☐ Soltanto per l'operando destinatario
- ☐ **Per entrambi gli operandi**
- ☐ Per nessuno degli operandi

L'evento che segnala l'inizio di una trasmissione su una linea seriale è:

- ☐ Il fronte di discesa della linea $/dav$ che va dal trasmettitore al ricevitore
- ☐ Il fronte di discesa della linea rfd che va dal ricevitore al trasmettitore
- ☐ **Il fronte di discesa della linea seriale stessa**
- ☐ Nessuna delle precedenti

Affinché la differenza tra due naturali A e B sia un numero naturale e valga esattamente $A-B$, all'uscita del sottrattore devo avere:

- ☐ **$b_{out}=0$**
- ☐ $b_{out}=1$
- ☐ $ow=0$
- ☐ Nessuna delle precedenti

L'indirizzo della prima locazione della tabella delle interruzioni si trova:

- ☐ **In un registro del processore**
- ☐ In un registro dell'interfaccia che genera l'interruzione
- ☐ In un registro del Controllore di Interruzione
- ☐ Nessuna delle precedenti

Un multiplexer con N variabili di comando ha una porta OR con un numero di ingressi pari a:

- ☐ N
- ☐ **2^N**
- ☐ $2 \cdot N$
- ☐ N^2

Per far sì che un Latch SR abbia l'uscita q ad uno al reset asincrono si collega:

- ☐ **$/\text{preset a } /reset, /preclear a 1$**
- ☐ $/preclear a /reset, /preset a 1$
- ☐ $/preset a /reset, /preclear a 0$
- ☐ $/preclear a /reset, /preset a 0$

```
reg [3:0] A, B;  
[...]
```

```
S0: begin A<=12; B<=13; STAR<=S1; end  
S1: begin B<=A-1; A<=B-1; STAR<=S2; end  
S2: begin ...
```

Dato il pezzo di descrizione riportato sopra, cosa contengono i registri A e B nello stato S2?

- ☐ $A=10, B=11$
- ☐ $A=12, B=12$
- ☐ **$A=12, B=11$**
- ☐ Nessuna delle precedenti

	X_1X_0				z
	00	01	11	10	
s0	S0	S1	S0	S3	0
s1	S0	S1	S2	--	0
s2	--	S1	S2	S3	0
s3	S0	--	S0	S3	1

La tabella di flusso della figura descrive una rete affetta da alee essenziali

- ☐ Vero
- ☐ Non si può dire finché non si è scelto la codifica degli stati interni
- ☐ Non si può dire finché non si è terminata la sintesi della rete combinatoria CN1
- ☐ **Falso**

Dati X ed Y naturali in base β su $n+m$ ed m cifre rispettivamente, il divisore che calcola $\lfloor X/Y \rfloor$ mette $nodiv$ a zero quando:

- ☐ **$X < \beta^n \times Y$**
- ☐ $X \geq \beta^n \cdot Y$
- ☐ $X < \beta^m \cdot Y$
- ☐ Nessuna delle precedenti



Cognome e nome: _____

Matricola: _____

Consegna: Sì ☐ No ☐

Barrare **una sola risposta** per domandaIl punteggio finale è $-1 \times (\text{n. di risposte errate} + \text{n. domande lasciate in bianco})$

Usare lo spazio bianco sul retro del foglio per appunti, se serve

```

reg [3:0] A, B;
[...]
S0: begin A<=12; B<=13; STAR<=S1; end
S1: begin B<=A; A<=B; STAR<=S2; end
S2: begin ...

```

Dato il pezzo di descrizione riportato sopra, cosa contengono i registri A e B nello stato S2?

- ☐ A=12, B=12
☐ **A=13, B=12**
☐ A=13, B=13
☐ Nessuna delle precedenti

	X_1X_0				
	00	01	11	10	z
s0	S0	S1	S0	S0	0
s1	S0	S1	S2	--	0
s2	--	S1	S2	S3	0
s3	S0	--	S2	S3	1

La tabella di flusso della figura descrive una rete priva di corse delle variabili di stato

- ☐ Vero
☐ **Non si può dire finché non si è scelto la codifica degli stati interni**
☐ Non si può dire finché non si è terminata la sintesi della rete combinatoria CN1
☐ Falso

Un demultiplexer con N variabili di comando ha un numero di porte AND pari a

- ☐ 2^N
☐ $2 \cdot N$
☐ N^2
☐ N

Dati X ed Y naturali in base β su $n+m$ ed m cifre rispettivamente, la condizione per cui il quoziente $\lfloor X/Y \rfloor$ non è rappresentabile su n cifre è:

- ☐ $X < \beta^m \cdot Y$
☐ $X < \beta^n \cdot Y$
☐ **$X \geq \beta^n \cdot Y$**
☐ Nessuna delle precedenti

Affinché la somma tra due interi a e b sia rappresentabile sullo stesso numero di cifre degli addendi, all'uscita del sommatore devo avere:

- ☐ **ow=0**
☐ Cout=0
☐ Cout=1
☐ Nessuna delle precedenti

Per far sì che un Latch SR abbia l'uscita q a zero al reset asincrono si collega:

- ☐ s=0, r=1
☐ /preclear a /reset, /preset a 0
☐ **/preclear a /reset, /preset a 1**
☐ Nessuna delle precedenti

Da cosa un ricevitore seriale capisce quando inizia una trama?

- ☐ Dallo stato dei fili di handshake con il trasmettitore
☐ **Dallo stato della linea seriale medesima**
☐ Dal fatto che il suo registro di attesa vale zero
☐ Nessuna delle precedenti

Nelle istruzioni operative del processore visto a lezione l'indirizzamento immediato si può usare con:

- ☐ Entrambi gli operandi
☐ **L'operando sorgente**
☐ L'operando destinatario
☐ Nessuna delle precedenti

Dato un calcolatore con uno spazio di memoria di 16Mbyte, l'ingresso /s di un modulo di memoria 2Mx8 montato in tale spazio:

- ☐ È collegato al filo /s del bus
☐ **È prodotto da una rete che ha in ingresso i fili $a_{23_a_{21}}$ del bus**
☐ È prodotto da una rete che ha in ingresso i fili $a_{23_a_0}$ del bus
☐ Nessuna delle precedenti

Il processore ricava il tipo di un'interruzione interna

- ☐ Dal contenuto del registro IDTP
☐ Dal contenuto della tabella delle interruzioni
☐ Tramite un handshake con il Controllore di Interruzione
☐ **Nessuna delle precedenti**



Cognome e nome: _____

Matricola: _____

Consegna: Sì ☐ No ☐



Barrare **una sola risposta** per domanda

Il punteggio finale è $-1 \times (\text{n. di risposte errate} + \text{n. domande lasciate in bianco})$

Usare lo spazio bianco sul retro del foglio per appunti, se serve

Durante un ciclo di scrittura nella memoria RAM, l'ingresso $/mw$ va a zero:

- ☐ **Dopo la stabilizzazione degli indirizzi**
- ☐ Contemporaneamente alla stabilizzazione degli indirizzi
- ☐ Prima della stabilizzazione degli indirizzi
- ☐ È irrilevante, perché l'accesso è comunque corretto

Il processore ricava il tipo di un'interruzione interna

- ☐ Dal contenuto del registro IDTP
- ☐ **Dall'operando di un'istruzione**
- ☐ Tramite un handshake con il Controllore di Interruzione
- ☐ Nessuna delle precedenti

Da cosa un ricevitore seriale capisce quando inizia una trama?

- ☐ Dal fatto che il suo registro di attesa vale zero
- ☐ Dallo stato dei fili di handshake con il trasmettitore
- ☐ **Da una transizione della linea seriale**
- ☐ Nessuna delle precedenti

La differenza tra due interi a e b è un numero positivo quando, all'uscita del sottrattore:

- ☐ $b_{out}=0$
- ☐ $b_{out}=1$
- ☐ $ow=0$
- ☐ **Nessuna delle precedenti**

Nelle istruzioni operative del processore visto a lezione, l'indirizzamento di memoria non può essere usato per l'operando destinatario

- ☐ Vero
- ☐ **Falso**

Un multiplexer con N variabili di comando è realizzato con un numero di porte pari a:

- ☐ $N+1$
- ☐ 2^N
- ☐ N^2+1
- ☐ **2^{N+1}**

Per far sì che un Latch SR abbia l'uscita q ad uno al reset asincrono si collega:

- ☐ **$/\text{preset a } /reset, /\text{preclear a } 1$**
- ☐ $/\text{preclear a } /reset, /\text{preset a } 1$
- ☐ L'ingresso r a $/reset$
- ☐ L'ingresso s a $/reset$

reg [3:0] A, B;
[...]

S0: begin A<=12; B<=11; STAR<=S1; end

S1: begin B<=A+1; A<=B+1; STAR<=S2; end

S2: ...

Dato il pezzo di descrizione riportato sopra, cosa contengono i registri A e B nello stato S2?

- ☐ **A=12, B=13**
- ☐ A=14, B=13
- ☐ A=12, B=12
- ☐ Nessuna delle precedenti

	x_1x_0				z
	00	01	11	10	
s0	S0	S1	S0	S3	0
s1	S0	S1	S2	--	0
s2	--	S1	S2	S3	0
s3	S0	--	S0	S3	1

La tabella di flusso della figura descrive una rete affetta da corse delle variabili di stato

- ☐ Vero
- ☐ Falso
- ☐ Non si può dire finché non è terminata la sintesi della rete combinatoria CN1
- ☐ **Non si può dire finché non si è scelto la codifica degli stati interni**

Dati X ed Y naturali in base β su $n+m$ ed m cifre rispettivamente, il divisore che calcola $\lfloor X/Y \rfloor$ setta l'uscita $nodiv$ quando:

- ☐ **$X \geq \beta^n \cdot Y$**
- ☐ $X < \beta^n \cdot Y$
- ☐ $X < \beta^m \cdot Y$
- ☐ Nessuna delle precedenti

Cognome e nome: _____

Matricola: _____



Consegna: Sì ☐ No ☐
