
ELETTRONICA DIGITALE

Corso di Laurea in Ingegneria Informatica

Prova scritta del 01 febbraio 2024

Esercizio A



$R2 = 117.5 \text{ k}\Omega$	$R3 = 312.5 \text{ k}\Omega$	$R4 = 4080 \Omega$	$R5 = 50 \Omega$	$R6 = 450 \Omega$	$R7 = 100 \Omega$
$R8 = 7 k\Omega$	$R9 = 11 \text{ k}\Omega$	$R10 = 500 \Omega$	$R11 = 3 k\Omega$	$R12 = 40 \text{ k}\Omega$	VCC = 18 V

Q1 e Q2 sono dei transistori MOS a canale n resistivo con $V_T = 1$ V e la corrente di drain in saturazione è data da $I_D = k(V_{GS} - V_T)^2$ con k = 0.5 mA/V².

Con riferimento al circuito in figura:

- 1) Calcolare il valore della resistenza R1 in modo che, in condizioni di riposo, la tensione del nodo K sia 12 V. Determinare, inoltre, il punto di riposo dei due transistori e verificarne la saturazione.
- 2) Determinare l'espressione e il valore di V_U/V_i alle frequenze per le quali C1, C2 e C3possono essere considerati dei corto circuiti.

Esercizio B


Progettare una porta logica in tecnologia CMOS, utilizzando la tecnica della pull-up network e della pull-down network, che implementi la funzione logica:

$$Y = \overline{A} \cdot (\overline{B} + \overline{C} + E) + C \cdot D \cdot E$$

Determinare il numero dei transistori necessari e disegnarne lo schema completo. Dimensionare inoltre il rapporto (W/L) di tutti i transistori, assumendo, per l'inverter di base, W/L pari a 2 per il MOS a canale n e pari a 5 per quello a canale p. Si specifichino i dettagli della procedura di dimensionamento dei transistori.

Esercizio C

$R_1 = 2 k\Omega$	$R_4 = 2 \text{ k}\Omega$
$R_2 = 0.5 \text{ k}\Omega$	C = 200 nF
$R_3 = 0.5 \text{ k}\Omega$	V _{CC} = 6 V



Il circuito IC₁ è un NE555 alimentato a $V_{CC} = 6 \text{ V}$; Q1 ha $R_{on} = 0 \text{ e V}_{Tp} = -1 \text{ V}$; l'inverter è ideale. Verificare che il circuito si comporta come un multivibratore astabile e determinare la frequenza del segnale di uscita.

APPELLO 01/02/2024



Rz= ll.BKR

Rz = 312,5 K2

R4= 4080 R

R5 = 50 1

R6 = 450 R

R7 = 100 &

Rg = 7K2

Rg = 11K2

R10 = Seo R

Ru= 3K2

Riz= GOKR

ESERCIZIO A

$$VCC$$
 R_1
 R_2
 R_4
 R_4
 R_4
 R_5
 R_8
 R

$$3V > (3-1)=2V$$
 VERIFICE OK

hp Q1 SATURO => ID1 = K (VGS1 - V+1)2

Dong. VGS1 = VT1 + DI SCEZGO SEZUZIONE (ON IZ SEGNO"+" PERCHE UL É UN MROS E PERTANTO CONDUCE SE VOSE > VII

VS1 = ID1 (R5+ R6) = 2.25V

VDS1 = VD1 - VS1 = 7.8 - 2.25 = 5.55V

VERIFICA SATURATIONE: VDS1 > (VG1-VTL)

5.55V > 3V 3) VERIFICA OK

gms = 2k (Vos1 - V12) = 3x10-3 A/V

VGI = VGS1 + VS1 = 4 + 2.25 = 6.25 V

I2 = Vcc - V61 = 100 pls

 $I_3 = \frac{V_{G1}}{R_3} = 20 \mu A$

I1 = I2 - I3 = 80 pls

 $R_1 = \frac{V_{61}}{T} = \frac{28125 \, \Omega}{T}$

 $Q_{I}: \begin{cases} I_{DI} = 4.5 \text{ mA} \\ V_{DSI} = 5.55 V \\ V_{6SI} = 4 V \\ g_{mI} = 3 \times 10^{-3} \text{ A/V} \end{cases}$

 $|V_{2}| = 2mA$ $|V_{052}| = 3V$ $|V_{652}| = 3V$ $|S_{m2}| = 2x10^{-3} A/V$

$$V_{u} = \left(-g_{m_{2}} J_{g_{32}}\right) \left(R_{11} II R_{12}\right)$$

$$J_{g_{2}} = \phi V \Rightarrow J_{g_{32}} = -J_{s_{2}}$$

$$V_{u} = g_{m_{2}} J_{s_{2}} \left(R_{11} II R_{12}\right)$$

$$U_{52} = \left(-g_{m1} U_{g_{51}}\right) \frac{R_4}{R_4 + R_7 + 4} \cdot \frac{1}{g_{m2}} = \frac{1}{g_{m2}}$$

$$J_{91} = J_i \frac{(R_2 | 1R_3)}{R_1 + (R_2 | 1R_3)}$$

$$\frac{V_{1} + (R_{2} | 1| R_{3})}{2 \times 10^{-3}} = \frac{2 \times 10^{-3}}{2 \times 10^{-3}} = \frac{2 \times 10^{-3}}{3 \times 10^{-3}} = \frac{435.897}{435.897} = \frac{0.8695}{0.8695} = \frac{0.52}{R_{2} | 1| R_{12}} = \frac{R_{2} | 1| R_{3}}{V_{1}}$$


$$\frac{V_{1}}{V_{1}} = \frac{g_{m_{2}}(R_{11} | 1| R_{12})(-g_{m_{1}})}{1 + (R_{4} + R_{7})g_{m_{2}}} = \frac{R_{2} | 1| R_{3}}{1 + g_{m_{2}} R_{5}} = \frac{R_{2} | 1| R_{3}}{R_{1} + R_{2} | 1| R_{3}}$$

Esercizio B - svolgimento


$$Y = \overline{A} \cdot (\overline{B} + \overline{C} + E) + C \cdot D \cdot E$$

Numero di MOS: $7 \times 2 + 3 \times 2 = 20$

Schema completo:



PUN: V_{CC} $A \sim \bigcirc$ 7 $E \sim \bigcirc$ $B \sim \bigcirc$



Dimensionamento della PUN, assumendo $(W/L)_p = p = 5$:

- $(W/L)_{1,3,5} = p = 5$
- Percorsi con 3 MOS in serie: (Q11-Q12-Q13).

$$(W/L)_{11,12,13} = x;$$
 $3 \times \frac{1}{x} = \frac{1}{p} \implies x = 3p = 15$

• Percorsi con 2 MOS in serie: (Q7, Q8), (Q7, Q9), (Q7, Q10).

$$(W/L)_{7,8,9,10} = y;$$
 $2 \times \frac{1}{y} = \frac{1}{p} \implies y = 2p = 10$

Dimensionamento della PDN, assumendo $(W/L)_n = n = 2$:

- $(W/L)_{2,4,6} = n = 2$
- Percorsi con 4 MOS in serie:
 - (Q15-Q16-Q17-Q18), impossibile dovuto a $C \in \overline{C}$.
 - (Q15-Q16-Q17-Q19), possibile.
 - (Q15-Q16-Q17-Q20), possibile.

$$(W/L)_{15,16,17,19,20} = z;$$
 $4 \times \frac{1}{z} = \frac{1}{n} \implies z = 4n = 8.$

- Percorsi con 2 MOS in serie: (Q14, Q18), (Q14, Q19), (Q14, Q20), tutti possibili. Q19 e Q20 sono già dimensionati. Rimane da dimensionare Q14 e Q18. Esistono quindi due casi:
 - Caso A: si dimensiona prima Q14 per soddisfare i requisiti sui persorsi (Q14, Q19), (Q14, Q20). In seguito si dimensiona Q18.
 - Caso B: si dimensiona il percorso (Q14, Q18) e si verificano gli altri due.

Caso A:

•
$$(W/L)_{14} = w;$$
 $\frac{1}{w} + \frac{1}{z} = \frac{1}{n} \implies w = \frac{zn}{z - n} = \frac{4n}{3} = \frac{8}{3}.$

•
$$(W/L)_{18} = v;$$
 $\frac{1}{w} + \frac{1}{v} = \frac{1}{n} \implies v = \frac{wn}{w-n} = 4n = 8.$

Caso B:

•
$$(W/L)_{14,18} = a;$$
 $2 \times \frac{1}{a} = \frac{1}{n} \implies a = 2n = 4.$


• Verifica dei percorsi (Q14, Q19) e (Q14, Q20): $\frac{1}{a} + \frac{1}{z} = \frac{1}{2n} + \frac{1}{4n} = \frac{3}{4n} < \frac{1}{n}$. Verifica corretta.

Per il dimensionamento ad area minima si costruisce la seguente tabella:

	Caso A	Caso B
$(W/L)_{14}$	8/3	4
$(W/L)_{18}$	8	4
Totale:	32/3	16

Si osserva che il dimensionamento del Caso A è più vantaggioso.

Esercizio C – svolgimento



Fase di SET: Q=1, D=HI;
$$V_{G1} = V_U = 0 \text{ V}$$
, $V_{S1} = V_{CC} = 6 \text{ V}$, $V_{GS1} = -6 \text{ V} < V_{Tp} \implies Q1$ acceso.

All'inizio della fase di SET: $V_{TR} = V_{CC}/3 = 2$ V, che è anche la tensione iniziale sul condensatore C, V_{i1} . In assenza di commutazioni, la tensione finale, V_{f1} , risulterebbe V_{CC} .

La tensione di commutazione, V_{com} , determinata dal valore di $V_{TH} = (2/3) \cdot V_{CC} = 4$ V, si trova calcolando I_2 . Tale corrente scorre sia su R_2 che nel parallelo $R_1 || R_4 = 1$ k Ω , sottoposto alla caduta di tensione $V_{CC} - V_{TH}$:

$$I_2 = \frac{V_{CC} - V_{TH}}{R_1 || R_4} = \frac{1}{R_1 || R_4} \left(1 - \frac{2}{3} \right) V_{CC} = \frac{V_{CC}/3}{R_1 || R_4} = 2 \text{ mA.} \implies V_{com1} = \frac{2}{3} V_{CC} - R_2 I_2 = 3 \text{ V.}$$

È verificata la condizione $V_{i1} < V_{com1} < V_{f1}$, infatti abbiamo: 2 V < 3 V < 6 V. La condizione è necessaria per rendere il circuito astabile.

La costante di tempo caratteristica, τ_1 , della carica di C durante la fase di SET, è:

$$\tau_1 = R_{V1}C$$
; dove $R_{V1} = R_2 + R_1 || R_4 = 1.5 \text{ k}\Omega$ da cui $\tau_1 = 300 \text{ µs}$.

La durata della fase di SET, T_1 , si calcola come:

$$T_1 = \tau_1 \ln \left(\frac{V_{f1} - V_{i1}}{V_{f1} - V_{com1}} \right) = 86.30 \,\mu\text{s}.$$

<u>Fase di RESET:</u> Q=0, D=0; $V_{G1} = V_U = V_{CC} = 6 \text{ V}, V_{GS1} = 0 \text{ V} > V_{Tp} \implies Q1 \text{ spento.}$

Dal circuito risulta:

$$V_{f2} = \frac{R_3}{R_1 + R_2 + R_3} V_{CC} = 1 \text{ V}.$$

Tra l'altro $V_{i2} = V_{com1} = 3$ V. La tensione di commutazione per la fase 2, $V_{com2} = V_{CC}/3 = 2$ V.

È verificata la condizione: $V_{i2} > V_{com2} > V_{f2}$, infatti abbiamo: 3 V > 2 V > 1 V. La condizione è necessaria per rendere il circuito astabile.

La costante di tempo caratteristica, τ_2 , della scarica di C durante la fase di RESET, è:

$$\tau_2 = R_{V2}C$$
; dove $R_{V2} = R_3 ||(R_1 + R_2)| = 416.667 \Omega$ da cui $\tau_2 = 83.333 \,\mu\text{s}$.

La durata della fase di SET, T_2 , si calcola come:

$$T_2 = \tau_2 \ln \left(\frac{V_{f2} - V_{i2}}{V_{f2} - V_{com2}} \right) = 57.762 \,\mu\text{s}.$$

La frequenza di oscillazione dell'astabile è $f = \frac{1}{T_1 + T_2} = 6941.454 \,\mathrm{Hz}.$