Reti logiche - Prova scritta del 22 Settembre 2017


Cognome e Nome:	Matricola
Prima della consegna barrare <u>una</u> delle due caselle sottostanti. L'opzisegna.	one scelta non può essere modificata dopo la cor
Chiedo che la mia prova scritta sia corretta e valutata subito, perché ir sto appello. Prendo atto che, a seguito della mia decisione, la mia pr termine di questo appello e non potrà essere usata per l'appello straord	rova scritta cesserà di essere valida al
Chiedo che la mia prova scritta sia corretta e valutata dopo la fine de ed <u>intenzione di</u> rimandare la prova orale all'appello straordinario di N to a rimandare la prova orale sarà oggetto di verifica, e che dovrò ripe fica darà esiti negativi (per qualunque motivo).	Novembre. Prendo atto che il mio dirit-


Esercizio 1

Descrivere una rete combinatoria che:

- Ha come ingresso quattro bit x_1, x_0, y_1, y_0 ed un bit b
- interpreta x_1, x_0, y_1, y_0 come le cifre delle rappresentazioni X e Y di due numeri interi x e y a 2 bit, che considera il *minuendo* (x) ed il *sottraendo* (y) di una sottrazione avente riporto entrante b.
- calcola e restituisce in uscita un bit *s* che identifica *segno* del <u>risultato</u> della sottrazione (0 se positivo, 1 se negativo). Nota: il segno del <u>risultato</u> della sottrazione, *non* della sua <u>rappresentazione su 2 bit</u> (che non necessariamente esiste).


Sintetizzare tale rete sotto l'ipotesi che l'ingresso *b* sia collegato a VCC. Si segua una sintesi a porte NAND a costo minimo. Individuare, classificare e rimuovere eventuali alee. Si usino le seguenti mappe di Karnaugh per la descrizione.





Esercizio 2

L'Unità XXX è, rispetto alla variabile di ingresso rxd, un ricevitore seriale di trame con 4 bit utili. Ogni volta che ha ricevuto una trama, XXX ne confronta i due bit più significativi con i due bit meno significativi: se il




confronto dà esito positivo (coincidenza), XXX mette ad 1 la variabile *out* per un ciclo di clock, altrimenti lascia tale variabile a 0. Torna quindi ad aspettare una nuova trama, e così via all'infinito.

Il formato delle trame è illustrato sotto ed è *estremamente diverso* da quello delle trame viste a lezione e non ci sono ne' il bit di START ne' il bit di STOP. Il bit ricevuto per primo è comunque, come nelle trame viste a lezione, il bit meno significativo dei 4 bit utili.

In dettaglio:

- Tra un bit utile e un altro e tra una trama e un'altra, rxd sta a 0 per un tempo imprecisato, ma sufficientemente lungo da non creare alcun problema di alcun tipo;
- L'arrivo di un bit utile è notificato dalla circostanza che rxd va a 1;
- La durata della permanenza di *rxd* a 1 indica se un bit utile vale 1 oppure 0, in accordo alle seguenti specifiche:
 - a) rxd permane a 1 esclusivamente per 5 o per 10 cicli di clock
 - b) Se rxd permane a 1 per 5 (cioè per $\mathbf{0}101$) cicli di clock, allora il bit utile vale $\mathbf{0}$
 - c) Se rxd permane a 1 per 10 (cioè per **1**010) cicli di clock, allora il bit utile vale **1**



NOTA

• Usare un registro a 4 bit di nome DURATA per memorizzarvi la permanenza di *rxd* ad 1. Un registro a 4 bit di nome BUFFER per memorizzarvi i quattro bit utili della trama via via che arrivano. Un registro di nome COUNT per contare e verificare che i quattro bit della trama siano arrivati.

Descrivere *XXX* e **sintetizzare e disegnare lo schema** della parte operativa relativa al registro BUFFER