

**DATI REGISTRO**

<b><i>insegnamento</i></b>	ELETTRONICA DIGITALE (cod. 076II)
<b><i>corso di studi</i></b>	IFO-L - INGEGNERIA INFORMATICA
<b><i>periodo</i></b>	Secondo semestre
<b><i>responsabile</i></b>	MASSIMO PIOTTO
<b><i>docenti</i></b>	MASSIMO PIOTTO , SEBASTIANO STRANGIO
<b><i>totale ore</i></b>	96 ( Lezione: 72 ore , Esercitazione: 24 ore )

**LEZIONI**

1. **Lun 01/03/2021 13:30-15:30 (2:0 h)** lezione: Informazioni sull'organizzazione del corso e sulle modalità d'esame in presenza e in remoto. Definizione di elettronica, ruolo dell'elettronica nella società dell'informazione, panoramica sulla storia dell'elettronica, sullo sviluppo delle tecnologie dei circuiti integrati e la legge di Moore. Breve richiamo sui modelli dell'atomo e sulle tipologie di legame chimico. (MASSIMO PIOTTO)
2. **Mer 03/03/2021 08:30-10:30 (2:0 h)** lezione: Moto di un elettrone nel modello di Drude per la conduzione, concetto di mobilità, derivazione dell'espressione per la corrente di drift; derivazione dell'espressione della conducibilità sulla base della formulazione microscopica della legge di Ohm. Definizione di materiale semiconduttore, concentrazione di elettroni liberi nel silicio intrinseco, concetto di lacuna. (MASSIMO PIOTTO)
3. **Gio 04/03/2021 08:30-10:30 (2:0 h)** lezione: Il drogaggio dei semiconduttori: specie droganti utilizzate, concentrazione di portatori maggioritari e minoritari nei semiconduttori drogati. Dipendenza della conducibilità dalla temperatura nel silicio intrinseco e in quello drogato. Concetto di corrente di diffusione ed espressioni relative. (MASSIMO PIOTTO)
4. **Ven 05/03/2021 08:30-10:30 (2:0 h)** esercitazione: Brevi richiami di elettrotecnica: leggi di Kirchhoff, partitore di tensione, partitore di corrente, principio di sovrapposizione degli effetti, teorema di Thevenin, teorema di Norton, metodi per la determinazione della resistenza vista tra due terminali, transitorio di carica e scarica di un condensatore. (MASSIMO PIOTTO)
5. **Lun 08/03/2021 13:30-15:30 (2:0 h)** lezione: Analisi della giunzione p-n a circuito aperto: formazione della regione di svuotamento, potenziale built-in, motivo per cui il potenziale built-in non è direttamente osservabile dall'esterno. Funzionamento della giunzione p-n in polarizzazione inversa, funzionamento della giunzione p-n in polarizzazione diretta: legge di Shockley, coefficiente di non idealità. (MASSIMO PIOTTO)
6. **Mer 10/03/2021 08:30-10:30 (2:0 h)** lezione: Caratteristica I-V completa di una giunzione p-n, meccanismo di breakdown a valanga e Zener (spiegazione semplificata), dipendenza della corrente di breakdown dalla temperatura nel caso di breakdown Zener e in quello di breakdown a valanga, effetto sulla caratteristica I-V dei diodi della resistenza serie. Simbolo circuitale del diodo e del diodo zener. Metodo numerico e metodo della retta di carico per la determinazione del punto di lavoro di un bipolo non lineare. Circuiti equivalenti per grandi segnali del diodo: il modello del diodo ideale, il modello a caduta costante, il modello lineare a tratti. (MASSIMO PIOTTO)
7. **Gio 11/03/2021 08:30-10:30 (2:0 h)** lezione: Applicazione dei modelli alla risoluzione di un circuito contenente un diodo. Circuito rettificatore, effetto di una tensione di cut-in non trascurabile sul comportamento del circuito rettificatore, circuito rettificatore con filtro capacitivo. Circuito raddrizzatore a doppia semionda con trasformatore a doppio secondario: introduzione e analisi del primo semi-periodo. (MASSIMO PIOTTO)
8. **Ven 12/03/2021 08:30-10:30 (2:0 h)** esercitazione: Esercitazione tenuta con la co-presenza di Giuseppe Manfredini. Introduzione ai programmi di simulazione del funzionamento dei circuiti elettronici. Il programma SPICE: struttura della netlist, statement per la descrizione delle tipologie del circuito, direttive per impostare l'analisi da compiere e l'uscita dei dati. Introduzione al programma LTSPICE. Analisi della risposta al gradino di un circuito RC. (MASSIMO PIOTTO)

9. [Lun 15/03/2021 13:30-15:30 \(2:0 h\)](#) lezione: Circuito raddrizzatore a doppia semionda con trasformatore a doppio secondario: analisi del comportamento nel secondo semiperiodo. Raddrizzatore a ponte di Graetz. Confronto tra le varie configurazioni di raddrizzatore in termini di tensioni massime inverse che si presentano ai capi dei diodi. Circuito con diodo Zener: soluzione con il metodo della retta di carico. Regolatore di tensione basato su diodo Zener. Introduzione al modello del diodo per piccoli segnali. (MASSIMO PIOTTO)
10. [Mer 17/03/2021 08:30-10:30 \(2:0 h\)](#) lezione: Il modello del diodo per piccoli segnali: sviluppo in serie di Taylor e calcolo della resistenza differenziale; limiti di validità dell'approssimazione. Analisi di un circuito tramite la suddivisione in circuito in continua per la determinazione del punto di riposo e di circuito in alternata linearizzato per il calcolo delle grandezze dipendenti dal tempo. Generatore di corrente controllato in corrente: definizione dei guadagni di corrente, di tensione e di potenza; analisi delle caratteristiche di uscita. (MASSIMO PIOTTO)
11. [Gio 18/03/2021 08:30-10:30 \(2:0 h\)](#) lezione: Transistore bipolare a giunzione (BJT): principio di funzionamento. Transistori npn e pnp: Modello di Ebers-Moll e regioni di funzionamento del transistore. Determinazione della relazione tra corrente di base e corrente di collettore in zona attiva diretta. (MASSIMO PIOTTO)
12. [Ven 19/03/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Esercitazione tenuta con la co-presenza di Giuseppe Manfredini. Analisi della risposta al gradino di un circuito RC: direttive per impostare le condizioni iniziali e per effettuare una simulazione parametrica. Analisi del datasheet di un diodo commerciale. Simulazione con LTspice di circuiti con diodi: caratteristica di un diodo commerciale, circuito rettificatore con e senza condensatore. (MASSIMO PIOTTO)
13. [Lun 22/03/2021 13:30-15:30 \(2:0 h\)](#) lezione: Caratteristiche di uscita e di ingresso a emettitore comune dei transistori npn; effetto Early e sua azione sulla caratteristiche di uscita e su quelle di ingresso; caratteristiche dei transistori pnp. Generatore ideale di corrente controllato in tensione. Introduzione ai transistori FET. Il condensatore MOS: cenni sul funzionamento in accumulazione, svuotamento e inversione. (MASSIMO PIOTTO)
14. [Mer 24/03/2021 08:30-10:30 \(2:0 h\)](#) lezione: Struttura del transistore MOS, materiali utilizzati per la sua fabbricazione. Funzionamento del transistore MOS in zona triodo e in zona di saturazione: fenomeno del pinch-off. Relazione analitica tra corrente e tensione gate-source in saturazione e in zona triodo, andamento della curva che sul piano di uscita delimita la regione di saturazione. Effetto della modulazione di canale (tensione di Early) nei MOS e sua rappresentazione analitica con approccio fenomenologico. (MASSIMO PIOTTO)
15. [Gio 25/03/2021 08:30-10:30 \(2:0 h\)](#) lezione: Caratteristica di uscita e transcaratteristica ingresso-uscita di un transistore MOS a canale n, differenze tra MOS a canale n e MOS a canale p; cenni ai MOS a svuotamento; simboli circuitali utilizzati per la rappresentazione dei MOS a canale p ed n. Modelli per grandi segnali del transistore BJT. Reti di polarizzazione per transistori BJT: analisi di una rete con due generatori separati per la polarizzazione di base e di collettore. Metodo grafico con le rette di carico, possibili semplificazioni basate sul trascurare la dipendenza della caratteristica di ingresso dalla tensione collettore-emettitore e sull'assumere la tensione base emettitore pari a 0.7 V. Modelli per grandi segnali in zona attiva diretta e in saturazione. (MASSIMO PIOTTO)
16. [Ven 26/03/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Esercitazione tenuta in modalità telematica con la co-presenza di Giuseppe Manfredini. Simulazione di circuiti con diodi (parte 2/3): raddrizzatore a doppia semionda con trasformatore a doppio secondario; regolatore di tensione con diodo zener. (SEBASTIANO STRANGIO)
17. [Lun 29/03/2021 13:30-15:30 \(2:0 h\)](#) lezione: Introduzione alla polarizzazione del transistore BJT e sulla necessità di stabilizzare il punto di riposo. La polarizzazione tramite un singolo generatore: configurazioni di circuiti che fissano la corrente di base o la tensione base-emettitore. Polarizzazione del transistore BJT tramite un singolo generatore e quattro resistenze: analisi del circuito in continua. Condizioni per ottenere la stabilizzazione del punto di riposo. Effetto della resistenza di emettitore. (MASSIMO PIOTTO)
18. [Mer 31/03/2021 08:30-10:30 \(2:0 h\)](#) lezione: Modelli del transistore MOS per ampi segnali. Introduzione alla polarizzazione del transistore MOS con singola alimentazione. Polarizzazione del transistore MOS con singola alimentazione e 4 resistenze: confronto con il circuito senza la resistenza di source. Effetti della resistenza di source. Richiami sul modello a parametri h di un quadripolo lineare. Concetto di linearizzazione del transistore BJT intorno al punto di riposo, rappresentazione a parametri h. Circuito equivalente a parametri h a emettitore comune. (MASSIMO PIOTTO)
19. [Gio 08/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Circuito equivalente a parametri h a emettitore comune: procedura grafica per la determinazione di  $h_{ie}$ ,  $h_{re}$ ,  $h_{fe}$ ,  $h_{oe}$ ; valutazione alternativa di  $h_{oe}$  tramite la tensione di Early; legame tra  $h_{fe}$  e  $\beta_F$ ; scomposizione di  $h_{ie}$  in  $r_{bb'}$  e  $r_{b'e}$ , valutazione di  $r_{b'e}$  a partire dal punto di lavoro. Equivalenza del circuito per le variazioni per i transistori npn e per quelli pnp. (MASSIMO PIOTTO)

20. [Ven 09/04/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Esercitazione tenuta in modalità telematica con la co-presenza di Giuseppe Manfredini. Simulazione di circuiti con diodi (parte 3/3): modello del diodo di piccolo segnale e simulazione di circuiti con diodi. Simulazione di circuiti con transistori BJT (parte 1): tracciatura delle caratteristiche di uscita e di ingresso. Dipendenza dalla temperatura ed effetto Early. (SEBASTIANO STRANGIO)
21. [Lun 12/04/2021 13:30-15:30 \(2:0 h\)](#) lezione: Circuito equivalente per le variazioni di un transistor MOS, determinazione del  $g_m$  e di  $r_d$  per via analitica. Uguaglianza dei circuiti equivalenti per le variazioni per MOS a canale n e a canale p. Definizione dei parametri caratterizzanti degli stadi amplificatori a transistori: guadagno di corrente, guadagno di tensione, resistenza di ingresso, resistenza di uscita. Approccio per l'analisi in "media frequenza" di un circuito. Analisi dello stadio a emettitore comune senza e con resistenza di emettitore, formula per il calcolo della resistenza vista sulla base di un transistor; ruolo del condensatore di bypass di emettitore. (MASSIMO PIOTTO)
22. [Mer 14/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Analisi dello stadio amplificatore a collettore comune, formula per il calcolo della resistenza vista sull'emettitore di un transistor. Analisi dello stadio a source comune senza e con resistenza di source. Analisi dello stadio a drain comune e calcolo della resistenza di uscita. (MASSIMO PIOTTO)
23. [Gio 15/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Analisi dello stadio a drain comune: calcolo del guadagno di tensione. Scopo degli amplificatori multistadio, effetto caricante di ciascuno stadio a valle su quello a monte. Cenni alla risposta in frequenza degli amplificatori. Introduzione alla teoria semplificata della reazione, tipologie di prelievo e di inserzione. Calcolo del guadagno di un amplificatore in reazione. (MASSIMO PIOTTO)
24. [Ven 16/04/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Esercitazione tenuta in modalità telematica con la co-presenza di Giuseppe Manfredini. Simulazione di circuiti con transistori BJT (parte 2). Progettazione e simulazione di un amplificatore ad emettitore comune: circuito di polarizzazione a 4 resistenze (con e senza condensatore di bypass sulla RE). Punto di riposo. Dipendenza dalla temperatura. Dipendenza dal beta-F. Parametri piccolo segnale. Diagrammi di bode. (SEBASTIANO STRANGIO)
25. [Lun 19/04/2021 13:30-15:30 \(2:0 h\)](#) lezione: Calcolo della resistenza di uscita nel caso di reazione di tensione. Introduzione agli amplificatori differenziali, definizione delle tensioni a modo differenziale e a modo comune, definizione di CMRR. Amplificatori operazionali ideali e loro caratteristiche reali. Metodo del corto circuito virtuale e sua giustificazione. Circuiti con amplificatori operazionali: introduzione all'amplificatore invertente. (MASSIMO PIOTTO)
26. [Mer 21/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Circuiti con amplificatori operazionali: amplificatore invertente e amplificatore non invertente buffer di tensione, amplificatore differenziale, integratore di Miller e sommatore. (MASSIMO PIOTTO)
27. [Gio 22/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Introduzione ai regolatori di tensione. Il regolatore di tensione lineare serie: implementazione e problematiche. Regolatori monolitici integrati: caratteristiche, alimentatore basato su regolatore monolitico integrato, alimentatore duale con regolatori monolitici integrati. Utilizzo di un regolatore monolitico per la realizzazione di un regolatore di corrente e relative limitazioni. Introduzione ai regolatori switching. (MASSIMO PIOTTO)
28. [Ven 23/04/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Esercitazione tenuta in modalità telematica con la co-presenza di Giuseppe Manfredini. Amplificatore operazionale: simulazione del guadagno a loop aperto, configurazione non invertente e configurazione invertente (risposta in continua, risposta in frequenza, risposta nel tempo). Modalità di funzionamento lineare. Saturazione dell'uscita. Corto circuito virtuale. (SEBASTIANO STRANGIO)
29. [Lun 26/04/2021 13:30-15:30 \(2:0 h\)](#) lezione: Principio di funzionamento di un regolatore switching forward di base, definizione di duty cycle, vantaggi di un regolatore switching rispetto a uno lineare. Regolatore switching forward: calcolo della dipendenza della tensione d'uscita dal duty cycle partendo dall'ipotesi di periodicità della corrente nell'induttore. Regolatore switching flyback. Isolamento galvanico dalla rete tramite trasformatore ad alta frequenza: realizzazione di alimentatore switching a trasformatore di tipo forward e di regolatore switching a trasformatore di tipo flyback. Struttura complessiva dell'alimentatore switching da PC: analisi del circuito per il controllo della tensione d'uscita. (MASSIMO PIOTTO)
30. [Mer 28/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Concetti introduttivi sui segnali digitali. Logica a diodi: porte AND e OR. Problematiche della logica a diodi: corrente assorbita, degrado dei livelli logici e mancanza di una porta NOT. Possibili modi di realizzare un inverter: inverter 1T-1R (1 NMOS + 1 Resistenza di pull-up). (SEBASTIANO STRANGIO)
31. [Gio 29/04/2021 08:30-10:30 \(2:0 h\)](#) lezione: Inverter 1T-1R (1 NMOS + 1 R, oppure 1 R + 1 PMOS). Inverter CMOS (1 NMOS + 1 PMOS) e introduzione alla logica CMOS. Vantaggi della logica CMOS. Principali caratteristiche dei circuiti digitali: caratteristiche statiche. Rigenerazione dei livelli logici. Margini di rumore. Dissipazione di Potenza Statica. (SEBASTIANO STRANGIO)

32. [Ven 30/04/2021 08:30-10:03 \(2:0 h\)](#) esercitazione: Risoluzione di esercizi di tipologia "A" tratti dalle prove scritte. (MASSIMO PIOTTO)
33. [Lun 03/05/2021 13:30-15:30 \(2:0 h\)](#) lezione: Principali caratteristiche dei circuiti digitali: caratteristiche dinamiche. Modello dinamico equivalente. Ritardi di propagazione. Dissipazione di Potenza Dinamica. Prodotto Potenza-Ritardo. Fan-in. Fan-out. (SEBASTIANO STRANGIO)
34. [Mer 05/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Inverter CMOS, caratteristica di trasferimento con metodo grafico. Dissipazione di Potenza di corto circuito. Espressione analitica della soglia logica. Modello dinamico per l'inverter CMOS utilizzando le capacità intrinseche dei dispositivi. (SEBASTIANO STRANGIO)
35. [Gio 06/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Porte logiche a più ingressi. Rete di pull-up e rete di pull-down. Configurazione serie e parallelo. Porte logiche a 2 ingressi: NAND e NOR. Sintesi della rete di pull-up e di pull-down usando l'espressione logica diretta e negata. Principio di dualità. Dimensionamento: condizioni da soddisfare (Req e area). (SEBASTIANO STRANGIO)
36. [Ven 07/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Dimensionamento dell'Inverter CMOS considerando il rapporto tra le mobilità di nMOS e pMOS. Flusso per il dimensionamento di porte logiche CMOS a più ingressi. Risoluzione di un esercizio "tipo b" (es. 3 del 23-luglio-2020). (SEBASTIANO STRANGIO)
37. [Lun 10/05/2021 13:30-15:30 \(2:0 h\)](#) lezione: Protezione dalle scariche elettrostatiche delle porte logiche CMOS e conseguente limitazione sul valore del fan-out. Concetto di logica basata su pass transistor e necessità che ciascun nodo sia sempre connesso a un riferimento di tensione ben definito. Carica e scarica di un condensatore tramite un pass transistor NMOS e tramite un pass transistor PMOS. (MASSIMO PIOTTO)
38. [Mer 12/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Struttura di un pass gate per unire i vantaggi dei transistori NMOS e di quelli PMOS. Esempio di un multiplexer e di una porta OR esclusivo basate su transmission gate. Famiglie logiche a bipolari: inverter realizzato con un transistor bipolare; problemi di questo inverter in termini di margini di rumore, dissipazione di potenza, ritardo di propagazione e fanout. Struttura e funzionamento dell'inverter TTL. (MASSIMO PIOTTO)
39. [Gio 13/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Transistori Schottky e motivo per il quale questi non entrano in piena saturazione. Confronto tra le diverse famiglie logiche TTL in termini di dissipazione di potenza, tempo di propagazione e power-delay product, importanza del power-delay product come parametro di merito di una tecnologia. Cenni alla famiglia logica ECL: principio di funzionamento, schema della porta elementare OR-NOR, vantaggi della ECL rispetto alla TTL. Introduzione alla logica sequenziale, analisi delle condizioni di equilibrio del latch. Flip flop set-reset: possibili realizzazioni in tecnologia CMOS. (MASSIMO PIOTTO)
40. [Ven 14/05/2021 08:30-09:30 \(1:0 h\)](#) esercitazione: Schema circuitale di una XOR in logica CMOS. Confronto in area tra una NAND e una NOR a 4 ingressi. (SEBASTIANO STRANGIO)
41. [Ven 14/05/2021 09:30-10:30 \(1:0 h\)](#) esercitazione: Esercitazione tenuta con la co-presenza di Giuseppe Manfredini. Simulazioni in LTSpice di inverter CMOS con rapporto 1/1 e 4/1 tra pMOS e nMOS. Transcaratteristica, soglia logica, margini di rumore, corrente di corto circuito. Stima dei ritardi di propagazione. (SEBASTIANO STRANGIO)
42. [Lun 17/05/2021 13:30-15:30 \(2:0 h\)](#) lezione: Flip-flop di tipo D e D-edge triggered master-slave realizzati sfruttando la memorizzazione dinamica delle variabili sulla capacità di ingresso degli inverter, concetto di clock non-overlapping. Struttura interna del circuito integrato NE555. Utilizzo dell'NE555 per la realizzazione di un temporizzatore e calcolo del periodo di temporizzazione. Introduzione all'utilizzo dell'NE555 come multivibratore astabile. (MASSIMO PIOTTO)
43. [Mer 19/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Utilizzo dell'NE555 come multivibratore astabile e calcolo della frequenza di funzionamento. Multivibratore monostabile realizzato con porte logiche CMOS: Analisi del funzionamento, con particolare attenzione all'andamento dei diversi transistori; calcolo del periodo di temporizzazione. Introduzione al multivibratore astabile a porte logiche CMOS. (MASSIMO PIOTTO)
44. [Gio 20/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Multivibratore astabile a porte logiche: funzionamento e calcolo della frequenza di funzionamento. Oscillatore ad anello con inverter CMOS e calcolo della relativa frequenza di oscillazione. Architettura delle memorie e vantaggi della loro organizzazione matriciale. Struttura di una cella di memoria SRAM, procedimento di lettura e di scrittura della cella SRAM. Struttura della cella di memoria DRAM: procedimento di scrittura e lettura; calcolo della variazione di tensione sulla bit line durante la lettura. Struttura e funzionamento del sense amplifier, circuito per la precarica delle bit line, sequenza di segnali per la lettura di un bit. (MASSIMO PIOTTO)
45. [Ven 21/05/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Risoluzione di esercizi di tipologia "C" tratti dalle prove di esame. (MASSIMO PIOTTO)
46. [Lun 24/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Suddivisione delle bit line in una DRAM e concetto di dummy cell per effettuare una lettura differenziale tramite il sense amplifier. Struttura circuitale del



decoder per gli indirizzi e suo funzionamento, multiplexer per le bit line. LE ROM a diodi, problemi che comporterebbe la sostituzione dei diodi con elementi conduttori o resistivi, ROM a MOS, PROM a fusibili. Il transistor con floating gate utilizzato per la memorizzazione di un bit. Procedura per la scrittura e per la cancellazione di una cella di memoria EPROM, effetto di elettroni caldi e sua importanza per la scrittura di una cella. Il transistor FLOTOX, procedura per la scrittura e la cancellazione di un bit immagazzinato in un transistor FLOTOX, struttura di una memoria EEPROM che consente la scrittura e cancellazione di un singolo bit. (MASSIMO PIOTTO)

47. [Mer 26/05/2021 08:30-10:30 \(2:0 h\)](#) lezione: Introduzione ai convertitori digitali/analogici (D/A):caratteristica ingresso uscita ideale. Architetture dei convertitori D/A: circuito con resistori a pesi binari; circuito con rete di resistori a scala R-2R. Introduzione ai convertitori analogico/digitali (A/D):caratteristica ingresso uscita ideale; definizione e calcolo dell'errore di quantizzazione. Architetture dei convertitori analogico/digitali: convertitore a singola rampa, convertitore a doppia rampa, convertitore flash, convertitore flash a due step, convertitore ad approssimazioni successive (SAR). (MASSIMO PIOTTO)
48. [Gio 27/05/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Risoluzione di esercizi tratti dalle prove di esame. (MASSIMO PIOTTO)
49. [Ven 28/05/2021 08:30-10:30 \(2:0 h\)](#) esercitazione: Risoluzione di esercizi tratti dalle prove di esame. (MASSIMO PIOTTO)