
Esercizio 1

Si consideri un flip-flop D che è allo stesso tempo positive-edge-triggered e negative-edge-triggered, ovvero entra nella fase di campionamento sia in corrispondenza della transizione da 0 a 1 della variabile p, che in corrispondenza della transizione opposta di p da 1 a 0. Con riferimento ad una implementazione di tale flip-flop come coppia di reti campionatore-ritardatore, **descrivere** – completando opportunamente la tabella di flusso sotto riportata – e **sintetizzare** la rete campionatore sui fronti in salita e discesa.



Esercizio 2

Descrivere e sintetizzare l'unità **XXX** in modo che emetta, tramite l'uscita *out*, una sequenza di 0 e di 1, mantenendo ogni livello per un numero di cicli di clock pari al *numero* naturale *richiesto e fornito* dal Produttore durante l'emissione del livello precedente

NOTA: Il Produttore emette numeri così grandi ed è così veloce da concludere un nuovo handshake in un tempo inferiore al tempo di permanenza del livello logico presente su *out*

Suggerimento per inizio descrizione di XXX, con condizioni al reset iniziale

```
module XXX(soc,eoc,numero,out,clock,reset );
input
            clock, reset ;
input
            eoc;
output
            soc;
input [7:0] numero;
output
            out;
            SOC, OUT; assign soc=SOC; assign out=OUT;
reg
            DURATA ZERO, DURATA UNO;
reg [7:0]
reg [..:0] STAR; parameter S0=0, S1=1, ...;
always @(reset ==0) begin OUT<=0; DURATA ZERO<=8; ...; end
always @(posedge clock) if (reset ==1) #3
 casex (STAR)
  . . .
  . . .
  . . .
 endcase
```