Domande di Reti Logiche – compito del 30/01/2017



10

Nessuna delle precedenti

Barrare **una sola risposta** per ogni domanda

Il punteggio finale è -1 \times (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

Le porte elementari AND, OR, NAND, NOR ad <i>n</i> ingressi sono esenti da alee Del primo ordine Di qualunque ordine Nessuna delle precedenti	-24 ₇ è uguale a: □ 24 ₇ □ 11 ₇ □ Non si può fare □ Nessuna delle precedenti
In complemento alla radice su una cifra in base 10, la codifica BCD della cifra che rappresenta −2 è: □ 1010 □ 1000 □ 1110 □ Non esiste	Per far sì che un registro ad un bit assuma il valore 0 al reset, è necessario connettere: l'ingresso d a zero /preset a /reset, e /preclear ad 1 /preset a 1, e /preclear a /reset Nessuna delle precedenti
Si dato il numero intero a , e sia $A \equiv (a_{n-1}, a_{n-2},, a_1, a_0)_{\beta}$ la sua rappresentazione su n cifre in base β in complemento alla radice. La rete combinatoria che ritorna 1 se il numero non è riducibile richiede come ingressi le codifiche di: a_{n-1} a_{n-1} , a_{n-2} $Tutte$ le cifre Nessuna delle precedenti	Si considerino le tre istruzioni ADD \$operando, AL ADD indirizzo, AL ADD (DP), AL L'operando sorgente si trova: In memoria per tutte e tre le istruzioni In memoria solo per le ultime due istruzioni In memoria solo per la seconda delle istruzioni Nessuna delle precedenti
So S1 S0 S1 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	 Nessuna delle precedenti Si consideri l'interfaccia parallela con handshake gestibile sia a controllo di programma che ad interruzione di programma. Riguardo alla variabile di uscita <i>ir</i> e alla variabile interna all'interfaccia <i>fi</i> si può dire che: Il valore di <i>ir</i> non dipende dal valore di <i>fi</i> Sono la stessa variabile, chiamata con due nomi diversi <i>ir</i> è generata da una porta AND in cui entra anche <i>fi</i> Nessuna delle precedenti
detto T_a il tempo di attraversamento della rete combinatoria RCa che riceve gli ingressi e T_{mark} il tempo di marcatura, il vincolo di pilotaggio degli ingressi sarà: $\begin{array}{ccc} & t \geq T_a + \left(T_{mark} + T_a\right) \\ & & \text{t} \geq \mathbf{T_a} + 2 \times \left(\mathbf{T_{mark}} + \mathbf{T_a}\right) \end{array}$	Si consideri un processore con meccanismo di protezione sistema/utente, e che stia operando in modo utente. Quando accetta una richiesta di interruzione, l'esecuzione di un sottoprogramma di servizio di una interruzione inizia con il processore operante:
	 Ancora in modo utente Comunque in modo sistema Il modo che dipende dal sottoprogramma Nessuna delle precedenti
<pre>[] S0: begin WAIT<=???; STAR<=S1; end S1: begin WAIT<=WAIT-1;</pre>	
Dato il pezzo di descrizione riportato sopra, quale valore va sostituito a ??? in S0 perché la rete resti in S1 per 9 cicli di clock? 8 9	

1	Domande di Reti Logiche	e – compito de	el 30/01/2017	
Cognome e r	nome:			
Cognome e r	tricola:			
•	Consegna:			

Domande di Reti Logiche - compito del 30/01/2017



9

Nessuna delle precedenti

□ 10

Barrare **una sola risposta** per domanda

Il punteggio finale è -1 \times (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

Le porte elementari AND, OR, NAND, NOR ad <i>n</i> ingressi sono affette da alee Del primo ordine Del secondo ordine Nessuna delle precedenti	-24 ₈ è uguale a: □ 24 ₈ □ 11 ₈ □ Non si può fare □ Nessuna delle precedenti
In complemento alla radice su una cifra in base 10, la codifica BCD della cifra che rappresenta –4 è: □ 1010 □ 1000 □ 1110 □ Nessuna delle precedenti	Per far sì che un registro ad un bit assuma il valore 1 al reset, è necessario connettere: l'ingresso d a zero preset a /reset, e /preclear ad 1 preset a 1, e /preclear a /reset Nessuna delle precedenti
Si dato il numero intero a , e sia $A \equiv (a_{n-1}, a_{n-2},, a_1, a_0)_{\beta}$ la sua rappresentazione su n cifre in base β in complemento alla radice. La rete combinatoria che ritorna 1 se il numero non è riducibile richiede come ingressi le codifiche di: a_{n-1} a_{n-1} a_{n-1} , a_{n-2} $tutte le cifre$ Nessuna delle precedenti	Si considerino le tre istruzioni ADD \$operando, AL ADD indirizzo, AL ADD (DP), AL L'operando sorgente si trova: In memoria per tutte e tre le istruzioni In memoria solo per le ultime due istruzioni In memoria solo per la seconda delle istruzioni Nessuna delle precedenti
x_1x_0 x	Si consideri l'interfaccia parallela con handshake gestibile sia a controllo di programma che ad interruzione di programma. Riguardo alla variabile di uscita <i>ir</i> e alla variabile interna all'interfaccia <i>fi</i> si può dire che: Il valore di <i>ir</i> non dipende dal valore di <i>fi</i> Sono la stessa variabile, chiamata con due nomi diversi <i>ir</i> è generata da una porta AND in cui entra anche <i>fi</i> Nessuna delle precedenti Si consideri un processore con meccanismo di protezione sistema/utente, e che stia operando in modo utente. Quando accetta una richiesta di interruzione, l'esecuzione di un sottoprogramma di servizio di una interruzione inizia con il processore operante: Ancora in modo utente Comunque in modo sistema Il modo che dipende dal sottoprogramma Nessuna delle precedenti
S2: [] Dato il pezzo di descrizione riportato sopra, quale valore va sostituito a ??? in S0 perché la rete resti in S1 per 10 cicli di clock? 8	

Do	omande di Reti Logiche	– compito del	30/01/2017	
Cognome e no	me:			-
Matr	icola:			
	Consegna:		No	

Domande di Reti Logiche - compito del 30/01/2017



Barrare **una sola risposta** per domanda

Il punteggio finale è $-1 \times$ (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

Si considerino le tre istruzioni	Si dato il numero intero a , e sia $A \equiv (a_{n-1}, a_{n-2},, a_1, a_0)_{\beta}$
ADD \$operando,AL	la sua rappresentazione su n cifre in base β in complemento
ADD indirizzo,AL	alla radice. La rete combinatoria che ritorna 1 se il numero
ADD (DP),AL	non è riducibile richiede come ingressi le codifiche di:
L'operando sorgente si trova:	☐ Tutte le cifre
☐ In memoria solo per le ultime due istruzioni	\Box a_{n-1}, a_{n-2}
☐ In memoria solo per la seconda delle istruzioni	$\Box a_{n\text{-}1}$
☐ In memoria per tutte e tre le istruzioni	☐ Nessuna delle precedenti
□ Nessuna delle precedenti	
	X ₁ X ₀
Per far sì che un registro ad un bit assuma il valore 0 al re-	00 01 11 10 2
set, è necessario connettere:	$\mathfrak{so} \mid (\mathfrak{so}) \mid \mathfrak{sl} \mid (\mathfrak{so}) \mid (\mathfrak{so}) \mid \mathfrak{o}$
□ /preset a 1, e /preclear a /reset	
□ /preset a /reset, e /preclear ad 1	s1 S0 S1 S2 0
☐ l'ingresso d a zero	
□ Nessuna delle precedenti	
r	S2 S1 S2 SO 1
reg [3:0] WAIT;	Dopo aver completato in maniera corretta la sintesi della
[]	rete sequenziale asincrona descritta dalla tabella di figura,
S0: begin WAIT<=???; STAR<=S1; end	detto T_a il tempo di attraversamento della rete combinatoria
S1: begin WAIT<=WAIT-1;	RCa che riceve gli ingressi e T_{mark} il tempo di marcatura, il
STAR<=(WAIT==0)?S2:S1; end	vincolo di pilotaggio degli ingressi sarà:
S2: []	$\Box \qquad t \geq 2 \cdot T_a$
Dato il pezzo di descrizione riportato sopra, quale valore va	$\Box \qquad t \geq T_{a} + 2 \times (T_{\text{mark}} + T_{a})$
sostituito a ??? in S0 perché la rete resti in S1 per 9 cicli di	
clock?	$\Box \qquad t \ge T_a + \left(T_{mark} + T_a\right)$
	□ Nessuna delle precedenti
□ 9	
□ 8	-24 ₇ è uguale a:
□ Nessuna delle precedenti	□ Non si può fare
Trossum delle precedenti	\square 24 ₇
Le porte elementari AND, OR, NAND, NOR ad <i>n</i> ingressi	
sono esenti da alee	□ Nessuna delle precedenti
☐ Di qualunque ordine	
□ Del primo ordine	Si consideri l'interfaccia parallela con handshake gestibile
□ Nessuna delle precedenti	sia a controllo di programma che ad interruzione di pro-
1	gramma. Riguardo alla variabile di uscita <i>ir</i> e alla variabile interna all'interfaccia <i>fi</i> si può dire che:
Si consideri un processore con meccanismo di protezione	· · ·
sistema/utente, e che stia operando in modo utente. Quando	Sono la stessa variabile, chiamata con due nomi diversi
accetta una richiesta di interruzione, l'esecuzione di un sot-	☐ <i>ir</i> è generata da una porta AND in cui entra anche <i>fi</i>
toprogramma di servizio di una interruzione inizia con il	\Box Il valore di <i>ir</i> non dipende dal valore di <i>fi</i>
processore operante:	□ Nessuna delle precedenti
☐ Il modo che dipende dal sottoprogramma	
☐ Ancora in modo utente	
□ Comunque in modo sistema	
□ Nessuna delle precedenti	
T 1	
In complemento alla radice su una cifra in base 10, la codi-	
fica BCD della cifra che rappresenta –2 è:	
□ 1000 □ 1110	
☐ 1110 ☐ 1010	
□ 1010 □ N	
□ Non esiste	

D	omande di Reti Logiche	e – compito	del 30/01/2017
Cognome e no	ome:		
Mat	ricola:		
	Consegna:	Sì	No

Domande di Reti Logiche - compito del 30/01/2017



Barrare una sola risposta per domanda

Il punteggio finale è -1 × (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

\ X₁X₀					
	00	01	11	10	Z
S0	SO	S1	SO	SO	0
S1.	SO	S1	S2		0
S2		S1	S2	SO	1

Dopo aver completato in maniera corretta la sintesi della rete sequenziale asincrona descritta dalla tabella di figura, detto T_a il tempo di attraversamento della rete combinatoria RCa che riceve gli ingressi e T_{mark} il tempo di marcatura, il vincolo di pilotaggio degli ingressi sarà:

- $t \geq T_a + 2 \times \left(T_{mark} + T_a\right)$ $t \ge 2 \cdot T_a$ $t \ge T_a + \left(T_{mark} + T_a\right)$
- Nessuna delle precedenti

Le porte elementari AND, OR, NAND, NOR ad *n* ingressi sono affette da alee

- Del secondo ordine Del primo ordine
- Nessuna delle precedenti

Si consideri l'interfaccia parallela con handshake gestibile sia a controllo di programma che ad interruzione di programma. Riguardo alla variabile di uscita ir e alla variabile interna all'interfaccia fi si può dire che:

ir è generata da una porta AND in cui entra anche fi
Sono la stessa variabile, chiamata con due nomi diversi
Il valore di <i>ir</i> non dipende dal valore di <i>fi</i>
Nessuna delle precedenti

reg	[3:0]	WAIT;
[]		
S0:	begin	WAIT<=???; STAR<=S1; end
S1:	begin	WAIT<=WAIT-1;
		STAR<=(WAIT==0)?S2:S1; end
S2:	[]	

Dato il pezzo di descrizione riportato sopra, quale valore va sostituito a ??? in S0 perché la rete resti in S1 per 10 cicli di clock?

10 9 Nessuna delle precedenti

Per far sì che un registro ad un bit assuma il valore 1 al reset, è necessario connettere:

1

/preset a /reset, e /preclear ad
/preset a 1, e /preclear a /reset
l'ingresso d a zero
Nessuna delle precedenti

Si considerino le tre istruzioni

ADD \$operando,AL ADD indirizzo, AL ADD (DP),AL L'operando sorgente si trova:

In memoria solo per le ultime due istruzioni

In memoria solo per la seconda delle istruzioni

In memoria per tutte e tre le istruzioni

Nessuna delle precedenti

Si consideri un processore con meccanismo di protezione sistema/utente, e che stia operando in modo utente. Quando accetta una richiesta di interruzione, l'esecuzione di un sottoprogramma di servizio di una interruzione inizia con il processore operante:

Pro	processore operance.			
	Il modo che dipende dal sottoprogramma			
	Ancora in modo utente			
	Comunque in modo sistema			
	Nessuna delle precedenti			

In complemento alla radice su una cifra in base 10, la codifica BCD della cifra che rappresenta -4 è:

1110 1010 1000 Nessuna delle precedenti

Si dato il numero intero a, e sia $A = (a_{n-1}, a_{n-2}, ..., a_1, a_0)_{\beta}$ la sua rappresentazione su n cifre in base β in complemento alla radice. La rete combinatoria che ritorna 1 se il numero non è riducibile richiede come ingressi le codifiche di:

	Tutte le cifre
	a_{n-1}, a_{n-2}
	a_{n-1}
	Nessuna delle precedenti
-24	₈ è uguale a:
	Non si può fare
	11 8
	24 8
	Nessuna delle precedenti

A	Domande di Reti Logiche – compito del 30/01/2017				
	Cognome e nome:				_
		Matricola:			
		Consegna:	Sì	No	
-					