Esercizio 1

La figura rappresenta un circuito di *estensione di campo* per interi rappresentati <u>in traslazione</u> in una base generica β (pari).


- 1) Trovare la relazione algebrica che lega l'uscita all'ingresso.
- 2) Sintetizzare il circuito che esegue l'operazione di estensione, inserendo meno logica possibile, in base generica β .
- 3) Sintetizzare lo stesso circuito in base 2. Il circuito risultante ha complessità nulla?



Esercizio 2

L'Unità XXX è, grazie alla presenza dell'amplificatore del segnale /mw, un programmatore di EPROM capace quindi di scrivere nella EPROM.

L'Unità riceve da un trasmettitore seriale, secondo lo standard START/STOP, trame con 18 bit utili e utilizza ognuna di esse per una operazione di scrittura nella EPROM.



- 1) Specificare i collegamenti indicati *come da completare* e indicare preliminarmente come verranno usati (nella descrizione Verilog di *XXX*) i 18 bit utili delle trame.
- 2) Descrivere in Verilog l'Unità XXX supponendo che:
 - Il suo clock abbia **un periodo 8 volte inferiore** al tempo di bit della comunicazione seriale asincrona START/STOP
 - Un ciclo di scrittura nella EPROM sia del tutto simile ad un ciclo di scrittura in una RAM
 - L'intervallo tra l'arrivo di due trame successive sia talmente lungo da non creare problemi di nessun tipo.
- 3) Sintetizzare la (sola) porzione della Parte Operativa relativa al registro BUFFER in cui vengono raccolti i 18 bit utili delle trame.