

DOMANDE FATTE ALL'ORALE DI CALCOLATORI (ALCUNE FORSE SONO ANCHE RIPORTATE MALE)

Problemi che si hanno tra il bus mastering e la cache, come risolverli via hardware e via software, e altri dettagli su queste cose

Come si implementa una finestra di memoria fisica, dove la memoria fisica era costituita da 8 frame (senza bit PS) nei quali dovevano risiedere anche le tabelle

Tlb e i bit che vengono memorizzati in esso + problematiche legate ad essi

Attivazione processo, che strutture servono, come vengono inizializzate e perché

Cosa fa la carica_stato, qualcosa sul codice ecc

Codice di un handler e perché siamo sicuri che si riparta sempre dalla fine del ciclo infinito del processo esterno e mai da metà

TLB, descrittore di lv 1 e uso del bit D nella routine di PF

Traduzione dell'indirizzo 4096 da virtuale a fisico avendo a disposizione una memoria con 8 frame liberi

Esecuzione speculativa e out of order con disegni

Apic, annidamento delle interruzioni, quando un'interruzione non viene vista (quando ne arrivano 3 non gestite dal timer)

Finestra di memoria fisica e la traduzione da indirizzo virtuale a fisico

Trasforma (non il codice), quando e perché viene utilizzata e quando il buffer deve essere rimpiazzabile o meno

carica_stato e anche la domanda in cui una tabella di livello 4 punta a se stessa

Dma quando ne abbiamo bisogno

Che problemi dà? I problemi sono software

Che cos'è il dma?

Che problemi dà la mmu attiva mentre è in atto un trasferimento di una periferica?

Funzionamento cache

A cosa serve il tlb e come funziona?

Cosa fa la mmu con i bit R/W nell'albero di traduzione. Quando li controlla e perché?

Significato dei vari bit memorizzati nel tlb.

Perché vogliamo che la cache sia disabilitata per gli indirizzi che corrispondono ai registri delle periferiche?

Schema generale CPU, cache, periferiche

Esempio di una periferica e che succede di male se la cache non è disabilitata per gli indirizzi di quei registri della periferica. Esempio di tastiera, come faccio a leggere un dato da una tastiera e perché la cache deve essere disabilitata in questo caso.

Come la mmu traduce gli indirizzi

Con questo meccanismo posso tradurre qualunque indirizzo virtuale in indirizzo fisico?

Dato un esempio di indirizzo virtuale e fisico con offset diverso, dire se sia possibile una traduzione del genere. La risposta è no

A cosa può servire avere il bit U/S in ogni tabella? Ci sono 2 motivi. Per un discorso di velocità, almeno mi fermo quando esempio sono utente e il bit richiede sistema, oppure se nel caso ci fosse un solo processo non servirebbe avere il bit U/S in ogni tabella, perché?

Che cos'è la finestra di memoria

Come fa l'apic a gestire le interruzione annidate?

È possibile che si perdano interruzioni? Se sì quando? Ad esempio col timer c'è la possibilità di perdere un'interruzione se...?

Come gestire più richieste sullo stesso piedino apic

Cache a cosa serve e come funziona

Perché se si usa la cache siamo più veloci

Nella cache associativa a insiem, si pone il problema di quale via rimpiazzare quando c'è una miss. Come si fa? Si rimpiazza quella non più usata da più tempo LRU

Con 4 vie ci vogliono quanti bit? Dipende dalla politica approssimante

La politica pseudo LRU va sempre bene?

Spiegare cos'è lo spazio di configurazione del bus PCI

A cosa servono i bar

Chi è che inizializza la configurazione delle periferiche? Il S.O

Perché le periferiche non arrivano già con gli indirizzi già scelti? Perché ce li deve scrivere il sistema?

È possibile avere la stessa periferica al solito indirizzo? No. Se una periferica scegliesse gli indirizzi, ci potrebbero essere più periferiche al solito indirizzo

Come facciamo ad accedere via software allo spazio di configurazione delle periferiche? Col ponte ospite PCI, spiegare come

Che coordinate bisogna dargli? Bisogna dargli il bus, numero periferica, numero dispositivo e il numero della funzione implementata da quel dispositivo

Nella tabella di livello 4, in un offset ci scrivo l'indirizzo della tabella 4 stessa nel campo f, che succede? Leggo la tabella di livello 1 e mi fermo

Come posso fare per fermarmi invece alla tabella di livello 2?

Come si crea un processo? Quali sono le strutture da inizializzare?

Perché punt_nucleo punta alla base?

Come si passa il parametro a alla activate_p?

Chi è che usa punt_nucleo? Il processore quando passa da utente a sistema

Cosa comporta iopl sistema?

IoPl non controlla solo le operazioni di I/O ma anche altre operazioni tipo CLI STI quindi se dessimo IOPL utente a qualcuno gli daremmo la possibilità di disabilitare le interruzioni

Cosa c'è nel descrittore di pagina fisica?

A cosa serve ogni campo

Sapere perché si fa la Union mi sembra

Spiegare a cosa serve un processo esterno e spiegare funzionamento e perché si usa

Perché si usa l'handler e non il driver?

Parlare della read_n (anche codice)

Perché ci sono 2 if

Quali sono le istruzioni dipendenti

Quali sono i sorgenti e quali sono i destinatari

Quali sono le dipendenze sui dati e sui nomi

Com'è fatto un handler e cosa deve fare

Quando parte l'handler

Perché sono sicuro che la seconda volta riparte da wfi?(mi sembra di aver capito)

Cosa fa la wfi rispetto al processo esterno?

Priorità > e non >= apic