# [Gamma] Test Reti logiche - Terzo appello 2021

#### • Reti combinatorie

Il risultato della classificazione degli implicanti principali di una mappa di Karnaugh (priva di non specificati) è che: 1 è essenziale, 2 sono assolutamente eliminabili, 3 sono semplicemente eliminabili. La classificazione è errata perché

- 1. il numero di impllicanti S.E. non può essere dispari
- 2. non è possibile che ci sia un solo implicante essenziale
- 3. nessuna delle altre risposte è corretta
- 4. non è possibile che ci siano implicanti A.E. se c'è un solo implicante essenziale

# • Assembler

Il registro ESP va inizializzato con l'indirizzo

- 1. dell'ultima locazione di memoria riservata per lo stack
- $2.\ della$ prima locazione di memoria riservata per lo stack
- 3. della prima locazione di memoria successiva all'ultima riservata per lo stack
- 4. Nessuna delle altre risposte è corretta

## • Reti sequenziali sincronizzate

Se due reti di Mealy ritardato hanno lo stesso clock (correttamente dimensionato per ciascuna), possono essere montate in cascata in modo che l'uscita della prima fornisca l'ingresso alla seconda

- 1. vero
- 2. nessuna della altre risposte è corretta
- 3. falso, perché si possono creare anelli combinatori
- 4. falso, perché il clock potrebbe essere troppo veloce

## • Aritmetica

un comparatore per numeri interi su N cifre in base beta (diversa da due) si fa con

- 1. un sottrattore ad N+1 cifre
- 2. un sottrattore ad N cifre
- 3. nessuna delle altre risposte è corretta
- 4. un sottrattore ad N+1 cifre ed un circuito di riduzione di campo

### • Assembler

Si supponga che, nel frammento di codice scritto sotto, AL e BL contengano numeri naturali. Si intende saltare se il numero in BL è maggiore di quello in AL. Il codice:

CMP %AL, %BL JG dopo

- 1. Esegue l'azione corretta se il contenuto di AL e BL è rappresentabile su 7 bit
- 2. Esegue sempre l'azione corretta
- 3. Nessuna delle altre risposte è corretta
- 4. Esegue sempre l'azione sbagliata
- Architettura La fase di esecuzione delle istruzioni 1) ADD \$operando, %AL, e 2) ADD indirizzo, %AH è
  - 1. differente
  - 2. non è possibile stabilirlo
  - 3. identica

#### • Aritmetica

La divisione intera è fattibile se e solo se è fattibile quella tra i valori assoluti di dividendo e divisore

- 1. Falso: se è fattibile quella tra i moduli è fattibile quella tra gli interi, ma non viceversa
- 2. Vero
- 3. Falso: se è fattibile quella intera è fattibile quella fra i moduli, ma non viceversa
- 4. nessuna delle altre risposte è corretta

### • Architettura

Nel calcolatore visto a lezione, durante il ciclo di lettura in memoria, l'ingresso /s si stabilizza

- 1. prima degli indirizzi
- 2. Nessuna delle altre risposte è corretta
- 3. contemporaneamente agli indirizzi
- 4. dopo gli indirizzi

# • Reti Sequenziali Sincronizzate

Ho un generatore di clock con un periodo T. Ho necessità di generare un clock di periodo 8T da dare in ingresso ad una rete sequenziale sincronizzata. Per generare tale clock posso usare

- 1. Un circuito formatore di impulsi
- 2. Una particolare uscita di un contatore in base 2 a 4 cifre
- 3. Una rete combinatoria a due livelli di logica
- 4. Nessuna delle altre risposte è corretta

#### • Assembler

Le istruzioni SAL e SHL

- 1. Nessuna delle altre risposte è corretta
- 2. danno lo stesso risultato
- 3. danno lo stesso risultato solo se si interpreta l'operando come un numero naturale
- 4. danno lo stesso risultato solo se si interpreta l'operando come un numero intero