Orali Reti logiche - A.A. 2020-2021

1 Sessione invernale

1.1 Primo appello

- 1. Struttura di un D flip-flop partendo da un D latch. Temporizzazioni, significato di rete trasparente, montaggio master-slave.
- 2. Fase di esecuzione di Jcond.
- 3. Interfaccia seriale: visione funzionale, struttura interna, descrizione del trasmettitore
- 4. Sintesi porte NAND di una mappa di Karnaugh.

		X_3X_2					
		00	01	11	10		
X_1X_0	00	1	0	1	-		
	01	0	0	1	1		
	11	1	-	0	-		
	10	-	0	0	1		

5. Ipotesi preliminari e condizioni di fattibilità della divisione intera in qualunque base. Disegno del circuito

1.2 Secondo appello

- 1. Sintetizzare la rete che converte un numero naturale da base 2 a base 10. Si supponga che il numero da convertire sia minore di 256.
- 2. Fase di fetch dell'istruzione:

MOVB \$operando, %AL

- 3. Conversione analogico-digitale: principi di funzionamento ed errori. Schema del convertitore A/D visto a lezione e dell'interfaccia di conversione A/D. Sottoprogramma per l'ingresso di un valore dall'interfaccia di conversione A/D.
- 4. Procedimento per individuare forma canonica SP, mintermine, implicante, implicante principale, IP essenziale, IP assolutamente eliminabile.

5. Memoria RAM statica: schema, temporizzazione dei cicli di lettura e di scrittura. Connessione al bus del calcolatore visto a lezione di due moduli di RAM 64kx4 bit, in modo che implementino le celle di memoria a partire dall'indirizzo 'H120000.

1.3 Terzo appello

- Disegnare la struttura interna del full adder
 - Sintetizzare un circuito sottrattore a due cifre in base 2 utilizzando un full-adder e una cifra, completo dell'uscita di overflow.
 - Rappresentare le uscite quando gli ingressi sono $b_{in}=0, X=10, Y=01$
- 2. Contatore espandibile ad una cifra in base 3. Sintetizzare fino alla ottimizzazione della parte combinatoria. Cosa conta il contatore?
- 3. Dato il processore visto a lezione, scrivere la fase di fetch di un nuovo formato di istruzioni (si assuma che esista un terna di bit utilizzabile per indicare un nuovo formato). Le istruzioni sono del tipo

```
OPCODE $byte, indirizzo
```

- 4. Realizzare un flip-flop D-positive-edge triggered partendo da un flip-flop JK.
- 5. Sintetizzare l'unità XXX disegnando i circuiti della parte operativa e della parte controllo¹. Riempire il diagramma temporale che ne mostra l'evoluzione²

```
module XXX(clock, reset_);
input clock, reset_;
reg A,B, STAR;
parameter S0 = 0, S1 = 1;

always @(reset_ == 0) begin A <= 0; B <= 0, STAR <= S0; end
always @(posedge clock) if(reset_ == 1) #3
    casex(STAR)
    S0: begin A <= B+1; B <= A; STAR <= (A==1)? S1: S0; end
    S1: begin B <= A; STAR <= (B == 0) ? S1 : S0; end
    endcase
endmodule</pre>
```

¹Specifico che è stato un po' ambiguo, voleva anche Verilog.

²Ci ha dato una foto di esempio di diagramma, lo schema era simile a quello dei pdf di Corsini

2 Orale straordinario di marzo

- 1. Descrivere i formatori di impulsi e i circuiti di ritardo.
- 2. Sintetizzare un moltiplicatore con addizione per naturali 4×2 cifre in base 2, scomponendolo fino al livello di sommatori ed altre reti elementari. Evidenziare i valori che compaiono su tutti i fili quando gli ingressi sono

$$X = 1000, Y = 11, C = 0000$$

- 3. Descrizione del riconoscitore di sequenze 11,00,10 come rete di Mealy.
- 4. Fase di esecuzione dell'istruzione

5. Sintetizzare la seguente porzione di RSS

```
reg A,B;
always @(reset_) begin A <= 0; B <= 1; end
always @(posedge clock) if(reset_ == 1) #3
...</pre>
```

3 Sessione estiva

3.1 Primo appello

- 1. Disegnare la struttura interna di un divisore elementare per naturali in base 2.
 - Disegnare il circuito completo per la divisione di un numero naturale a 5 cifre per un numero a 3 cifre in base 2, scomponendolo in blocchi elementari.
 - Rappresentare ingressi e uscite di ogni elemento della rete di cui al punto precedente quando

$$X = 10000, Y = 100$$

2. Sintesi a costo minimo e a porte NOR

		X_3X_2					
		00	01	11	10		
X_1X_0	00	1	0	0	-		
	01	-	1	0	-		
	11	-	1	-	0		
	10	-	1	0	1		

- 3. Il registro MJR:
 - Utilizzi nelle reti microprogrammate
 - Schema di una parte controllo di una RSS che utilizza MJR

```
4. CALL subprog <----- PUSH %EIP JMP subprog
```

La CALL può essere sostituita dalla coppia di istruzioni a destra? Se sì, perchè? Se no, perchè?

5. Interfaccia seriale start/stop. Visione funzionale e struttura interna a blocchi. Scrivere un pezzo di software che legge un dato dall'interfaccia seriale, che complementa i bit e glielo rimanda. Si assuma che l'indirizzo base dell'interfaccia sia 0x1230.

3.2 Secondo appello

- 1. \bullet Dato un naturale X ad n cifre in base 2, realizzare un circuito che lo moltiplica per undici.
 - ullet Usando il circuito precedente, realizzare un circuito che moltiplica X per 120
- 2. Descrivere una rete di Moore con un ingresso ed un'uscita che riconosce sequenze di stati di ingresso (non interlacciate³) 1,0,0,1,1
- 3. Sintetizzare, disegnando la porzione di circuito, la seguente parte di descrizione di una rete sequenziale sincronizzata:

```
reg A, B;
...
always @(reset_ == 0) begin A <= 0; B <= 1; end
always @(posedge clock) if (reset_ == 1) #3</pre>
```

- 4. Forma canonica di una funzione booleana ad N variabili di ingresso: descrivere cosa è e come si trova.
- 5. Interfaccia di conversione A/D:
 - (a) visione funzionale con i registri dell'interfaccia;
 - (b) gestione software dell'interfaccia stessa;
 - (c) relazione fra la tensione di ingresso V del convertitore A/D interno all'interfaccia e il campione di uscita x prodotto dal convertitore indicando per punti le cause degli errori di conversione.

i.

ii.

iii.

 $^{^3}$ Con "non interlacciate" si intende che l'ultimo 1 di una sequenza non può essere anche il primo 1 della sequenza successiva.