## ELETTRONICA DIGITALE

Corso di Laurea in Ingegneria Informatica

Prova scritta del 20 luglio 2017

## Esercizio A

$R_1 = 50 \Omega$	$R_{11} = 500 \Omega$	V	V
$R_2 = 8 \text{ k}\Omega$	$R_{12} = 10 \text{ k}\Omega$	V <sub>cc</sub>	$\bigvee_{cc} \bigwedge_{R} C_{3} \bigvee_{cc} \bigwedge_{C} \bigvee_{cc} \bigvee_{$
$R_3 = 10 \text{ k}\Omega$	$R_{13} = 1.5 \text{ k}\Omega$	$R_4$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
$R_4 = 20 \text{ k}\Omega$	$C_1 = 1 \mu F$		
$R_5 = 8 \text{ k}\Omega$	$C_2 = 8.2 \text{ nF}$		$\begin{array}{cccccccccccccccccccccccccccccccccccc$
$R_7 = 500 \Omega$	$C_3 = 5.6 \text{ nF}$	$C_1 \stackrel{\downarrow}{+} R_3 \stackrel{\downarrow}{>} $	
$R_8 = 24 \text{ k}\Omega$	$C_4 = 100 \text{ nF}$		$\left\{ R_{2} \right\}$
$R_9 = 6 \text{ k}\Omega$	$V_{CC} = 18 \text{ V}$	пп	
$R_{10} = 4 \text{ k}\Omega$			n m

 $Q_1$  e  $Q_2$  sono transistori MOS a canale n resistivi, con la corrente di drain in saturazione data da  $I_D=k(V_{GS}-V_T)^2$  con k=0.5 mA/V<sup>2</sup> e  $V_T=1$  V;

Con riferimento al circuito in figura:

- 1) Calcolare il valore della resistenza  $R_6$  in modo che, in condizioni di riposo, la tensione sul drain di  $Q_2$  sia 10 V. Determinare, inoltre, il punto di riposo dei due transistori e verificarne la saturazione. (R:  $R_6$  = 7500  $\Omega$ )
- 2) Determinare l'espressione e il valore di  $V_U/V_i$  alle frequenze per le quali  $C_1$ ,  $C_2$ ,  $C_3$  e  $C_4$  possono essere considerati dei corto circuiti. (R:  $V_U/V_i = -3.77$ )
- 3) (<u>Solo per 12 CFU</u>) Determinare la funzione di trasferimento  $V_U/V_i$  e tracciarne il diagramma di Bode quotato asintotico del modulo. (R:  $f_{z1}=f_{p1}$ ;  $f_{z2}=0$  Hz;  $f_{p2}=20672$  Hz;  $f_{z3}=3789$  Hz;  $f_{p3}=5926$  Hz;  $f_{z4}=0$  Hz;  $f_{p4}=110$  Hz)

## Esercizio B


Progettare una porta logica in tecnologia CMOS, utilizzando la tecnica della pull-up network e della pull-down network, che implementi la funzione logica:

$$Y = \overline{AD} \left( \overline{B} C + \overline{C} \overline{E} \right) + C \left( A \overline{B} + \overline{A} \overline{E} \right) + \overline{B} D$$

Determinare il numero dei transistori necessari e disegnarne lo schema completo. Dimensionare inoltre il rapporto (W/L) di tutti i transistori, assumendo, per l'inverter di base, W/L pari a 2 per il MOS a canale n e pari a 5 per quello a canale p. Si specifichino i dettagli della procedura di dimensionamento dei transistori.

## Esercizio C

$R_1 = 200 \Omega$	$R_5 = 24.16 \text{ k}\Omega$
$R_2 = 5 \text{ k}\Omega$	$R_6 = 1 \text{ k}\Omega$
$R_3 = 50 \Omega$	C = 940 pF
$R_4=800~\Omega$	$V_{CC} = 6 V$



Il circuito IC<sub>1</sub> è un NE555 alimentato a  $V_{CC} = 6V$ ,  $Q_1$  ha una  $R_{on} = 0$  e  $V_T = 1V$  e  $Q_2$  una  $R_{on} = 0$  e  $V_T = -1V$ , gli inverter sono ideali. Determinare la frequenza del segnale di uscita del multivibratore in figura. (R: f = 242027 Hz)