Domande di Reti Logiche – compito del 07/06/2018



Barrare una sola risposta per ogni domanda

Il punteggio finale è -1 × (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

Una tabella di verità che può essere sintetizzata in for-
ma SP a due livelli di logica può anche essere sintetiz-
zata a due livelli di logica in forma PS

П	Verd

Falso

□ Non si può dire

$$(a+b)\cdot(\overline{c}+\overline{d}) = a\cdot\overline{c} + b\cdot\overline{c} + a\cdot\overline{d} + b\cdot\overline{d}$$

□ Vero

□ Falso

☐ Non si può dire


Dati due generici numeri a (intero) ed m (naturale),

$$\left|-a\right|_{m}=-\left|a\right|_{m}$$
:

□ Vero

□ Falso

☐ Nessuna delle precedenti



La rete soprastante produce in uscita la somma di quattro numeri interi su n bit. Affinché il risultato sia sempre rappresentabile, l'uscita deve stare <u>come minimo</u> su:

 \square *n*+3 cifre

 \square n+2 cifre

 \square n+1 cifre

☐ Nessuna delle precedenti

Sia A un qualunque numero naturale rappresentabile su 2n cifre in base β . Per rappresentare il numero naturale $B = \lfloor \sqrt{A} \rfloor$ (i.e., la radice quadrata *positiva* di A, approssimata all'intero inferiore) sono indispensabili almeno:

 \square 2*n*-1 cifre

 \Box $\sqrt{2n}$ cifre

 \square *n* cifre

☐ Nessuna delle precedenti

È possibile riconoscere con una rete sequenziale asin-
crona la sequenza di stati di ingresso 00, 01, 00, 10

No, perché ci sono due stati di ingresso identici

□ No, perché è troppo lunga

□ No, perché si creano alee in uscita

☐ Nessuna delle precedenti

L'istruzione STI:

☐ Abilita un'interfaccia a mandare segnali di interruzione al controllore

☐ Abilita il controllore ad inviare al processore segnali di interruzione tramite il piedino intr

☐ Abilita il processore a gestire le richieste di interruzione

☐ Nessuna delle precedenti

Dato un sistema di elaborazione con un bus a 16 fili di indirizzo a15_a0 su cui si vuole montare una EPROM da 2Kbyte a partire dall'indirizzo 'H5800, la maschera che genera /s riceve in ingresso tutti e soli:

a15_a0

□ a15_a11

□ a10_a0

☐ Nessuna delle precedenti

Si consideri una interfaccia di uscita gestita a interruzione di programma e il bit FO del registro di stato di tale interfaccia:

☐ E' indispensabile che il processore testi FO via

☐ E' opportuno che il processore testi FO via soft-

☐ E' del tutto inutile che il processore testi FO via software

☐ Nessuna delle precedenti

Sia T il periodo del clock. Nel descrivere la fase di accesso in lettura alla memoria di un processore, è necessario e sufficiente un solo stato di wait:

□ Sempre

 $\ \square$ Se il tempo di accesso della memoria è pari a T/2

☐ Se il tempo di accesso della memoria è pari a 5T/2

☐ Nessuna delle precedenti