Orali Reti logiche - A.A. 2021-2022

1 Sessione invernale

1.1 Primo appello

1. Sintesi a costo minimo in forma PS della legge z descritta dalla seguente mappa di Karnaugh

		X_3X_2			
		00	01	11	10
X_1X_0	00	1	0	-	0
	01	-	1	0	0
	11	-	1	0	-
	10	1	1	-	-

- 2. Dimostrare che $\forall k \geq 0, |10^k|_3 = 1$
- 3. Un flip-flop T (Toggle) è una RSS con ingresso T ed un'uscita Q che all'arrivo del clock si comporta come segue:
 - $\bullet \ \mbox{se} \ T=0,\, Q$ conserva
 - se T=1, Q commuta

Sintetizzare un FFT partendo da un FF D-positive edge triggered.

- 4. Schema di una parte controllo di una rete che utilizza il registro MJR.
- 5. Si supponga di estendere l'Assembler del processore visto a lezione ammettendo un'istruzione del tipo

ADD \$numero, indirizzo

dove entrambi gli operandi occupano un byte. Supponendo che alla fine della fase di fetch il registro SOURCE contenga *\$numero* e DEST_ADDR *indirizzo* scrivere la fase di esecuzione dell'istruzione.