


☐ Nessuna delle precedenti

### Barrare **una sola risposta** per ogni domanda

Il punteggio finale è -1  $\times$  (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

	X <sub>1</sub> X <sub>0</sub> 00 01 50 S0 S1 51 S0 S1 52 S1	\$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$	z 0 0	Per far sì che un Latch SR abbia l'uscita q a zero al reset asincrono si collega:  /preset a /reset , /preclear a 1 /preclear a /reset , /preset a 1 /preset a /reset , /preclear a 0 /preclear a /reset , /preset a 0  L'evento che segnala la fine di una trasmissione su una
da alee essen	può dire finche ti interni può dire finche combinatori pre visto a la ma memoria il ma memoria il ma memoria il ma a zero: ella stabilizzaziona portante, taminaturali in ba e, la condizione presentabile si	igura descrive iné non si è sce é non si è terma CN1  dezione, durant RAM 1Mx8 con include degli ingress to funziona con include a rappresentati su n con include a rappresentazi t=0 include a rappr	exazione degli si $a_{19}$ _ $a_0$ munque e ed $m$ cifre riil quoziente sifre in base $\beta$ l'uscita di un one di $a+b$ :	linea seriale è:    Il fronte di discesa della linea /dav che va dal trasmettitore al ricevitore   Il fronte di discesa della linea rfd che va dal ricevitore al trasmettitore   Il fronte di discesa della linea seriale stessa   Nessuna delle precedenti    Nelle istruzioni operative del processore visto a lezione l'indirizzamento immediato è possibile:   Soltanto per l'operando sorgente   Soltanto per l'operando destinatario   Per entrambi gli operandi   Nessuna delle precedenti    Il processore ricava il tipo di un'interruzione esterna   Dal numero d'ordine del piedino su cui gli arriva la richiesta di interruzione   Da un accesso in lettura ad un registro dell'interfaccia che ha richiesto l'interruzione   Tramite un handshake con il Controllore di Interruzione   Nessuna delle precedenti   Un decoder N-to-2 <sup>N</sup> ha un numero di porte AND pari a   N   2·N   N <sup>2</sup>   2 <sup>N</sup>
$\square$ A=13, 1	B=13			

Matricola:  Consegna: Sì No		Cognome e nome:	
Consegna: Sì No No	V	Matricola:	
		Consegna: Sì 🗌 No 🗌	





### Barrare **una sola risposta** per domanda

Il punteggio finale è -1  $\times$  (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

Durante un ciclo di scrittura nella memoria RAM,	Per far sì che un Latch SR abbia l'uscita q ad uno al			
l'ingresso /s torna ad 1:	reset asincrono si collega:			
Contemporaneamente al fronte di salita di /mw	preset a /reset , /preclear a 1			
Dopo il fronte di salita di /mw	□ /preclear a /reset , /preset a 1			
Prima del fronte di salita di /mw	□ /preset a /reset , /preclear a 0			
□ Non importa, perché l'accesso funziona corretta-	□ /preclear a /reset , /preset a 0			
mente in ogni caso	[2:0] 7 7:			
	reg [3:0] A, B; []			
Nelle istruzioni operative del processore visto a lezione	S0: begin A<=12; B<=13; STAR<=S1; end			
l'indirizzamento di registro è possibile:	S1: begin B<=A-1; A<=B-1; STAR<=S2; end			
☐ Soltanto per l'operando sorgente	S2: begin			
☐ Soltanto per l'operando destinatario	5			
☐ Per entrambi gli operandi	Dato il pezzo di descrizione riportato sopra, cosa con-			
☐ Per nessuno degli operandi	tengono i registri A e B nello stato S2?			
	$\Box$ A=10, B=11			
L'evento che segnala l'inizio di una trasmissione su	$\Box  A=12, B=12$			
una linea seriale è:	$\Box  A=12, B=12$ $\Box  A=12, B=11$			
☐ Il fronte di discesa della linea /dav che va dal tra-	□ Nessuna delle precedenti			
smettitore al ricevitore	li Nessuna dene precedenti			
☐ Il fronte di discesa della linea rfd che va dal ricevi-	V.V.			
tore al trasmettitore	$X_1X_0$ 00 01 11 10 $Z$			
☐ Il fronte di discesa della linea seriale stessa	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$			
□ Nessuna delle precedenti	30 31 30 33			
1 ressult delle precedenti	s <sub>1</sub>   s <sub>0</sub>   (s <sub>1</sub> )   s <sub>2</sub>     0			
Affinché la differenza tra due naturali A e B sia un nu-	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$			
	s <sub>2</sub> s <sub>1</sub> (s <sub>2</sub> ) s <sub>3</sub> 0			
mero naturale e valga esattamente <i>A-B</i> , all'uscita del sottrattore devo avere:	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$			
	s <sub>3</sub>   s <sub>0</sub>   -   s <sub>0</sub>   (s <sub>3</sub> )   1			
$b_{\text{out}}=0$	s3   S0     S0   (S3   1			
$b_{\text{out}}=1$	La tabella di flusso della figura descrive una rete affetta			
□ ow=0	da alee essenziali			
□ Nessuna delle precedenti	□ Vero			
	☐ Non si può dire finché non si è scelto la codifica			
L'indirizzo della prima locazione della tabella delle in-	degli stati interni			
terruzioni si trova:	□ Non si può dire finché non si è terminata la sintesi			
☐ In un registro del processore	della rete combinatoria CN1			
☐ In un registro dell'interfaccia che genera	□ Falso			
l'interruzione	□ Faiso			
☐ In un registro del Controllore di Interruzione	Dati $X$ ed $Y$ naturali in base $\beta$ su $n+m$ ed $m$ cifre ri-			
☐ Nessuna delle precedenti	<b>,</b>			
•	spettivamente, il divisore che calcola $ X/Y $ mette			
Un multiplexer con N variabili di comando ha una por-	nodiv a zero quando:			
ta OR con un numero di ingressi pari a:	-			
$\square$ $N$				
$\square$ 2 <sup>N</sup>				
$\Box$ 2·N	$\Box X < \beta^m \cdot Y$			
$\square$ $N^2$	□ Nessuna delle precedenti			
	_ Troppana delle precedenti			

	Cognome e nome:				
	Matricola:				
•	Conseg	na:	Sì 🗌	No 🗌	



# Barrare **una sola risposta** per domanda

Il punteggio finale è -1  $\times$  (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

reg [3:0] A, B; [] S0: begin A<=12; B<=13; STAR<=S1; end S1: begin B<=A; A<=B; STAR<=S2; end	Per far sì che un Latch SR abbia l'uscita q a zero al reset asincrono si collega:  _ s=0, r=1  _ /preclear a /reset, /preset a 0
S2: begin  Dato il pezzo di descrizione riportato sopra, cosa con-	<ul><li>□ /preclear a /reset, /preset a 1</li><li>□ Nessuna delle precedenti</li></ul>
tengono i registri A e B nello stato S2?  □ A=12, B=12 □ A=13, B=12 □ A=13, B=13 □ Nessuna delle precedenti	Da cosa un ricevitore seriale capisce quando inizia una trama?  □ Dallo stato dei fili di handshake con il trasmettitore □ Dallo stato della linea seriale medesima
X <sub>1</sub> X <sub>0</sub> 00 01 11 10   z	<ul> <li>□ Dalfo stato della finea seriale filedesima</li> <li>□ Dal fatto che il suo registro di attesa vale zero</li> <li>□ Nessuna delle precedenti</li> </ul>
SO     SO     S1     SO     SO     O       S1     SO     S1     S2      O       S2      S1     S2     S3     O       S3     SO      S2     S3     1	Nelle istruzioni operative del processore visto a lezione l'indirizzamento immediato si può usare con:  Entrambi gli operandi L'operando sorgente L'operando destinatario Nessuna delle precedenti
La tabella di flusso della figura descrive una rete priva di corse delle variabili di stato  Vero  Non si può dire finché non si è scelto la codifica degli stati interni  Non si può dire finché non si è terminata la sintesi della rete combinatoria CN1  Falso	<ul> <li>Dato un calcolatore con uno spazio di memoria di 16Mbyte, l'ingresso /s di un modulo di memoria 2Mx8 montato in tale spazio:</li> <li>È collegato al filo /s del bus</li> <li>È prodotto da una rete che ha in ingresso i fili a23_a21 del bus</li> <li>È prodotto da una rete che ha in ingresso i fili a23_a0 del bus</li> </ul>
Un demultiplexer con $N$ variabili di comando ha un numero di porte AND pari a $\begin{array}{ccc} & 2^N \\ \hline & 2 \cdot N \\ \hline & N^2 \\ \hline & N \end{array}$	<ul> <li>□ Nessuna delle precedenti</li> <li>Il processore ricava il tipo di un'interruzione interna</li> <li>□ Dal contenuto del registro IDTP</li> <li>□ Dal contenuto della tabella delle interruzioni</li> <li>□ Tramite un handshake con il Controllore di Interruzione</li> <li>□ Nessuno della precedenti</li> </ul>
Dati $X$ ed $Y$ naturali in base $\beta$ su $n+m$ ed $m$ cifre ri-	□ Nessuna delle precedenti
spettivamente, la condizione per cui il quoziente	
$\lfloor X/Y \rfloor$ non è rappresentabile su <i>n</i> cifre è:	
$  X < \beta^m \cdot Y $	
□ Nessuna delle precedenti	
Affinché la somma tra due interi $a$ e $b$ sia rappresentabile sullo stesso numero di cifre degli addendi, all'uscita del sommatore devo avere: $\square$ Ow=0 $\square$ Cout=0	
Cout=1	
□ Nessuna delle precedenti	

Cognome e nome:	
Matricola:	
Consegna: Sì No	



## Barrare **una sola risposta** per domanda

Il punteggio finale è -1  $\times$  (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

l'ingresso /mw va a zero:	reset asincrono si collega:			
Dopo la stabilizzazione degli indirizzi	/preset a /reset, /preclear a 1			
<ul> <li>Contemporaneamente alla stabilizzazione degli indirizzi</li> </ul>	☐ /preclear a /reset, /preset a 1☐ L ?; ingresse r a /reset			
☐ Prima della stabilizzazione degli indirizzi	<ul><li>□ L'ingresso r a /reset</li><li>□ L'ingresso s a /reset</li></ul>			
☐ È irrilevante, perché l'accesso è comunque corretto	L ingresso's a /leset			
E irritevante, perene i accesso e comunque corretto	reg [3:0] A, B;			
Il processore ricava il tipo di un'interruzione interna	[]			
□ Dal contenuto del registro IDTP	S0: begin A<=12; B<=11; STAR<=S1; end			
	S1: begin B<=A+1; A<=B+1; STAR<=S2; end			
	S2:			
Tramite un handshake con il Controllore di Inter- ruzione	Dato il pezzo di descrizione riportato sopra, cosa con-			
	tengono i registri A e B nello stato S2?			
☐ Nessuna delle precedenti	$\Box$ A=12, B=13			
Do acco un micavitamo camialo comisco quando inicio uno	$\Box$ A=14, B=13			
Da cosa un ricevitore seriale capisce quando inizia una trama?	$\Box$ A=12, B=12			
	□ Nessuna delle precedenti			
Dal fatto che il suo registro di attesa vale zero	<b>F</b>			
□ Dallo stato dei fili di handshake con il trasmettito-	\X <sub>1</sub> X <sub>0</sub>			
re	00 01 11 10 Z			
Da una transizione della linea seriale	so $ (so) $ si $ (so) $ si $ 0$			
□ Nessuna delle precedenti				
T 1100	$s_1 \mid s_0 \mid (s_1) \mid s_2 \mid \mid 0$			
La differenza tra due interi $a$ e $b$ è un numero positivo				
quando, all'uscita del sottrattore:	$_{S2}$ $S1$ $(S2)$ $S3$ $0$			
□ b <sub>out</sub> =0				
$b_{out}=1$	s3   s0     s0   (s3)   1			
□ ow=0				
☐ Nessuna delle precedenti	La tabella di flusso della figura descrive una rete affetta			
	da corse delle variabili di stato			
Nelle istruzioni operative del processore visto a lezio-	□ Vero			
ne, l'indirizzamento di memoria non può essere usato	□ Falso			
per l'operando destinatario	□ Non si può dire finché non è terminata la sintesi			
□ Vero	della rete combinatoria CN1			
□ Falso	<ul> <li>Non si può dire finché non si è scelto la codifica degli stati interni</li> </ul>			
Un multiplexer con N variabili di comando è realizzato	•			
con un numero di porte pari a:	Dati $X$ ed $Y$ naturali in base $\beta$ su $n+m$ ed $m$ cifre ri-			
$\square$ $N+1$	spettivamente, il divisore che calcola $ X/Y $ setta			
$\Box$ 2 <sup>N</sup>				
$\square$ $N^2+1$	l'uscita nodiv quando:			
$\square$ 2 <sup>N</sup> +1				
	$\Box X < \boldsymbol{\beta}^m \cdot Y$			
	□ Nessuna delle precedenti			
	r			

<b>A</b>	Cognome e nome:			-
	Matricola:			
	Consegna:	Sì 🗌	No 🗌	