

```
library ieee;
use ieee.std_logic_1164.all;
entity Prac7A is port(
        clk, clr, e: in std_logic;
        display : inout std_logic_vector(6 downto 0)
);
end Prac7A;
architecture aPrac7A of Prac7A is
begin
        process(clk, clr)
        begin
                if (clr = '1') then
                        display <= "0110000";
                elsif(rising_edge(clk)) then
                        if(e = '1') then
                                case display is
                                        when "0110000" =>
                                                display <= "1101101";
                                        when "1101101" =>
                                                display <= "1111001";
                                        when "1111001" =>
                                                display <= "0110011";
                                        when "0110011" =>
                                                display <= "1011011";
```

U2

AM22V10

Dado  Q Q Q   E	Sal.da   Sakas, A, Saka   Oxoxox   Oxox
S, CO O O I II 10  CO O O O O O O O O O O O O O O O O O O	R, = Q2Q0E







# В

```
begin
       process(clk, clr)
       begin
               if (clr = '1') then
                       display <= "1111110"; --0
               elsif(rising_edge(clk)) then
                       if(e = '1') then
                               case display is
                                      when "1111110" => --1
                                              display <= "0110000";
                                      when "0110000" => --2
                                              display <= "1101101";
                                      when "1101101" => --3
                                              display <= "1111001";
                                      when "1111001" => --4
                                              display <= "0110011";
                                      when "0110011" => --5
                                              display <= "1011011";
                                      when "1011011" => --6
                                              display <= "1011111";
                                      when "1011111" => --7
                                              display <= "1110000";
                                      when "1110000" => --8
                                              display <= "1111111";
                                      when "1111111" => --9
                                              display <= "1111011";
                                      when "1111011" => --A
```


```
when "1110111" => --B
                                              display <= "0011111";
                                      when "0011111" => --C
                                              display <= "1001110";
                                      when "1001110" => --D
                                              display <= "0111101";
                                      when "0111101" => --E
                                              display <= "1001111";
                                      when "1001111" => --F
                                              display <= "1000111";
                                      when "1000111" => --0
                                              display <= "1111110";
                                      when others => display <= "-----";
                              end case;
                       else
                              display <= display;
                       end if;
               end if;
       end process;
end architecture;
```


display <= "1110111";





,	60	nt	odo	De.	h	EXI	166	(e r	al											1
		a		1		RI		1		al	, 1	a					13	To	T,	To
			0	10					1	1				1	0	0		0		1
					0				0	1		0				1	0			1
				_				1	1	1	0	1	1		1	2				1
		21		0		0	0		- 1	1	1	1			1	5				
0	1			_	1		1		0	1	1	0		-	1	9			0	
	1												0	1	1					
											1	-1	1	1	1	6	0	0		
				_	0				-	1	1	0	0	U	0	7	1	1		
				1				1	-	1	1	1		1	1	800	0			1
				_				1	1	1		1	0		1	9	0			-
				1					1	1	1		1	1	1	A	0	0	0	
				1!					0	0	1	1	1	-	1	6	0	1	10	
					1		1			0		-	1	1	0	d	0	0	1	
							0	11	0		1	1	-	0	1	I	0	0	0	
				1			1	1	1	0	0	1	1	1	1	5	1	1	1	1
			1		0			1	1	0	0	0	1	1000		0	0		0	0
							0	0		-	-				9	1		0	_	
				_			1		0	1	1	0	0			12	0			
								0	-	1	0	-	1	0	1	13				
								0		-	1	0	0	9	1	_				
	-								10		-	0		1	1	15	0		0	
						0	1		1	0	1	1	0	1	Ú	6	_			0
		1			1	1	0		1	0	1	1	1	-		7	00			0
		1		0			1	0	1	1	-	0	0	0	1		0			_
1								0	1	1	18	1	1	1	1	19				
-				1				0	1	1	1	1	0		1	A				_
		1			0			0	-	-	1	0	1		1					
		1						0	0		1	1	H	1	-	6				
	1				1	0			1		0	1	1	1	0					
	1				1			A	0		1		1	0	1	10	10			
					1			0	11	0	0			1	1	1	-10	1		
	1	1	1	1		1	1	0	11	0	0	10	1	1	1	1	1	01	01	00





```
library ieee;
use ieee.std_logic_1164.all;
entity Prac7B is port(
        clk, clr, en : in std_logic;
        display: out std logic vector(6 downto 0)
);
end Prac7B;
architecture aPrac7B of Prac7B is
constant I0 : std_logic_vector(1 downto 0) := "00";
constant I1 : std_logic_vector(1 downto 0) := "01";
constant I2 : std_logic_vector(1 downto 0) := "10";
constant i : std_logic_vector(6 downto 0) := "0000110";
constant n : std_logic_vector(6 downto 0) := "0010101";
constant f : std_logic_vector(6 downto 0) := "1000111";
constant e : std_logic_vector(6 downto 0) := "1001111";
constant r : std_logic_vector(6 downto 0) := "0000111";
constant o : std_logic_vector(6 downto 0) := "1111110";
constant s : std_logic_vector(6 downto 0) := "1011011";
signal estado : std_logic_vector(8 downto 0);
begin
        process(clk, clr)
        begin
```


```
if (clr = '1') then
       estado <= I0&i;
elsif(rising_edge(clk)) then
       if(en = '1') then
              case estado is
                      when "000000110" =>
                              estado <= "000010101";
                      when "000010101" =>
                              estado <= "001000111";
                      when "001000111" =>
                              estado <= "010000110";
                      when "010000110" =>
                              estado <= "001001111";
                      when "001001111" =>
                             estado <= "00000111";
                      when "000000111" =>
                             estado <= "010010101";
                      when "010010101" =>
                             estado <= "001111110";
                      when "001111110" =>
                              estado <= "001011011";
                      when "001011011" =>
                              estado <= "000000110";
                      when others => estado <= "-----";
              end case;
        else
              estado <= estado;
       end if;
end if;
```


end process;

display <= estado(6 downto 0); -- para solo tomar los bits que pertenecen a la letra e ignorar la etiqueta de repeticion

end architecture;

	en to do							0				-	-	- 1		
Q	1 Q1	E	1		111	da					Do	02	DI	Vol		
0000					0	0	1	1	0	1	0		0	1		
0001		1	0	0			1	0	1				1	1		
0011	0010	1	11	0	0	0	1	1	1		9	0		0		
0010	0110		0				1			1		1	1	0		
0110	0111	_	11	0	0	1	1	1	1	E.		1		11		
0 111	0101		0		0	0		1		+		-	0	1		
0 101	0100	1	0	D	1	0	1		1	n	0	-	0	0		
0100	1100	1		1	1	-	1		0	0		1	0	9		
1100	0000	1	1			1	0	1	1	5	0	0		0		
0000	0000	0	9	0	0	0			0	1				0		
0001	0001	10	0	0	1	Q		0	1	n	0			1		
00 11	0011		1	0		0		1	1	F		0	1	1		
00 10	0010		0	0		0			0	1	0	0	1	0		
0110	0110			0	0	1		1	1	E	0	1	1	0		
0111	0111	0	0	0	0	0		1	1	F	0	1	1	1		
0101		0		0	1	0		0	1	n	0		0	11		
0100	0100	0		1	1	1				0	0		0	0		
	1100				1			1		pe	1	1		0		





```
library ieee;
use ieee.std_logic_1164.all;
entity Prac7B is port(
        clk, clr, en : in std_logic;
        display : out std_logic_vector(6 downto 0)
);
end Prac7B;
architecture aPrac7B of Prac7B is
constant I0 : std_logic_vector(1 downto 0) := "00";
constant I1 : std_logic_vector(1 downto 0) := "01";
constant I2 : std_logic_vector(1 downto 0) := "10";
constant n2 : std_logic_vector(6 downto 0) := "1101101";
constant n0 : std_logic_vector(6 downto 0) := "1111110";
constant n1 : std logic vector(6 downto 0) := "0110000";
constant n7 : std_logic_vector(6 downto 0) := "1110000";
constant n6 : std_logic_vector(6 downto 0) := "10111111";
constant n3: std logic vector(6 downto 0) := "1111001";
constant n8 : std_logic_vector(6 downto 0) := "1111111";
signal estado : std_logic_vector(8 downto 0);
begin
        process(clk, clr)
        begin
```


```
if (clr = '1') then
       estado <= I0&"1101101";
elsif(rising_edge(clk)) then
       if(en = '1') then
              case estado is
                      when "001101101" =>
                             estado <= "001111110";
                      when "001111110" =>
                             estado <= "000110000";
                      when "000110000" =>
                             estado <= "001110000";
                      when "001110000" =>
                             estado <= "001011111";
                      when "001011111" =>
                             estado <= "001111001";
                      when "001111001" =>
                             estado <= "011111110";
                      when "011111110" =>
                             estado <= "101111110";
                      when "101111110" =>
                             estado <= "001111111";
                      when "001111111" =>
                             estado <= "010110000";
                      when "010110000" =>
                             estado <= "001101101";
                      when others => estado <= "-----";
               end case;
        else
               estado <= estado;
```


end if;
end if;
end process;

display <= estado(6 downto 0); -- para solo tomar los bits que pertenecen a la letra e ignorar la etiqueta de repeticion

end architecture;

					ta																- 1
			2			(	1+		IE	5	01	de	4					13	To	T,	70
	0	0	0		0	0	0	1	1	11	1	0	1	1	9	1	2	0	0	0	1
	0			1	0	0	1	0	1	11	1	1	1	1	1	0	0	0	0		1
		0			0	0	1	1	11	0	1	1	0	0	0	0	1	0	0	0	1
					0	1	0	0	1	1	1	1	0	0	0	0	17	0	1	11	1
		1	0	0	0	1	0	1	1	1	0	1	1	1	1	1	6	0	0	0	1
	0		0		0	1	1	0	1	1	1	1	1	0	0	1	3	0	0	1	
	0			0	0	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	1
	0	1	1		1	0	0	0	11	1	1	1	1	1	1	0	0	1	1	1	
		0	0		11		0	1	11	11	1	1	1	1	1	1	8	0	0	0	1
	1	0	0	1	10	0	0	0	1	0	1	1	0	0	0	0	1	1	0	0	-
	0				0	0	0	0	0		1	9	1	1	0	)	2	0	0	0	0
		0		1	0	0	0	1	0	1	1	1	1	1	1	0	10	0	0	_	0
					0	0	1	0	0	0	1	-	0	0	0	0	1	0	0		0
	0		1	1	0	0	1	1	0	1	1	1	0	0	0	0	7	0	0		0
1		1	0		0		0	0	0	1	0	1	1	1	1	)	6	0	0		10
	0	1	0	1	0	1	0	1	0	1	1	1	1	0	0	1	3	10	10	0	0
			1	0	0	1	1	0	0	1	1	1	1	1	1	0	0	0			0
			1	1	0	1		1		1	1	1	1	1	1	0	0	0	_		0
					1	0	0			1	1	1	1	1	1	1	0	0	0	0	0
		0		1	11	0	0	1	0	1	1	1	0	0	0		11	0	_	10	101





## **CUESTIONARIO**

1. ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica?

#### 1 para cada contador, 4 en total

2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?

#### Mas de 100

3. ¿Cuántos pines de entrada/salida del PLD 22V10 se usan en los diseños?

### 43 entre los 4 autómatas, la mayoría utiliza las macroceldas de input/output

4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total del PLD 22V10 en cada aplicación?

A - 17%

B - 28%

C - 18%

D - 29%

5. ¿Es posible implementar los diseños usando cualquier tipo de codificación en el PLD22V10?

Sí, hay muchas maneras de codificar estos autómatas, pero se deben de tener en cuenta las limitaciones físicas de al GAL

6. ¿Cuáles son las señales que funcionan de manera síncrona y cuales de manera asíncrona?

La señal asíncrona es el "CLR", todas las demás son asíncronas

7. ¿Qué puedes concluir de esta práctica?

Mediante el uso de contadores se pueden crear autómatas que modelan una cantidad increíble de cosas, esta práctica fue pesada en el sentido de que el análisis a mano puede complicarse exponencialmente cuando se aumenta el número de bits necesarios para representar algo mediante un autómata.