MIC : Instructions - Résumé

Codes des registres

Les registres généraux du processeur sont codés sur 3 bits :

AL, AX, EAX	000	AH, SP, ESP	100
CL, CX, ECX	001	CH, BP, EBP	101
DL, DX, EDX	010	DH, SI, ESI	110
BL, BX, EBX	011	BH, DI, EDI	111

CLC

Mise à zéro du Carry Flag

► Structure : code op. 0xF8

Le INC r32

Incrémentation d'un registre

Structure : $\frac{\text{code op.}}{0 \times 40 + \text{registre}}$

► Ex : <u>INC ECX</u>

MOV r32, imm32

Copie d'un immédiat dans un registre

► Structure : code op. immédiat

0xB8 + registre 4 bytes

► Ex : MOV ESI, 8 0x8E 0x08 00 00 00

ADD EAX, imm32

Addition d'un immédiat dans EAX

Structure : $\underbrace{\begin{array}{c} \text{code op.} \\ \text{0x05} \end{array}}_{\text{0x05}} \underbrace{\begin{array}{c} \text{imm\'ediat} \\ \text{4 bytes} \end{array}}_{\text{4 bytes}}$

Ex: <u>ADD EAX</u>, <u>10</u> _{0×05} 0×0A 00 00 00

ADD r32/m32,r32

Addition d'un registre vers un autre registre ou une mémoire

Structure : $\underbrace{\begin{array}{c|c} code \ op. \\ 0x01 \end{array}}$ byte ModR/M $\underbrace{\begin{array}{c} \\ voir \ plus \ bas \end{array}}$

Plusieurs variantes, différenciées par le byte ModR/M

ADD r32/m32,r32 : 1^è variante

Addition de registre à registre

Structure :
$$\underbrace{\begin{array}{c} \text{code op.} \\ \text{0x01} \end{array}}_{\text{0x01}} \underbrace{\begin{array}{c} \text{byte ModR/M} \\ \text{11 reg1 reg2} \end{array}}_{\text{reg2}}$$

Ex: $\underbrace{ADD}_{0\times01}$ \underbrace{EAX}_{11} \underbrace{EBX}_{011} (registres inversés)

ADD r32/m32,r32 : 2^è variante

▶ Addition de registre à mémoire (adresse dans le 1^{er} registre)

Structure :
$$\underbrace{\begin{array}{c} \text{code op.} \\ \text{0x01} \end{array}}_{\text{0x op. reg1 reg2}} \underbrace{\begin{array}{c} \text{byte ModR/M} \\ \text{00 reg1 reg2} \end{array}}_{\text{reg2}}$$

Ex : \underbrace{ADD}_{0x01} $\underbrace{[EAX], EBX}_{00 \ 011 \ 000}$ (registres inversés)

ADD r32/m32,r32 : 3^è variante

▶ Addition de registre à mémoire (adresse dans le 1^{er} registre + déplacement sur 1 byte)

Structure : $\underbrace{\begin{array}{c|c} code \ op. \\ 0x01 \end{array}}_{0x01} \underbrace{\begin{array}{c|c} byte \ ModR/M \\ \textbf{01} \ reg1 \ reg2 \end{array}}_{1 \ byte} \underbrace{\begin{array}{c|c} d\'eplacement \\ 1 \ byte \end{array}}_{1 \ byte}$

Ex:
$$\underbrace{ADD}_{0\times01}$$
 $\underbrace{[EAX+10], EBX}_{01\ 011\ 000\ 00001010}$ (registres inversés)

ADD r32/m32,r32 : 4^è variante

▶ Addition de registre à mémoire (adresse dans le 1^{er} registre + déplacement sur 4 bytes)

Structure : $\underbrace{\begin{array}{c} \text{code op.} \\ \text{0x01} \end{array}}_{\text{0x01}} \underbrace{\begin{array}{c} \text{byte ModR/M} \\ \text{10 reg1 reg2} \end{array}}_{\text{4 bytes}} \underbrace{\begin{array}{c} \text{d\'eplacement} \\ \text{4 bytes} \end{array}}_{\text{4 bytes}}$

Ex:
$$\underbrace{ADD}_{0\times01}$$
 $\underbrace{[EAX + 512], EBX}_{10 011 000 0\times00 02 00 00}$ (registres inversés)

ADD r32/m32,r32 : 5^è variante

Addition de registre à mémoire (adresse fixe sur 4 bytes)

Structure :
$$\underbrace{\begin{array}{c} \text{code op.} \\ \text{0x01} \end{array}}_{\text{0x or reg1 EBP}} \underbrace{\begin{array}{c} \text{byte ModR/M} \\ \text{4 bytes} \end{array}}_{\text{4 bytes}}$$

Ex:
$$\underbrace{ADD}_{0x01}$$
 [512], EBX (inversion)

ADD r32/m32,r32 : 6^è variante

Addition de registre à mémoire (avec index et base)

	code op.	byte ModR/M	byte SIB
Structure :	\rightarrow		
	0×01	00 reg1 ESP	mult index base

$$Ex : \underbrace{ADD}_{0\times01} \underbrace{[EAX*2+ECX], EBX}_{00\ 011\ 100\ 01\ 000\ 001}$$
 (inversion)

► Mult : 00=1x, 01=2x, 10=4x, 11=8x

ADD r32/m32,r32 : résumé

Variante	ModR/M	Restriction
ADD EAX, EBX	11	Aucune
ADD [EAX],EBX	00	Pas [ESP] ni [EBP]
ADD [EAX+10],EBX	01	Pas [ESP]
ADD [EAX+512],EBX	10	Pas [ESP]
ADD [512],EBX	00	[EBP]
ADD [EAX*2+ECX], EBX	00	[ESP]

Le MOVSB

 Copie en mémoire un byte de [ESI] vers [EDI] et incrémente ESI et EDI

Structure : $\underbrace{\text{code op.}}_{0\times A4}$

Le INT

Provoque une interruption

Structure : code op. n°d'interruption
1 byte

 $Ex : \underbrace{INT}_{0 \times CD} \underbrace{0 \times 80}_{80}$

Les préfixes

- ▶ Petit code se plaçant avant le code opératoire
- Exemples :
 - ▶ Préfixe de segmentation
 - Préfixe de répétition
 - ▶ Préfixe de taille

Préfixes de segmentation

- Servent à spécifier le segment dans des adresses de type [ES :EAX]
- ➤ 0x2E pour CS, 0x3E pour DS, 0x26 pour ES, 0x64 pour FS, 0x65 pour GS et 0x36 pour SS
- Exemple:
 - ► ADD [EAX],EBX se codait 0x01 18
 - ► ADD [ES :EAX],EBX se code 0x26 01 18

Préfixe de répétition REP

Ex : REP MOVSB répète ECX fois MOVSB

Structure : $\underbrace{\mathsf{REP}}_{0\mathsf{xF3}}$ $\underbrace{\mathsf{code}\ \mathsf{op.}}_{0\mathsf{xA4}}$

Préfixe de taille 0x66

- ► Le processeur 80386 encode en général de la même façon les instructions 16 bits et 32 bits :
 - ▶ INC ECX et INC CX sont tous deux codés 0x41
 - ► ADD EAX,EBX et ADD AX,BX sont tous deux codés 0x01 D8
- Comment le processeur fait-il la différence?
- ► Le 80386 travaille par défaut en 32 bits donc 0x41 signifie par défaut INC ECX
- ► Pour utiliser un registre de 16 bits, on utilise un **préfixe de taille** (ici 0x66)
 - ► INC CX se code 0x66 41
 - ► ADD [AX],BX se code : 0x66 01 D8

Préfixe de taille 0x66

