

西安交通大學
XI'AN JIAOTONG UNIVERSITY

数 字 逻 辑 电 路

习题解答&复习

第一章：数字逻辑基础

基本概念　数字量、数字系统 vs 模拟量、模拟系统

数制及其相互转换

$N_\alpha \rightarrow N_\beta$

将α进制下的A_i、10 等值转换成β进制下的数值

多项式替代法（β进制）；

整数部分：基数除法，除以γ =β α，余数c_i转换成β进制下的数值b_i，直至商为0，b_i倒序并列表示

基数乘除法（α进制）；

小数部分：基数乘法，乘以γ =β α，整数部分D_{-i}转换成β进制下的数值c_{-i}，直至小数部分为0或达到有效位，c_{-i}顺序并列表示

十进制桥接法；

直接转换法（基数都为2^k）

注意位数不足K位，补“0”

[注意数制转换精度]

设：α进制的小数有k位有效位，转换成β进制后，至少具有相同精度的小数是 j 位，则

$(0.1)_\alpha^k >= (0.1)_\beta^j$（确保最少的有效位数）

$j >= k \frac{\log \alpha}{\log \beta}$（j 取最小的整数）


第一章：数字逻辑基础

数制及其相互转换

1.2 把以下各数转换成十进制。

$(1101011)_2 = (107)_{10}$　　$(123.4)_5 = (38.8)_{10}$

$(2014.8)_9 = (1471.8889)_{10}$



1.3 完成下列数制转换。

十进制	二进制	八进制	十六进制
73.4	1001001.0110	111.3146	49.6666
2014.8	11111011110.1100	3736.6314	7DE.CCCC

注：（1）无限小数可保留四位小数

（2）十六进制字母大写

第一章：数字逻辑基础


数的表示及其运算

小数点的表示：

定点表示；浮点表示（ $N=10^{J} \times S$，J：阶码、S：尾数）

带符号数的表示和运算：

原码、反码和补码之间的关系如下图



第一章：数字逻辑基础

数的表示及其运算

1.9 已知x=+$(0.1011)_B$,y=- $(0.1111)_B$，试用8位二进制原码、反码和补码分别计算z=x+y。

$$[x]_{原}=0.1011000;\quad [y]_{原}=1.1111000;\quad [z]_{原}=[y]_{原}-[x]_{原}=1.0100000$$

$$[x]_{反}=0.1011000;\quad [y]_{反}=1.0000111;\quad [x]_{反}+[y]_{反}=1.1011111,[z]_{反}=1.1011111$$

$$[x]_{补}=0.1011000;\quad [y]_{补}=1.0001000;\quad [x]_{补}+[y]_{补}=1.1100000,[z]_{补}=1.1100000$$

（1）纯整数处理只可在前面补0，纯小数处理只可在后面补0，可以通过真值去理解

（2）原码计算时，不可直接带符号位相加，应根据绝对值判断结果符号位后绝对值相减得结果绝对值。

（3）反码运算时，符号位产生的进位要加到数值位的最低位；补码运算时，符号位产生的进位要丢掉。

第一章：数字逻辑基础

数的表示及其运算

1.10 用定点纯小数表示各数的原码、反码和补码（机器字长9位）

真值	原码	反码	补码
13/128	0.00011010	0.00011010	0.00011010
-11/64	1.00101100	1.11010011	1.11010100
-15/256	1.00001111	1.11110000	1.11110001

第一章：数字逻辑基础


十进制数表示&可靠性编码

8421码（BCD）、2421码、余3码

格雷码、奇偶校验码、海明校验码


设：二进制码 B

典型Gray码 G



设：典型Gray码 G

二进制码 B



1.12

$(1010111.01110101)_{BCD} = (57.75)_{10} = (10001010.10101000)_{余3码}$

$=(10111101.11011011)_{2421} = (111001.11)_2 = (100101.10)_{gray}$

注意：（1）格雷码可以由二进制码

转换：从最右边一位起,依次将每一位与左边一位异或(XOR),作为对应格雷码该位的值,最高位不变。

（2）余3码的每4位由8421码的每4位加3得到

第一章：数字逻辑基础

逻辑代数定律、基本定理、基本规则

① 吸收定理

$A + A \cdot B = A$　　$A \cdot (A + B) = A$

$A + \overline{A} \cdot B = A + B$　　$A \cdot (\overline{A} + B) = A \cdot B$

$A \cdot B + A \cdot \overline{B} = A$　　$(A + B)(A + \overline{B}) = A$

② 反演定理 *（摩根定理）*

$\overline{A + B} = \overline{A}\,\overline{B}$　　$\overline{A \cdot B} = \overline{A} + \overline{B}$

N变量的摩根定理：

$$\overline{A_1 + A_2 + \cdots + A_n} = \overline{A_1} \cdot \overline{A_2} \cdot \cdots \cdot \overline{A_n}$$

$$\overline{A_1 \cdot A_2 \cdot \cdots \cdot A_n} = \overline{A_1} + \overline{A_2} + \cdots + \overline{A_n}$$

③ 包含定理 *（多余项定理）*

$AB + \overline{A}C + BC = AB + \overline{A}C$

$(A + B)(\overline{A} + C)(B + C) = (A + B)(\overline{A} + C)$

① 代入规则

已知 $f(x_1, x_2, \cdots, x_i, \cdots, x_n) = g(x_1, x_2, \cdots, x_i, \cdots, x_n)$

有任意函数 **h**，令：$x_i = h$

则　$f(x_1, x_2, \cdots, h, \cdots, x_n) = g(x_1, x_2, \cdots, h, \cdots, x_n)$

依然成立。

② 反演规则（香农定理）：由原函数得到其反函数

已知原函数　$f(x_1, x_2, \cdots, x_n, 0, 1, +, \cdot)$

则反函数　$\overline{f}(x_1, x_2, \cdots, x_n, 0, 1, +, \cdot)$

$= f(\overline{x_1}, \overline{x_2}, \cdots, \overline{x_n}, 1, 0, \cdot, +)$

③ 对偶规则

已知原函数　$f(x_1, x_2, \cdots, x_n, 0, 1, +, \cdot)$

则对偶函数　$f'(x_1, x_2, \cdots, x_n, 0, 1, +, \cdot)$

$= f(x_1, x_2, \cdots, x_n, 1, 0, \cdot, +)$

第一章：数字逻辑基础

逻辑代数定律、基本定理、基本规则

1.17 用反演法求反函数，用对偶法则求对偶式。

（3）F=A

注意：将结果化简至最简，这里用到了同或运算的0- 1律

第一章：数字逻辑基础

逻辑函数表示　　真值表、逻辑表达式（基本形式和标准形式）、卡诺图

③ 最小项与最大项的性质（同一个函数）

(1) 对于任意**最小项，只有一组**变量组合取值可使其值**为1**；对于任意**最大项，只有一组**变量组合取值可使其值**为0**。

(2) n变量的所有最小项之和必为1，记为：$\sum_{i=0}^{2^n-1} m_i = 1$

n变量的所有最大项之积必为0，记为：$\prod_{i=0}^{2^n-1} M_i = 0$

(3) 任意两个最小项之积（相与）必为0，即：$m_i \cdot m_j = 0 (i \neq j)$

任意两个最大项之和（相或）必为1，即：$M_i + M_j = 1 (i \neq j)$

(4) 最小项和最大项互为反函数

即：$m_i = \overline{M}_i$　　$M_i = \overline{m}_i$

则：$m_i \cdot M_i = 0$　且　$m_i + M_i = 1$

第一章：数字逻辑基础

逻辑函数表示

1.20 求函数的最小项标准式和最大项标准式。

（3）F=(B)(A

$$F = AB + \bar{A}\bar{B} + B\bar{C}\bar{D} + \bar{B}C\bar{D} + BCD + \bar{B}\bar{C}D$$

$$= AB(C+\bar{C})(D+\bar{D}) + \bar{A}\bar{B}(C+\bar{C})(D+\bar{D}) + (A+\bar{A})(B\bar{C}\bar{D} + \bar{B}C\bar{D} + BCD + \bar{B}\bar{C}D)$$

$$= ABCD + AB\bar{C}D + AB\bar{C}\bar{D} + \bar{A}\bar{B}CD + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}\bar{C}D$$

$$= \sum m^4(0,1,2,3,4,7,9,10,12,13,14,15)$$

$$= \prod M^4(5,6,8,11)$$

同一函数的最小项标准式与其最大项标准式的关系

同一逻辑函数的一种标准式变换成另一种标准式时，互换$\sum m^n$和$\prod M^n$的符号，并在符号后**列出**原式中**缺少**的那些数字。且这两种标准式都是**唯一**的。

例：$F = \sum m^3(0,2,3) = \prod M^3(1,4,5,6,7)$

注意：给定的函数为一般的与或表达式，可以反复应用公式：$X=X(Y+/Y)$ 代入缺少某变量(Y)的与项中，形成最小项之和的形式；给定的函数是一般的 或与表达式，可以反复应用公式：$X = X + Y\cdot / Y = (X+Y)(X+/Y)$ 代入缺少某变量(Y)的和项中以形成最大项之积的形式。

第一章：数字逻辑基础


逻辑函数化简

代数化简法：利用代入规则、吸收定理和多余项定理

二次对偶、二次求反：利用最简与或式得到最简或与式

卡诺图化简：找最小覆盖（数量最少的必要极大圈），注意利用无关项

1.22 (4) $F=\Pi M^{4}(1,7,9,13,15)+d(2,4,12)$



$F=\bar{D}+\bar{B}C+\bar{A}BC$ （最简与或式）

$\bar{F}=A\bar{C}D+\bar{B}\bar{C}D+BCD$


$F=\bar{\bar{F}}=(\bar{A}+C+\bar{D})(B+C+\bar{D})(\bar{B}+\bar{C}+\bar{D})$

（最简或与式）


第一章：数字逻辑基础

逻辑函数化简


1.23 用代数法或禁止逻辑法将下列函数用最少与非门实现，并画逻辑电路图。



(3) $F=\overline{\bar{C}\overline{\bar{A}B}}\ \overline{B\overline{\bar{A}B}}$



(4) $F=\overline{\overline{C\overline{\bar{A}B}}}$



第一章：数字逻辑基础

逻辑门电路

1.4.1 早期逻辑门

- 开关和继电器电路的工作原理
- 二极管的工作原理，及其与电阻构成的与门和或门

1.4.2 双极型晶体管逻辑

- 基本双极型晶体管逻辑：晶体管和电阻构成的反向器、晶体管-二极管（DTL）逻辑及其优点
- 晶体管-晶体管（TTL）逻辑

1.4.3 MOS晶体管、传输门

- p型晶体管和n型晶体管以及晶体管的未来

1.4.4. 集成电路

- 集成电路制造技术、封装、规模类型以及使用特性

第二章：组合逻辑电路

逻辑电路描述

1. **框图：系统功能图形描述**
   - 方框、圆框、各种（带箭头）连线和各种标注（符号与文字）
2. **电路图：逻辑功能电路表述**
   - 图面布局与总线、门的标准符号（集成电路逻辑符号）
   - 信号与信号的有效级、引端的有效级、有效级的变换
3. **时间图：逻辑信号间的时序关系**
   - 传输延迟时间、转换延迟时间
4. **逻辑电路功能的描述方法**
   - 逻辑表达式、卡诺图、真值表、状态图和状态表等
5. **电路整体说明：系统功能语言描述（功能、性能和限定等）**

第二章：组合逻辑电路

组合逻辑电路的分析与设计

分析过程：

①仔细观察逻辑电路图；


②列出逻辑表达式，用代数法或卡若图对其化简；

③列出真值表或简化真值表，分析出电路实现的功能；

④用文字描述电路实现的功能；

⑤对电路的性能进行评价，必要时提出改进方案。

设计过程：



确定输入、输出的变量；逻辑关系；有无d(无关项)

填入卡诺图进行化简

由卡诺图得到最简与或式

根据所选用门的类型；输入无反变量；有效级等。

考虑设计约束

要求（设计优化目标）：电路用最少的逻辑门（集成块）、最少的输入端数。

第二章：组合逻辑电路

竞争与险象

静态1险象：两级与或、两级与非- 与非逻辑电路，1—>0

静态0险象：两级或与、两级或非- 或非逻辑电路，0—>1

理解:竞争、险象——静态 & 动态险象

静态险象：功能险象（多个信号同时变换引起，无法消除）；逻辑险象（1个信号变化引起，可消除）

动态险象：出现在多级组合逻辑电路，由静态险象引起

险象判别方法：

1）卡诺图：

（1）静态1险象：两个 圈1的卡诺圈相切，且相切部分没有被其他卡诺圈包含。

（2）静态0险象：两个 圈0的卡诺圈相切，且相切部分没有被其他卡诺圈包含。

2）逻辑表达式判别：某一变量同时以原变量和反变量

存在，保留研究变量，消去其他变量，得到表达式为下列之一则存在险象：

$F = A + \overline{A}$ ——— 静态1险象(如A从1→0)

$F = A \cdot \overline{A}$ ——— 静态0险象(如A从0→1)

$$F = \left\{ \begin{array}{l} A \cdot (A + \overline{A}) \\ \overline{A} \cdot (A + \overline{A}) \\ A + A \cdot \overline{A} \\ \overline{A} + A \cdot \overline{A} \end{array} \right\}$$ ——— 动态险象

第二章：组合逻辑电路

竞争与险象

2.11

（1）F= $\overline{A}B + \overline{B}\,\overline{C}$+AC

BC=11时，$F = A + \overline{A}$，存在静态1险象

AC=00时，$F = B + \overline{B}$，存在静态1险象

AB=10时，$F = \overline{C} + C$，存在静态1险象

消除：添加多余项A$\overline{B}$、BC、$\overline{A}\,\overline{C}$


（2）F=(A+C+$\overline{D}$)($\overline{B} + C + D$)($\overline{B} + \overline{C}$)(B+D)

D=0时（A,C=0或1均可），$F = B \cdot \overline{B}$，存在静态0险象

AB=01时（D=0或1均可），$F = C \cdot \overline{C}$，存在静态0险象

AC=00时（B=0或1都可以），$F = D \cdot \overline{D}$，存在静态0险象

消除：添加多余项　(A+/ B+/ D)、(A+C)、D



第二章：组合逻辑电路

MSI组合逻辑器件

2.4 常用的MSI组合逻辑器件

1. 译码器和编码器
   - 译码器和编码器的一般结构、二进制译码器、MSI器件及其级联与应用
   - 编码器、优先级编码器、MSI编码器及其级联和应用
2. 三态门
   - 三态门、多路收发器和双向收发器
3. 数据分配器和多路选择器
   - 数据分配器原理和MSI数据多路选择器
   - 多路选择器、MSI多路选择器及其扩展和应用
4. 加法器和比较器
   - 加法器
   - 比较器

n- 2^n

二进制译码器和多路选择器都可以实现任何组合逻辑函数，但译码器需要额外的与非门。

要掌握译码器、多路选择器的级联。

第二章：组合逻辑电路

MSI组合逻辑器件

2.14 用二进制译码器74LS138及与非门实现1位全加器。

例2　用74LS138设计一个1位2进制全加器。

设：输入端分别为：被加数输入x_i、加数输入y_i、低位向本位的进位输入C_{i-1}

输出端分别为：本位的和输出S_i 本位向高位的进位输出C_i


则一位全加器的真值表如下所示。

$C_{i-1}x_i\ y_i$	$S_i\ C_i$
0 0 0	0 0
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 0
1 0 1	0 1
1 1 0	0 1
1 1 1	1 1

由真值表得到：


$$S_i = \sum m^3(1,2,4,7)$$

$$C_i = \sum m^3(3,5,6,7)$$



一位全加器逻辑图

为什么用与非门?




第二章：组合逻辑电路

MSI组合逻辑器件

2.19 用4位加法器74LS238设计下列十进制代码转换电器。

(1)余3码转换成8421码；(2)2421码转换成余3码。



第二章：组合逻辑电路

MSI组合逻辑器件

2.19 用4位加法器74LS238设计下列十进制代码转换电器

(2)2421码转换成余3码。

表1—3　三种十进制数的编码表示法

十进制整数	8421码	2421码	余3码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100


0000—1111共16个二进制代码，8421码采用了前10个

2421码采用了前5个和后5个

余3码采用了中间10个

余3码的前五个数可由2421码的前五个数（0000-0100）加上3（即加上0011）得到，余3码的后五个数可由当2421码的后5个数（1011-1111）减去3（即加上1101）得到。

。



注：

通过上述分析可知，

$A_3 = A_2 = B_3 = D_3$

$A_1 = \overline{B_3} = \overline{D_3}$

$A_0 = 1$

理清思路，电路图不用太过复杂


第三章：时序逻辑电路

时序逻辑电路基础

3.1.1 时序电路概述

- 逻辑电路的特性、时序电路状态
- 时序电路的一般结构
- 时序电路的分类
- 时序电路的描述方法

1） 时序电路的一般形式



z_1~z_m：为外部状态，常称为输出（状态）；

y_1~y_l：为内部状态，即时序电路的状态，简称“状态”。


3.1.2 时序电路的双稳态元件

- 锁存器：SR锁存器、/S/R锁存器、D锁存器
- 触发器：D触发器、SR触发器、JK触发器、T触发器

第三章：时序逻辑电路

时序逻辑电路基础

3.4 下面哪个电路为时序电路？为什么？



3.4 (a) $F_1 = \overline{\overline{AB} + \overline{A} + C}$

$= \overline{\overline{AB} + \overline{A} + \overline{AC} \cdot B}$

$= AB\overline{C}$

F_1 不仅与输入有关，还与中间变量 C 有关

(b) $F_2^{n+1} = \overline{\overline{AB}F_2^n \cdot \overline{\overline{AB}F_2^n} \cdot AB \cdot \overline{\overline{A} \cdot \overline{B}}}$

$= ABF_2^n + \overline{ABF_2^n} \cdot AB + \overline{A} \cdot \overline{B}$

$= ABF_2^n + AB + \overline{A} \cdot \overline{B}$

$= AB + \overline{A} \cdot \overline{B}$

F_2 只与输入 A、B 有关.

根据时序电路的定义，其输出不仅与电路现在的输入有关，还与电路过去的输入有关。此题可以先写出激励方程，激励方程和过去状态有关就是时序电路，否则则不是。

第三章：时序逻辑电路


同步时序电路分析与设计

分析步骤：（1）列出激励函数及输出函数表达式（Mealy或Moore型）；（2）根据触发器的次态方程得到各个状态变量的次态方程；（3）根据次态方程得到二进制状态表；（4）根据输出函数得到二进制状态输出表；（5）每个二进制状态分配一个状态名，得到状态输出表；（6）画出状态图；（7）电路特性描述，确定电路的逻辑功能。

第三章：时序逻辑电路

同步时序电路分析与设计

3.7 分析习题图 3.7 所示同步时序电路。写出激励方程、激励转换表及状态输出表。设对应 Q_2Q_1=00～11 的状态名为 S_0～S_3。



$$Q^{n+1} = T \cdot \overline{Q} + \overline{T} \cdot Q$$

(e) 次态方程

图中为T触发器，根据其次态方程得到激励方程和次态方程，以及输出函数如下：

Z= M(Mealy型)

第三章：时序逻辑电路

同步时序电路分析与设计

二进制状态转换表

Q_2Q_1 \ XY	00	01	10	11
00	00/1	01/1	01/0	00/0
01	01/1	10/1	00/0	01/0
10	11/0	00/0	10/0	11/0
11	10/0	11/0	11/0	10/0

状态转换表

Q_2Q_1 \ XY	00	01	10	11
S0	S0/1	S1/1	S1/0	S0/0
S1	S1/1	S2/1	S0/0	S1/0
S2	S3/0	S0/0	S2/0	S3/0
S3	S2/0	S3/0	S3/0	S2/0

激励转换表

Q_2Q_1XY	l	l
0000	0	0
0001	0	1
0010	0	0
0011	0	1
0100	0	1
0101	1	0
0110	0	1
0111	0	0
1000	1	0
1001	1	1
1010	1	0
1011	1	1
1100	1	1
1101	0	0
1110	1	1
1111	1	0

第三章：时序逻辑电路

同步时序电路分析与设计

同步时序电路**分析与设计**的比较：

分析过程

- 逻辑电路图
- 激励和输出函数
- 状态变量次态方程
- 二进制状态表
- （字母）状态表
- 状态图
- 功能特性描述

设计过程

5、画出**逻辑电路图**

4、选择触发器，确定**激励函数**和**输出函数**

3、状态分配求得**二进制状态表**

2、状态化简求得**最简状态表**

1、建立**原始状态图**和**状态表**

第三章：时序逻辑电路

同步时序电路分析与设计

3.14 化简下面原始状态表。

y \ x_2x_1	00	01	11
A	D/1	C/0	E/1
B	D/0	E/0	C/1
C	A/0	E/0	B/1
D	A/1	B/0	E/1
E	A/1	C/0	B/1

y^{n+1}/Z

完全给定同步时序电路的状态表化简：

找出最大等效类！

等效：1）输出完全相同；2）次态满足：相同、交错、维持、后续状态等效、次态循环这5个条件之一。

利用隐含表化简。

不完全给定（含有d）同步时序电路的状态表化简：

找出最小数量的最大相容类！

相容条件和等效对条件类似，注意d。

利用隐含表找相容对；利用合并图

确定最大相容类；采用覆盖闭合表

选择最小化相容类。


第三章：时序逻辑电路

同步时序电路分析与设计

3.14 化简下面原始状态表。

y \ x_2x_1	00	01	11
A	D/1	C/0	E/1
B	D/0	E/0	C/1
C	A/0	E/0	B/1
D	A/1	B/0	E/1
E	A/1	C/0	B/1

y^{n+1}/Z



最大等效类为（A,D），（B,C），（E），设（A,D），（B,C），（E）分别为A’，B’，C’

Y \ X_2X_1	00	01	11
A’	A’/1	B’/0	C’/1
B’	A’/0	C’/0	B’/1
C’	A’/1	B’/0	B’/1

第三章：时序逻辑电路

同步时序电路分析与设计

3.19 设计一个五进制可逆计数器。

分别用000~100表示5进制计数器中的 5个状态。（需要几个触发器？）

设当 x=1时，加1计数，当x=0时，减1计数；则可直接得到二进制状态表。此表无需化简和状态分配。

X / $Q_2Q_1Q_0$	0	1
000	100	001
001	000	010
010	001	011
011	010	100
100	011	000

$Q_2Q_1Q_0$ \ X	0	1
000	100	001
001	000	010
010	001	011
011	010	100
100	011	000

-

，也可

诺图，

Q Q^{n+1}	J K
0 0	0 d
0 1	1 d
1 0	d 1
1 1	d 0

激励表

表达式。

$$J_2 = \bar{x}\bar{Q}_1\bar{Q}_0 + xQ_1Q_0 \quad , \quad K_2 = 1$$

$$J_1 = \bar{x}Q_2 + xQ_0 \quad , \quad K_1 = \bar{x}\bar{Q}_0 + xQ_0$$

$$J_0 = Q_1\bar{Q}_0 + \bar{x}Q_2 + x\bar{Q}_2 \quad , \quad K_0 = 1$$

J_2

Q_1Q_0 \ xQ_2	00	01	11	10
00	1	d	d	0
01	0	d	d	0
11	0	d	d	1
10	0	d	d	0

J_1

Q_1Q_0 \ xQ_2	00	01	11	10
00	0	1	0	0
01	0	d	d	1
11	d	d	d	d
10	d	d	d	d

J_0

Q_1Q_0 \ xQ_2	00	01	11	10
00	0	1	0	1
01	d	d	d	d
11	d	d	d	d
10	1	d	d	1

K_2

Q_1Q_0 \ xQ_2	00	01	11	10
00	d	1	1	d
01	d	d	d	d
11	d	d	d	d
10	d	d	d	d

K_1


Q_1Q_0 \ xQ_2	00	01	11	10
00	d	d	d	d
01	d	d	d	d
11	0	d	d	1
10	1	d	d	0

K_0

Q_1Q_0 \ xQ_2	00	01	11	10
00	d	d	d	d
01	1	d	d	1
11	1	d	d	1
10	d	d	d	d

第三章：时序逻辑电路

同步时序电路分析与设计



$J_2 = \bar{x}\bar{Q}_1\bar{Q}_0 + xQ_1Q_0$ ， $K_2 = 1$

$J_1 = \bar{x}Q_2 + xQ_0$ ， $K_1 = \bar{x}\bar{Q}_0 + xQ_0$

$J_0 = Q_1\bar{Q}_0 + \bar{x}Q_2 + x\bar{Q}_2$ ， $K_0 = 1$

第三章：时序逻辑电路

3 脉冲异步时序电路的设计

脉冲异步时序电路的设计步骤基本上与同步时序电路的设计步骤一样。但须特别考虑：

(1) 输入信号x及触发器的时钟信号CLK取值为：

0—无脉冲　　1—有脉冲

(2) 采用简化的状态表和状态图。

(3) 在确定控制函数时，不仅要确定各触发器的控制输入信号，而且还需确定各触发器的时钟信号。


- 时钟信号CLK应是现态y及输入x的函数，
- 各触发器的输入控制信号（激励）Y应尽量使其仅为现态y的函数，这样使其具有保证电路正常工作所需的建立和保持时间。


(4) 状态不变时，令CLK=0，这样触发器的数据端（D触发器的D端等）变量就可认为是无关最小项d，这有利于激励函数的化简。

第三章：时序逻辑电路

异步时序电路分析与设计

3.27 用J- K和T触发器设计一个脉冲异步时序电路，该电路有2个输入信号X_1和X_2，当输入序列为“X_2- X_1 - X_1”（序列不重复）时，电路输出F为1，否则F为0。






第三章：时序逻辑电路

异步时序电路分析与设计

3.27 用J- K和T触发器设计一个脉冲异步时序电路，该电路有2个输入信号X_1和X_2，当输入序列为“X_2- X_1 - X_1”（序列不重复）时，电路输出F为1，否则F为0。



规则 I：在相同输入条件下，次态相同，安排现态相邻。


规则 II：在相邻输入条件下，同一现态，安排次态相邻。

规则III：输出完全相同，安排现态相邻。（有利于优化输出函数）

第三章：时序逻辑电路

异步时序电路分析与设计

3.27 用J- K和T触发器设计一个脉冲异步时序电路，该电路有2个输入信号X_1和X_2，当输入序列为“X_2- X_1 - X_1”（序列不重复）时，电路输出F为1，否则F为0。



注意：

1.无输入（控制）信号，状态保持不变

2.脉冲异步时序电路的输入限制：不允许2个或2个以上输入线上同时有输入脉冲

3.此例中状态11不存在，因此次态为d

(5) 确定激励函数、时钟函数、输出函数. (2个J-K触发器)

y_1y_2 \ x_1x_2	00	01	11	10
00	0	0	d	0
01	0	0	d	1
11	d	d	d	d
10	0	1	d	1

CLK_1

$CLK_1 = x_1y_2 + x_1y_1 + x_2y_1$

y_1y_2 \ x_1x_2	00	01	11	10
00	d	d	d	d
01	d	d	d	1
11	d	d	d	d
10	d	d	d	d

J_1

$J_1 = 1$

y_1y_2 \ x_1x_2	00	01	11	10
00	d	d	d	d
01	d	d	d	d
11	d	d	d	d
10	d	1	d	1

K_1

$K_1 = 1$

y_1y_2 \ x_1x_2	00	01	11	10
00	0	0	d	0
01	0	0	d	0
11	d	d	d	d
10	0	0	d	1

输出 $F = x_1y_1$

y_1y_2 \ x_1x_2	00	01	11	10
00	0	1	d	0
01	0	0	d	1
11	d	d	d	d
10	0	1	d	0

CLK_2

$CLK_2 = x_1y_2 + x_2\bar{y}_2$

y_1y_2 \ x_1x_2	00	01	11	10
00	d	1	d	d
01	d	d	d	d
11	d	d	d	d
10	d	1	d	d

J_2

$J_2 = 1$

y_1y_2 \ x_1x_2	00	01	11	10
00	d	d	d	d
01	d	d	d	1
11	d	d	d	d
10	d	d	d	d

K_2

$K_2 = 1$


Q	Q^{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0


激励表

第三章：时序逻辑电路

异步时序电路分析与设计

3.27 用J- K和T触发器设计一个脉冲异步…“X_2- X_1 - X_1”（序列不重复）时，电路输出F为1，否则…





第三章：时序逻辑电路

常用MSI时序逻辑器件及其应用

1. 计数器及其应用

- 计数器的分类及原理
- MSI计数器及其应用

串行计数器（CLK）、并行计数器（进/ 借位链）

任意计数器：强置位（异步置位、清零）电路、预置位电路

74LS163的应用

2. 寄存器及其应用

- 寄存器的分类
- MSI寄存器及其应用

3. 定时脉冲产生器

- 定时脉冲源电路
- 节拍脉冲产生器

第四章：可编程逻辑器件

4.1 简单PLD器件包括哪几种类型的器件？它们之间有什么相同点和不同点？

4.1

简单可编程逻辑器件（SPLD）包括可编程只读存储器(PROM)、可编程逻辑阵列器件（PLA）、可编程阵列逻辑器件（PAL），以及通用阵列逻辑器件（GAL）。

它们的共同点是以与阵列和或阵列作为核心逻辑资源，能够以“积之和”的形式实现布尔逻辑函数。

PROM的特点是:与阵列固定，或阵列可编程。

PLA的特点是：与阵列和或阵列都可编程。

PAL的特点是：与阵列固定，或阵列可编程。

GAL的特点是：它是在PAL的基础上，吸收了先进的浮栅技术，输出端都集成着一个可编程的输出逻辑宏单元（OLMC），通用性更强。


第四章：可编程逻辑器件

4.3 用PROM设计实现一个两位二进制加法器。

$S_1 = \sum(1,3,4,6,9,11,12,14)$

$S_2 = \sum(2,3,5,6,8,9,12,15)$

$S_3 = \sum(7,10,11,13,14,15,)$



4.3 二位加法器

设A，B为两个二位二进制数，S为相加结果，真值表如下：

A2	A1	B2	B1	S3	S2	S1
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

第四章：可编程逻辑器件

目前应用最广泛的PLD是 FPGA和CPLD，两者的特点和区别：

特征	基本结构	原理	配置
CPLD	乘积项(与或阵列)	析取范式	上电即可工作
FPGA	LUT	真值表	上电要配置

特征	逻辑粒度	单位成本	时延	容量/规模
CPLD	粗	较高	相对固定	小
FPGA	细	较低	不易确定	大

- FPGA和CPLD的界限逐渐模糊，有的内部集成了配置芯片的基于LUT的小容量可编程逻辑器件也被称为CPLD，如Altera的MAX II系列
- 总体而言，FPGA适合于复杂时序逻辑，CPLD适合于大规模组合逻辑