随堂测验：第一章


1、$(65)_{10}=(\ )_4=(\ )_{BCD}=(\ )_{余三码}$

2、已知典型格雷码：10101001，求它对应的二进制编码。

3、化简 F1= m4(0,2,5,7,8,10,13,15)为最简与或式。

随堂测验- 第二章第1次

1、分析下图逻辑电路，写出逻辑表达式。



2、用“与非- 与非”电路设计一个三路表决器，仅写出逻辑表达式。


输入：ABC，输出：F

功能：有大于等于2个输入为1时，输出为1.

3、$F=AB\overline{C}+AB$，判断是否存在逻辑险象？若有，存在哪种逻辑险象，如何消除?


随堂测验- 第二章第2次

1、用译码器74LS138和与非门实现 $F(x,y,z) = \prod M(1,3,4,6)$ 。



2、用选用 4 输入 1 位多路选择器（1/ 2 74LS153 ），实现

$F(x,y,z) = \sum m(1,2,4,7)$



随堂测验- 第三章第1次

1、对图1所示的原始状态表进行状态化简（写出过程）。

2、对图2所示的最小化状态表进行状态编码（写出过程）。

3、对图3所示的二进制状态表采用T触发器设计，

写出激励函数和输出函数（写出过程）。

图1.原始状态表

y \ x	0	1
A	B/0	C/1
B	A/0	D/1
C	E/1	C/0
D	E/1	D/0
E	E/0	A/0

图2.最小化状态表


y \ x	0	1
A	A/0	B/0
B	C/0	B/0
C	D/0	B/0
D	A/1	B/0

图3.二进制状态表

y_1y_0 \ x	0	1
00	10/0	10/0
01	11/1	01/0
11	01/1	10/0
10	00/0	01/0

随堂测验- 第三章第2次

1、采用右图所示的D触发器，设计一个模6的串行（异步）计数器，实现“1- 2- 3- 4- 5- 6- 1- 2- 3- …”的计数功能。要求写出简单的设计步骤，并画出电路图。




1.同步时序电路和脉冲异步时序电路：是否受统一的CLK引起电路状态的改变

2.同步清零、置位和异步清零、置位：清零、置位信号的有效是否受统一的CLK驱动

3.强置位电路必须要有异步清零、置位，通过清零、置位信号立刻可以改变电路状态

4.预置位电路适用于同步清零、置位，通过激励改变电路状态，更准确说预置位电路适用于同步时序电路



随堂测验- 第四章

1、多选题

(1) 下面关于SPLD的描述中，正确的有（　　）。

A. PROM是OTP器件　　B. PLA的与、或阵列都可编程

C. PAL的输出结构仅有组合输出

D. GAL可重复编程，输出可配置

(2) 下面关于FPGA的描述中，正确的有（　　）。

A. FPGA是一种定制的专用集成电路，无法在现场重新编程

B. 其结构分为可配置逻辑块、可编程I/ O模块和可编程内部连线

C. FPGA的逻辑功能由硬件描述语言（HDL）编写的程序决定

D. 主要采用LUT技术和SRAM存储

2、编程题：下面给出了VHDL编写的一个上升沿触发的JK触发器，请填写空缺内容：①、②、③。

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity JK_FF is
   Port (
      clk    : in  STD_LOGIC;      --     时钟信号
        rst_n   : in  STD_LOGIC;      --
异步复位（低电平有效）
        en     : in  STD_LOGIC;      --    时钟使能
        J      : in  STD_LOGIC;      -- J    输入
        K      : in  STD_LOGIC;      -- K    输入
        Q      : out STD_LOGIC;      --    输出
        Q_n    : out STD_LOGIC       --    反相输出
    );
end JK_FF;
```

```
architecture Behavioral of JK_FF is
   signal Q_int : STD_LOGIC;        --    内部Q值
begin
   process(clk, rst_n)
   begin
      if rst_n = '0' then           --  异步复位
                ①
      elsif    ②  then             --  上升沿触发
           if en = '1' then         --  时钟使能有效
              case J & K is
              ③
              end case;
         end if;
      end if;
   end process;

   Q  <= Q_int;                     --    输出赋值
    Q_n <= not Q_int;               --    反相输出
end Behavioral;
```