



### Introduction

#### Définition

- Un registre de longueur N est constitué de N bascules synchronisées sur la même horloge,
- Le nombre de bascules détermine la taille du mot binaire à stocker: ici N bits, on parle aussi de profondeur du registre,
- Les registres sont des zones de mémorisation interne des microprocesseurs.


#### Utilisation

- Mémoriser une information binaire,
- Transférer un mot binaire
  - Bit à bit, sur une même sortie, c'est-à-dire les N Bits en série,
  - Les N bits en même temps, sur N sorties, càd en parallèle (//),
- Décaler les bits, dans un sens ou dans l'autre,
- Par un re-bouclage, faire circuler le mot binaire (rotation).

# Décalage (1) •Décalage à droite

#### -Dans ce cas:

- Tous les étages sont commandés par la même horloge et sur le même front: circuit synchrone sur front ↑,
- L'entrée du registre se fait sur l'entrée de donnée e<sub>0</sub> de la bascule de gauche, cette entrée est, ici et arbitrairement, à 0,
- La sortie du registre se fait sur la sortie de donnée S<sub>7</sub> de la bascule de droite,
- Par construction: e<sub>i</sub> = S<sub>i-1</sub>, sauf pour e<sub>0</sub>,
- Au départ (conditions initiales: horloge<sub>0</sub>) les données sont présentent dans les bascules, ainsi:  $S_0 = D_0$ ,  $S_1 = D_1$ ...  $S_6 = D_6$  et  $S_7 = D_7$ ,




## Décalage (2)

#### Rotation à droite

- -Dans ce cas:
  - Circuit synchrone sur front ↑,
  - La sortie S<sub>7</sub> de la bascule de droite est bouclée sur l'entrée e<sub>0</sub> de la bascule de gauche,
  - La sortie du registre se fait sur la sortie de donnée S<sub>7</sub> de la bascule de droite,
  - Par construction:  $e_i = S_{i-1}$ , sauf pour  $e_0 = S_7$ ,
  - Au départ (conditions initiales: horloge<sub>0</sub>) les données sont présentent dans les bascules, ainsi:  $S_0 = D_0$ ,  $S_1 = D_1$ ...  $S_6 = D_6$  et  $S_7 = D_7$ ,

• Attention:





état état courant précédent

 sortie = D<sub>■</sub>  $D_6$  $D_7$  $D_0$  $D_3$  $D_5$  $D_2$  $D_4$ horloge<sub>a</sub> = clk  $D_7 \downarrow \rightarrow \text{sortie} = D_a$  $D_6$  $D_5$  $D_1$  $D_3$  $D_4$ horloge<sub>a</sub> = clk

### Décalage (3)

- Décalage à gauche
  - -Dans ce cas:
    - Circuit synchrone sur front ↑,
    - L'entrée du registre se fait sur l'entrée de donnée e<sub>7</sub> de la bascule de droite, cette entrée est, ici et arbitrairement, à 1,
    - La sortie du registre se fait sur la sortie de donnée S<sub>0</sub> de la bascule de gauche,
    - Par construction: e<sub>i</sub> = S<sub>i+1</sub>, sauf pour e<sub>7</sub>,
    - Au départ (conditions initiales: horloge<sub>0</sub>) les données sont présentent dans les bascules, ainsi: S<sub>0</sub> = D<sub>0</sub>, S<sub>1</sub> = D<sub>1</sub>... S<sub>6</sub> = D<sub>6</sub> et S<sub>7</sub> = D<sub>7</sub>,






### Décalage (3)

#### Décalage à gauche

- -Dans ce cas:
  - Circuit synchrone sur front ↑,
  - L'entrée du registre se fait sur l'entrée de donnée e<sub>7</sub> de la bascule de droite, cette entrée est, ici et arbitrairement, à 1,
  - La sortie du registre se fait sur la sortie de donnée S<sub>0</sub> de la bascule de gauche,
  - Par construction: e<sub>i</sub> = S<sub>i+1</sub>, sauf pour e<sub>7</sub>,
  - Au départ (conditions initiales: horloge<sub>0</sub>) les données sont présentent dans les bascules, ainsi:  $S_0 = D_0$ ,  $S_1 = D_1$ ...  $S_6 = D_6$  et  $S_7 = D_7$ , <sub>1</sub>



## Décalage (4)

#### Rotation à gauche

- Dans ce cas:
  - Circuit synchrone sur front ↑,
  - La sortie S<sub>0</sub> de la bascule de gauche est bouclée sur l'entrée e<sub>7</sub> de la bascule de droite,
  - La sortie du registre se fait sur la sortie de donnée S<sub>0</sub> de la bascule de gauche,
  - Par construction:  $e_i = S_{i+1}$ , sauf pour  $e_7 = S_0$ ,
  - Au départ (conditions initiales: horloge<sub>0</sub>) les données sont présentent dans les bascules, ainsi:  $S_0 = D_0$ ,  $S_1 = D_1 ... S_6 = D_6$  et  $S_7 = D_7$ ,

• Attention:

horloge

PRE

D

clk

CLR

1


état précédent  $D_5$  $D_0$  $\mathbf{D}_{\mathbf{A}}$  $D_3$  $D_{4}$  $D_2$  $D_6$ horloge = clk état courant  $D_5$  $D_6$  $D_2$  $D_3$  $D_4$  $\mathsf{D}_{\mathsf{1}}$ horloge\_ = clk

7/14

### Registres parallèles et séries (1)

#### Entrées parallèles – sorties parallèles


- Circuit synchrone sur front ↑,
- Les entrées de données  $e_i$  respectant les conditions d'utilisation:  $t_{pp}$ ,  $t_m$  (leçon 2, diapositive 10),
- Sont copiées en sorties Si sur le même front d'horloge après le temps t<sub>p</sub> (leçon 2, diapositive 10),
- MA<u>U et RAZ sont des forçages prioritaires asynchrones appliqués sur les CLR</u>; et les PRE, respectivement,
- Exemple: bascules D sur fronts montants.



### Registres parallèles et séries (2)

#### Entrées parallèles (//) – sortie série (1)


- Les entrées de données  $e_i$  respectant les conditions d'utilisation:  $t_{pp}$ ,  $t_m$  (leçon 2, diapositive 10), sont copiées en sorties  $S_i$  sur le même front d'horloge après le temps  $t_p$  ( $\Delta t$ , leçon 2, diapositive 10),
- En mode chargement  $D_i = e_i$ :  $\square$ ,
- En mode conversion // série (décalage): D<sub>i</sub> = Q<sub>i-1</sub>: □,
- Sortie série du registre sur Q<sub>3</sub>,
- RAZ et MAU sont des forçages prioritaires asynchrones appliqués sur les CLR; et les PRE; respectivement,
- Exemple: bascules D sur fronts montants.




### Registres parallèles et séries (3)

#### Entrées série – sorties parallèles


- Registre à décalage de 8 bits (8 bascules),
- 8 bits se présentent sur l'entrée de données série E<sub>DS</sub>,
- Au bout de 8 impulsions d'horloge ces 8 bits sont disponibles sur les 8 sorties //:  $Q_0$  à  $Q_7$ ,
- Exemple, CI:  $Q_i = 0$ ,
- Trame de données E<sub>DS</sub>:





Н	$Q_0$	$Q_1$	$Q_2$	$Q_3$	$Q_4$	$Q_5$	$Q_6$	Q <sub>7</sub>
CI	0	0	0	0	0	0	0	0
1	$D^0$	0	0	0	0	0	0	0
2	$D_1$	$D_0$	0	0	0	0	0	0
3	$D_2$	$D_1$	$D_0$	0	0	0	0	0
4	$D_3$	$D_2$	$D_1$	$D_0$	0	0	0	0
5	$D_4$	$D_3$	$D_2$	D <sub>1</sub>	$D_0$	0	0	0
6	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$	0	0
7	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$	0
8	$D_7$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$

### Registre universel intégré: 74 HC 194



#### **FUNCTION TABLE**

OPERATING MODES	INPUTS						OUTPUTS				
OPERATING MODES	СР	MR	S <sub>1</sub>	S <sub>0</sub>	D <sub>SR</sub>	D <sub>SL</sub>	D <sub>n</sub>	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	$Q_3$
reset (clear)	Х	L	Х	Х	Х	Х	Х	L	L	L	L
hold ("do nothing")	Х	Н	I	I	Х	Х	Х	$q_0$	q <sub>1</sub>	$q_2$	$q_3$
shift left	1	Н	h	I	Х	I	Х	q <sub>1</sub>	$q_2$	$q_3$	L
Siliit leit	<b>↑</b>	Н	h	I	X	h	Х	$q_1$	$q_2$	$q_3$	Η
shift right	1	Н	I	h	I	Х	Х	L	$q_0$	$q_1$	$q_2$
Shiit right	1	Н	I	h	h	X	Х	Н	$q_0$	$q_1$	$q_2$
parallel load	1	Н	h	h	Х	Х	d <sub>n</sub>	$d_0$	d <sub>1</sub>	d <sub>2</sub>	$d_3$

#### **Notes**

1. H = HIGH voltage level

h = HIGH voltage level one set-up time prior to the LOW-to-HIGH CP transition

L = LOW voltage level

= LOW voltage level one set-up time prior to the LOW-to-HIGH CP transition

q,d = lower case letters indicate the state of the referenced input (or output) one set-up time prior to the LOW-to-HIGH CP transition

X = don't care

↑ = LOW-to-HIGH CP transition

**CP: Clock Pulse** 

MR: Master Reset (actif sur 0 = 'L')

L'entrée série sur décalage à droite se fait sur  $D_{SR}$ , «Data Serial Right», L'entrée série sur décalage à gauche se fait sur  $D_{SI}$ , «Data Serial Left»,


La sortie série sur décalage à droite se fait sur Q<sub>3</sub>.

La sortie série sur décalage à gauche se fait sur  $Q_0$ .

# Applications (1)

### Retard logique


- Utilisation d'un registre à décalage (ici: de 8 bits, donc 8 bascules) à entrée et sortie de données série,
- D'une horloge (ici:  $f_H = 1MHz$ ,  $T_H = 1\mu s$ ),
- Les données entrantes sont retardées de n-T<sub>H</sub>,
   avec n le n° de la sortie. Exemple, ici: Q<sub>3</sub> et Q<sub>7</sub>.



# **Applications (2): UART (1)**Universal Asynchronous Receiver Transmitter

### • Émetteur récepteur asynchrone universel


- Ce composant est utilisé pour faire la liaison entre:
  - un système à µprocesseur, travaillant sur n bits (n fils en // constituant un bus de données)
  - et le port ou liaison série, travaillant sur 1 bit (1 fil),
- Le but est de limiter le nombre de fils de transmission,
- L'UART est ainsi un convertisseur de données // en données série et réciproquement.




### Application (3): UART (2)

#### Définitions

-Bus n bits (//)



- Trame UART (série)



- Données binaires série: D<sub>0</sub> à D<sub>n</sub>
- Bit de parité:
- Bit de départ (start) = 0: sta
- Bit de fin (stop) = 1: sto