
# 第2章 8086/8088微处理器及其系统

## 2.1计算机硬件结构

## 1.微型计算机组成



## 微型计算机硬件组成




- 1.微处理器 (CPU)
  - 由运算器、控制器和寄存器组成
- 2、存储器(内存/主存)
- 3、I/O接口(输入输出设备)
- 4、系统总线

I/O接口: CPU和IO设备交换信息的电路。


作用:速度匹配、信号驱动、电平转换,信号格式和类型转换等

# 冯·诺曼计算机结构



## 微处理器、微型计算机、微型计算机系统







# 2.计算机应用发展的两个主要方向

- 微处理器(MPU): 主要用于通用计算机。 只有CPU,侧重运算速度和数据吞吐能力。
- 微控制器(MCU): 主要用于嵌入式系统。 除了CPU还有集成有其他功能模块,侧重专用功能,如单片机、DSP、ARM芯片等。

## 3.总线



连接计算机系统的各部件(CPU、存储器、IO接口),用于传递信息的一组公用信号线。

1) 按照传送信号的类型分为:

地址总线 (AB): 单向

数据总线 (DB): 双向

控制总线 (CB): 双向



总线宽度: 总线上能同时传送二进制信息的位数。

8086 CPU 地址线 20位(根)

8086 CPU 数据线 16位(根)

8088CPU 地址线 20位(根)

8088 CPU 数据线 8位根 (内部数据线

为16)

80386 CPU AB DB 都为32

CORE CPU i7 AB 36 DB 64




■ 2) 总线按照空间上分(PC机结构)

片内总线 片间总线 系统总线(基于主板,大部件间的总线)

通讯总线 (两个系统间的总线)







### 4.存储器(内存)

- 2) 存储单元地址码

为正确访问内存信息, 给每 一个字节存储单位 编一个地址号。 从0开始, 顺序加1





CPU管理内存空间=2<sup>N</sup> BYTE(字节),N 为CPU地址线位(根)数

8086/8088 CPU 地址线 20位(根)

8086/8088CPU 管理内存 2<sup>20</sup> =1MB

例 某计算机地址线为24位,这款计算机能管理多少内存空间


 $2^{24}BTYE = 4MB$ 

#### 选择题

- 1.K60单片机是(),它是以CPU为核心,加上存储器、I/O接口和系统总线组成的。
- A.中央处理器 B.微处理器 C.微型计算机 D.微机系统
- 2.对地址总线为32位微机系统描述错误的是()
- A.管理最大内存空间为2048MB
- B.管理最大内存空间为4096MB
- C.管理最大内存空间为4GB
- D.是8086管理内存空间的2024倍




## 3) CPU读内存





## 4) CPU写内存




# 5.计算机工作过程



计算机的工作就是在不停地执行指令(语句

- )的过程,主要包括以下几步:
  - 1)取指令(取代码)
- 2) 译码(分析指令)
- 3) 执行
  - (1) 取数 (取参与运算的数)
  - (2) 运算(执行)
  - (3) 存数(保存结果)

结合指令完整执行过程,分析语句(指令) Y=X+3;(X,Y为变量)的完整执行过程。




结合指令完整执行过程,分析语句(指令) Y=X+3;(X,Y为变量)的完整执行过程。

- 1) CPU通过总线从内存的程序区取指令(二进制代码);
  - 2) CPU获取指令后译码(分析语句); 3)
    - (1) 从内存变量区取变量X的值;
    - (2) 计算X+3的值;
    - (3)将X+3的结果,通过总线送到数据区变量Y所在的内存单元。



# 2.2 8086/8088微处理器

#### 1.8086/8088微处理器内部结构



8086/8088CPU内部按功能结构上可以分成:

**执行单元(EU)**:主要负责分析;执行指令;计算偏移地址。

总线接口(BIU):主要完成取指令;取指令中需要用操作数据;生成寻址的物理地址。

二者通过 指令队列缓冲区 连接 内部数据线


### 2.8086/8088寄存器组

只有寄存器AX,BX,CX,DX可以分成高低8位


使用。

高8位	低8位	_	
AH	AL	AX	
BH	BL	BX 数据寄存器	
CH	CL	CX XXX 3 13 IAI	
DH	DL	DX J	
SP			
BP		基数指针	
SI		源变址 }变址寄存器 目的变址	
DI			
IP		指令指针 } 控制寄存器	
FLAG		状态标志	
CS		代码段 数据段 堆栈段 段寄存器	
DS			
SS			
ES		附加段	

8086/8088和 以往CPU工作 效率对比



## 哈佛结构



典型代表 DSP: 程序区和数据区有自己的总线。

## 2.3 内存管理



- 1.基本概念
- 1)位(Bit)

存储信息的最基本单元,存放一位二进制数(0,1)

2) 字节(BYTE)


8位二进制数(适用所有计算机系统)

$\mathbf{D}_{7}$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$\mathbf{D}_1$	$D_0$
			1			-	



### 3) 字 (WORD)

2字节组成一个字(8086等16位机),分高低字节。



32位机器 4字节组成一个字 64位机器 8字节组成一个字 4) 地址码:为正确访问内存信息,每一个字节单位给一个地址编号。

从0开始,顺序加1。

20根地址线能表示地址编号为

0000 0000 0000 0000B 00000H

0000 0000 0000 0000 0001B 00001H

1111 1111 1111 1110B FFFFEH

1111 1111 1111 1111B FFFFFH

5) 内存容量: 计算机的内存总字节数。


6) 读(内存):从内存中取数

7)写(内存):往内存中存数

8) 访问内存:对内存读写操作

### ■用内存单元表示数据

[0004H]=34H [0005H]=12H [1234H]=1EH [1235H]=2FH 表示字节数据



### ■用内存单元表示数据


[0004H]=1234H[1234H]=2F1EH

表示字数据

存放规则: 高对高

低对低

小端对齐 大端对齐



表示的字节还是字数据?

MOV AL, [0004H]; 字节 AL=34H

MOV AX, [0004H] ; 字 AX=1234H

MOV AL, [1234H]; 字节

AL=1EH

MOV AX, [1234H] ; 字 AX=2F1EH

١	MEN	
		0000H
		0001H
		0002H
		0003H
	34	0004H
	12	0005H
		0006H
1		
	1E	1234H
	2F	1235H
		1236H
		. <b></b>

## ■写内存

```
MOV [0004H], AL; 字节
     [0004H] ,AX; 字
MOV
 MOV [0004H],AX
     [0004H],AL
MOV
MOV [0005H],AH
```

MOV AX ,1234H

MOV [0003H],AL

MOV [0003H],1234H ; MOV AL,1234H

MOV [0004H],AH



## 2.段加偏移技术

1) 启用段加偏移的原因

## 问题:


8086/8088计算机管理的是20位地址总线,即能管理2<sup>20</sup>=1M Byte空间。但是CPU内部只有16位的寄存器。

### 解决方法:

把物理内存分成多个逻辑段,每个段可最大为2<sup>16</sup> = 64KByte,采用段起始地址加段内偏移地址来管理内存的方法。

### 2) 段加偏移技术的实现





段加偏移技术应用-1 物理地址 偏移地址 (16位) (20位) 段地址(16位) 00000H DS=0510H 05100H 段基地(20位) 0000H 10 05101H 0001H MOV AL, [0000H] 数据段


MOV AL, DS:[0000H] 执行语句: CPU访问DS×16+0000H单元, 读取其内容给AL:

执行后: AL=10H

150FCH 150FDH 150FEH 150FFH

**FFFFFH** 

03 FFFCH
0A FFFDH
FFFFH



段加偏移技术应用-3 物理地址 偏移地址 (20位) (16位) 段地址(16位) 00000H CS=2000H 段基地(20位) 20000H 0000H 10 20001H 0001H 代码段 2FFFCH **FFFCH** 03 **FFFDH** 2FFFDH 0A 2FFFEH **FFFEH** 04 2FFFFH **FFFFH** 0B **FFFFFH** 

#### 3) 段加偏移技术概念总结



- 把物理内存分成多个逻辑段,逻辑段为四种类型(代码段,数据段,堆栈段,附加段),系统中可以定义多个同一类型的逻辑段,每个逻辑段最大为64K字节空间,最小为16字节单元。
- **实际地址(物理地址)=段地址\*16+偏移地址** (20位) (16位) (16位)
- CPU管理内存采用的是20位实际地址(物理地址)

段基址:每个段的起始地址(20位物理地址),段基址选择必须是最低4位为0(20位二进制地址),即十六进制地址最低位为0。

■ 段地址: 段基址的高16位, 存放于段存器中(对应段地址存放于对应的段寄存器中(CS, DS, ES, SS))。

逻辑地址: 由段地址和偏移地址两部分组成,程序中使用逻辑地址。



■ 例 1已知 DS = 23A0H, 当前数据段的起始地址(段基址)是什么?

起始地址: DS x 16 = 23A00H


■ 例2 在数据段, DS = 8561H , 偏移地址为 3742H 的数据段的存储单元, 则此单元物理地址 = 85610H+3742H = 88D52H

在附加段,ES = 7A62H ,偏移地址为 E732H 的附加段的存储单元中,则此单元物理地址 = 7A620H + E732H = 88D52H。

在实际系统中不可能出现两个段的共用一个实际单元。

#### 例3 若某条指令执行前, CS=2000H,

IP=0000H, 求该条指令存放第一个字节单元的



例4 如果从存储器的 02000H 开始分配段区(连续存放), 代码段占用 8KB,数据段占用 2KB,堆栈段占用 256 个字 节。计算每个逻辑段的首末地址,并给出各段寄存的值

■ 8K= 2<sup>13</sup> =1000000000000B =2000H 所以代码段段内偏移地址范围:

0000H—1FFFH

2K= 2<sup>11</sup>=10000000000B = 800H
 所以数据段段内偏移地址范围:

0000H—7FFH

■ 256 = 2<sup>8</sup> = 100000000B = 100H 所以堆栈段段内偏移地址范围:

0000H—00FFH

■段寄存器的值为:

CS=0200H, DS=0400H, SS=0480H

	存储器
02000Н	
	ovn /b/H
	8KB 代码
03FFFH	
04000H	2KB 数据
047FFH	
04800H	
	256B 堆栈
048FFH	

■ 例5 有一100个字的存储区域, 其起始地址为 6250H: 2300H。写出这个存储区域首末单元的 物理地址。

■ 例6 如果从存储器的10000H地址开始分配段区,要求代码段占用4 K字节空间,数据段占用2 K字节空间、堆栈段占用512个字节空间。按代码段、数据段和堆栈段的顺序连续分段,试画出存储器分段地址分配示意图,指出CS、DS、SS各段寄存器内容是什么?

## 2.4 8086/8088微处理器引脚及功能

## ■1.引脚介绍

GND — 1	40 — V <sub>cc</sub> (+5 V)	GND — 1	$40 - V_{cc} (+5 V)$
$AD_{14} \longrightarrow 2$	39 — AD15	$A_{14} - 2$	39 — A <sub>15</sub>
$AD_{13}$ $\longrightarrow$ 3	$38 - A_{16}/S_3$	$A_{13} - 3$	$38 - A_{16}/S_3$
AD <sub>12</sub> — 4	$37 - A_{17}/S_4$	$A_{12} \longrightarrow 4$	$37 - A_{17}/S_4$
$AD_{11} - 5$	$36 - A_{18}/S_5$	$A_{11} - 5$	$36 - A_{18}/S_5$
$AD_{10} - 6$	$35 - A_{19}/S_6$	$A_{10} - 6$	$35 - A_{19}/S_6$
$AD_9 - 7$	34 <u>BHE</u> /S <sub>7</sub>	$A_9 - 7$	$34 \longrightarrow \overline{SS_0}$ (HIGH)
$AD_8 - 8$	$33 \longrightarrow MN/\overline{MX}$	$A_8 - 8$	$33 - NM/\overline{MX}$
$AD_7 - 9 8086$	32 — RD	$AD_7 - 9$	$32 \overline{RD}$
$AD_6 \longrightarrow 10^{8086}$	31 — $HOLD(\overline{RQ}/\overline{GT}_0)$	$AD_6 - 10^{-8088}$	31 — $HOLD(\overline{RQ}/\overline{GT_0})$
AD <sub>5</sub> — 11	$30 \longrightarrow \text{HLDA}(\overline{RQ}/\overline{GT_1})$	$AD_5 - 11$	$30 \longrightarrow HLDA(\overline{RQ}/\overline{GT_1})$
AD <sub>4</sub> — 12	$29 \longrightarrow \overline{WR}(\overline{LOCK})$	$AD_4 - 12$	$29 \longrightarrow \overline{WR}(\overline{LOCK})$
$AD_3 - 13$	$28 \longrightarrow M/\overline{IO}(\overline{S_2})$	$AD_3 - 13$	$28 \longrightarrow IO/\overline{M}(\overline{S_2})$
AD <sub>2</sub> — 14	$27 \longrightarrow DT/\overline{R}(\overline{S_1})$	$AD_2 \longrightarrow 14$	$27 \longrightarrow DT/\overline{R}(\overline{S}_1)$
AD <sub>1</sub> — 15	$26 \longrightarrow \overline{DEN}(\overline{S}_0)$	$AD_1 \longrightarrow 15$	$26 \longrightarrow \overline{DEN}(\overline{S}_0)$
$AD_0 - 16$	$25 \longrightarrow ALE(QS_0)$	$AD_0 \longrightarrow 16$	25 ALE(QS <sub>0</sub> )
NMI — 17	$24 \longrightarrow \overline{\text{INTA}}(QS_1)$	NMI — 17	$24 - \overline{INTA}(QS_1)$
INTR — 18	23 TEST	INTR — 18	23 — TEST
CLK — 19	22 — READY	CLK — 19	22 — READY
GND — 20	21 — RESET	GND — 20	21 — RESET






### 8086/8088工作模式

最大工作系统:系统中除了包含本身外 CPU外还包含协处理器(运算和I/O处理器)

最小模式模式:系统中只有8086/8088一个处理器

### 8086最小模式下的最小系统





## 8086/8088芯片的主要管脚


Savit 2 str


- 1、电源 (5V)
- 2、CLK
- 3、RESET
- 4、 *MN*/ *MX*
- 5、地址线
- **■6**、数据线
- **7**、控制线

ALE RD WR M/IO(IO/M) BHE DT/R

## RESET和CLK管脚









### 总线收发器8286(74LS245)

总线收发器8286,也叫总线驱动器,增加系统总线的带载能力




外设或存储器 数据总线




## 2.分时复用技术







### 锁存器



■ 锁存器 8282 74LS373








## 2.5 8086微处理器的(总线)时序

### 1.时钟周期

是CPU执行操作的最基本时间单元。

时钟信号由外部石英晶体和振荡电路产生,由CLK输入CPU:

T=1/f ,f为主频



- **486**前 主频=外频
- 后 主频=外频×倍频



### 2.总线周期(机器周期)


CPU与内存或I/O端口完成一次信息读写所需的时间。(访问内存和I/O端口所花时间) 一般由 4个时钟周期组成。

### 3.指令周期


执行一条指令所需的全部时间。包括:取指令,译码,执行全过程。

# SA VIL 2 FF LAND MICHAEL MICHA


## 8086读(存储器)总线时序




## 8088读(存储器)总线时序



## 8086写(存储器)总线时序



## 8088写(存储器)总线时序



#### ■练习题

- 1. <u>若8088</u>执行指令MOV DS:[1000H], AL指令时 其引脚信号 IO/M和WR的电平应是()
  - A、IO/M为低电平和WR为低电平
  - B、IO/M为低电平和WR为高电平
  - C、IO/M为高电平和WR为低电平
  - D、IO/M为高电平和WR为高电平
- 2.若8<u>0</u>86<u>执</u>行指令MOV AX, DS:[1000H]指令时, 其引脚信号M/IO和RD的电平应是()
  - A.M/IO为低电平和RD为低电平
  - B.M/IO为低电平和RD为高电平
  - C.M/IO为高电平和RD为低电平
  - D.M/IO为高电平和RD为高电平

- 3.K60单片机是以CPU为核心,加上存储器、I/O接口和系统总线组成的,它是()
- A.中央处理器 B.微处理器 C.微型计算机 D.微机系统
- 4.对地址总线为32位微机系统描述错误的是()
  - A.管理最大内存空间为2048MB
  - B.管理最大内存空间为4096MB
  - C.管理最大内存空间为4GB
  - D.是8086管理内存空间的2024倍
- 5.在80X86系统中,通常采用CPU的\_\_\_信号配合 \_\_\_实现地址和数据总线共用管脚的分时复用,采用\_\_\_实现提高总线的带载能力。

- 6.对计算机系统(不局限8086/8088)描述正确的是()
- A、计算机中的字节(BYTE)由8位(BIT)组成。
- B、计算机中的字(WORD)都为16位(BIT)。
- C、8086CPU的ALE地址锁存信号可以配合AD0-AD15引脚分时复用。
- D、定点计算机上也可以处理浮点数。
- 7.在8086/8088中,在T1状态,CPU往总线发出的信号是()。
- A) 数据 B) 状态 C) 地址 D) 不确定

- 8.计算机经加电复位后,执行第一条指令一般是\_\_\_\_指令,假如CS=1200H,IP=A000H,CPU将跳转到\_\_\_\_处执行程序。
- 9.8086/8088系统中,CPU执行每一条指令时都需要先访问\_\_\_获取指令,至少需要\_\_\_个时钟周期来取指令。
- 10.有120个字的存储区域,其起始地址为6250H:2AB0H,这个存储区域的首物理地址\_\_\_,末物理地址\_\_\_。

## 规则字 非规则字

- 规制字:字数据低字节从偶地址开始存放。
- 非规则字:字数据低字节从奇地址 开始存放。

MOV AX, DS:[0004H]


;偶地址存放规则字

AX=1234H

MOV AX, DS:[0005H]; 奇地址


;奇地址存放非规则字

AX=1112H



## 补: 8086奇偶体寻址





## 规则字 非规则字



MOV AL, DS:[1000H]

8086 ----被读的字节 //// 偶数地址 奇数地址

MOV AL, DS:[1001H]

MOV AX, DS:[1000H]

MOV AX, DS:[1001H]

8086

忽略的字节 一被读字的第1字节 一被读字的第2字节 忽略的字节



■ MOV AX, DS:[1000H]; 偶地址规则字 CPU读取一个字数据需要一个总线周期

■ MOV AX, DS:[1001H]; 奇地址非规则字 CPU读取一个字数据需要两个总线周期



■思考:

32位机器的规则字的首地址应该是什么特点?

例1 完整的执行指令 MOV AX , DS: [1234H] 包括取指、译码、执行三个过程 ,设计算机主频为5MHZ,此语句三个字节,存放IP=1000H,估算8086/8088分别完整执行此语句访问内存要多少时间?

答: 此语句需要在取指令和执行时访问内存 8086取指令2个总线周期 执行1个总线周期 t=(2+1)\*4\*T=12/5M T=1/f 8088取指令3个总线周期 执行2个总线周期 t=(3+2)\*4\*T=20/5M T=1/f ■ 例2 完整的执行指令MOV AX , [1231H],



包括取指、译码、执行三个过程,设计算机主 颇为5MHZ,此语句三个字节,存放IP=1000H,问8086/8088分别完整执行此语句访问内存需 要多少时间?

答:

此语句需要在取指令和执行时访问内存 8086取指令2个总线周期 执行2个总线周期( 非规则存放) t=(2+2)\*4\*T=16/5M 8088取指令3个总线周期 执行2个总线周期 t=(3+2)\*4\*T=20/5M

## 程序状态寄存器PSW(按位讨论)



CF(Carry Flag) :

运算(加减法)时最高进(借)位为1;不进(借)位为0

OF (Overflow Flag):

符号数运算溢出为1;不溢出为0

ZF(Zero Flag)

运算结果为整体为零,ZF=1;否则ZF=0



SF(Sign Flag)

最高位 为1 则SF=1; 最高位 0,则SF=0

PF(Parity Flag)

运算结果中低8位,1的个数

偶数则PF=1; 奇数则 PF=0

AF(Auxiliary Carry Flag)

D3向D4的进位(低4位的进位)

有进位AF=1 , 没进位AF=0



- FFH
- + 01H
- 1 00H

写出各标志位结果,并判断分别是符合数和无符号数结果是否正确?



FFH

+01H

CF=1; OF=0; ZF=0


1 00H

SF=0; PF=0; AF=1

- 看成符号数 结果正确
- 看成无符号数 结果不正确

### CPU的基本结构









#### 1.1946-1970

**技术特点:** 电子管和晶体管CPU阶段,体积大、功耗高、 集成度低、运算速度慢。(非微处理器)

#### 2.1971-1973

CPU进入单核微处理器时代

技术特点:中小规模集成电路,4位或8位微处理器。

#### 3.1974-1977

技术特点:中小规模集成电路,8位中档微处理器成为主流,1百万IPS。

#### 4.1974-1984

技术特点:16位微处理器,3um工艺,约2百万IPS.

典型代表: 8086/8088



#### 5.1985-1992

技术特点: 32位微处理器, 2um工艺, 指令周期约为 0.16us, 开始集成协处理器, 采用流水线, 千万级IPS。

#### 典型代表 Intel 80486

#### 6.1993-2002

**技术特点**: 32位微处理器,集成度更高,小于1um工艺,指令集更丰富、功能更强大,IPS突破1亿。

#### 典型代表 Intel 32位奔腾系列

#### 7.2003-2004

**技术特点:64**位微处理器,0.13um,晶体管集成度上亿,主 频高达2.0GHz。

典型代表 Intel 64位奔腾4系列

**8.2005-至今 技术特点:** 64位、多核、多线程处理器为主。低于100nm级的工艺制造。

典型代表 AMD Athlon 3,6 7,8,9,10. INTEL Core2,Core3

### 国内情况

- 2002 ,龙芯1(32位/MIPSII/7级流水线、266MHz)
- 2005,龙芯2(64位/0.18um/1GHz)相等于P4
- 2009 ,龙芯3A(4核/65nm/1GHz), 飞腾1000(8核64线程)
- 2012,龙芯3B-1500(8核/28nm/1.GHz)
- 2013 ,飞腾1500(16核/SPARC V9/40nm/1.GHz)