





工道老研/cskapyan com













工资之证(selection and













工道老研/ccke even com












工资之研 /colonyon com













工道·老班/selve year seem













工资之际 / selve over serve












工资之研 /collegues com













工道老研/cckanyan com













工资<del>之</del>研 /selve over som













工资之中 (selection and selection and selection













工资之研 /colonyon com













工造类研/colonian com













工道之际/selven see









工资之研 /colonyon com


# 专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器 (MDR)、程序寄存器 (PC) 和指令寄存器 (IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。

存/取的数据放到ACC中 设数据地址已放入MAR 取: M(MAR) → MDR (MDR) → ALU → ACC

存: (ACC) → MDR (MDR) → M(MAR)




# 专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(4) 简述完成指令LDA X的数据通路(X为主存地址, LDA的功能为(X)→ACC)。

 $X \rightarrow MAR$   $M(MAR) \rightarrow MDR$  $(MDR) \rightarrow ALU \rightarrow ACC$ 




# 专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(5) 简述完成指令ADD Y的数据通路(Y为主存地址, ADD的功能为(ACC)+(Y)→ACC)。

 $Y \rightarrow MAR$   $M(MAR) \rightarrow MDR$   $(MDR) \rightarrow ALU$ ,  $(ACC) \rightarrow ALU$   $ALU \rightarrow ACC$ 




# 专用数据通路方式-例题


下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

(6) 简述完成指令STA Z的数据通路(Z为主存地址, STA的功能为(ACC)→Z)。


 $Z \rightarrow MAR$ (ACC)  $\rightarrow MDR$ (MDR)  $\rightarrow M(MAR)$ 




工资字码/selves vers serse













工资<del>之</del>研 /cel/cov on com













工资之研 /colonyon com









工资之际 /selve year serve

# CPU的控制方式

CPU的控制方式:产生不同微操作命令序列所用的时序控制方式。

### 1. 同步控制方式

整个系统所有的控制信号均来自一个统一的时钟信号。 同步控制方式的优点是控制电路简单,缺点是运行速度慢。

### 2. 异步控制方式

异步控制方式**不存在基准时标信号**。

各部件按自身固有的速度工作,通过**应答方式**进行联络。 异步控制方式的优点是运行速度快,缺点是控制电路比较复杂。

### 3. 联合控制方式

对各种不同的指令的微操作实行大部分采用同步控制、小部分采 用异步控制的办法。

### 设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 选择CPU的控制方式 假设采用同步控制方式,
- 3. 安排微操作时序

一个机器周期内安排3个节拍(时钟周期)。

4. 电路设计

王道考研/CSKAOYAN.COM

# 安排微操作时序的原则

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

尽量安排在 一个节拍 内完成

原则三 占用 时间较短 的微操作

尽量 安排在一个节拍 内完成

并允许有先后顺序

王道考研/CSKAOYAN.COM

存储器空闲即可

在(3)之后

# 安排微操作时序-取指周期

原则一 微操作的 先后顺序不得 随意 更改

(1) PC  $\rightarrow$  MAR

原则二 被控对象不同的微操作

(2) 1  $\rightarrow$  R 存储器空闲即可

尽量安排在 一个节拍 内完成

(3) M ( MAR ) → MDR 在(1)之后

原则三 占用 时间较短 的微操作

并允许有先后顺序

在(3)之后

尽量 安排在一个节拍 内完成

在(4)之后

(5) OP (IR) → ID (6) ( PC ) + 1 → PC

(4) MDR → IR

在(1)之后

安排微操作时序-取指周期

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

 $T_0$  (2) 1  $\rightarrow$  R

 $T_0$  (1) PC  $\rightarrow$  MAR

 $T_1$  (3) M (MAR)  $\rightarrow$  MDR 尽量安排在 一个节拍 内完成

在(1)之后

原则三 占用 时间较短 的微操作

 $T_1$  (6) (PC) + 1  $\rightarrow$  PC 在(1)之后

尽量 安排在一个节拍 内完成

 $T_2$  (4) MDR  $\rightarrow$  IR

 $T_2$  (5) OP (IR)  $\rightarrow$  ID 在(4)之后

并允许有先后顺序


两个微操作占用时 间较短,根据原则 三安排在一个节拍


王道考研/CSKAOYAN.COM

王道考研/CSKAOYAN.COM

工资少证/selsover some

# 安排微操作时序-间址周期 原则一 微操作的 先后顺序不得 随意 更改 T₀ (1) Ad(IR) → MAR 原则二 被控对象不同的微操作 T₀ (2) 1 → R 尽量安排在 一个节拍 内完成 T₁ (3) M (MAR) → MDR 原则三 占用 时间较短 的微操作 T₂ (4) MDR → Ad(IR) 尽量 安排在 一个节拍 内完成 并允许有先后顺序





安排微樂	作时序-中断周期	
原则一 微操作的 先后顺序不得 随意 更改	T <sub>0</sub> (1) a → MAR	
原则二 被控对象不同 的微操作	$T_0$ (2) 1 $\rightarrow$ W	存储器空闲即可
尽量安排在 一个节拍 内完成	$T_0$ (3) 0 $\rightarrow$ EINT	硬件关中断
原则三 占用 时间较短 的微操作	$T_1$ (4) ( PC ) $\rightarrow$ MDR	内部数据通路空闲即可
尽量 安排在 一个节拍 内完成	$T_2$ (5) MDR $\rightarrow$ M(MAR)	在(3)之后
并允许有先后顺序	T <sub>2</sub> (6) 向量地址 → PC	在(3)之后
设计步骤: 1. 分析每个阶段的微操作序列 2. 选择CPU的控制方式	这些操作由中断隐指令完 注:中断隐指令不是一条: 中断周期由硬件完成的一 中断周期的三个任务: 1. 保存断点 2. 形成中断服务程序的》	指令,而是指一条指令的 系列操作
<ol> <li>安排微操作时序</li> <li>电路设计</li> </ol>	3. 关中断	干道考研/CSKAOYAN.CO

工资之际 /selve ver see







工作			1.	列出1	操作时间 	刊表	_		,				
周期 标记	节拍	状态 条件	微操作命令信号	CLA	COM	SHR	CSL	STP	ADD	STA	LDA	JMP	BAN
	T <sub>0</sub>		$Ad(IR) \rightarrow MAR$						1	1	1	1	1
IND			1 → R						1	1	1	1	1
间址	$T_1$		$M(MAR) \rightarrow MDR$						1	1	1	1	1
	T <sub>2</sub>		MDR→Ad (IR)						1	1	1	1	1
		ĪND	1 → EX						1	1	1	1	1
间址	周期标	志											


设计步骤 1. 列出掉		表		组合逻辑设计 ————————————————————————————————————								
2. 写出微 操作命令的 最简表达式	工作 周期 标记	节拍	状态 条件	微操作命令信号	CLA	СОМ	ADD	STA	LDA	JMP	BAN	
				$Ad(IR) \rightarrow MAR$			1	1	1			
		T <sub>0</sub>		$1 \rightarrow R$			1		1			
				$1 \longrightarrow W$				1				
	EX 执行	T <sub>1</sub>		$M(MAR) \rightarrow MDR$			1		1			
				$AC \rightarrow MDR$				1				
				(AC)+(MDR)→AC			1					
				$MDR \rightarrow M(MAR)$				1				
				MDR→AC					1			
		T <sub>2</sub>		0→AC	1							
				$\overline{AC} \rightarrow AC$		1						
				$Ad(IR) \rightarrow PC$						1		
			$A_0$	$Ad(IR) \rightarrow PC$							1	

工治<del>之</del>研 /selve over some












工资<del>之</del>研 /cel/cover com













工资<del>之</del>研 /cel/cover com













工资之中 / selven see









工资之际 / selve such see


# 微指令的地址形成方式-断定方式


1. 微指令的 下地址字段 指出 微指令格式中设置一个下地址字段,由微指令的下地址字 段直接指出后继微指令的地址,这种方式又称为**断定方式**。

某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下地址字段的位数至少是多少位?

王道考研/CSKAOYAN.COM








工资之际 /selection see





### 微程序控制单元的设计 取指周期-硬布线控制器的节拍安排 取指周期-微程序控制器的节拍安排 $T_0$ PC $\rightarrow$ MAR T₀ PC → MAR $T_0$ 1 $\rightarrow$ R $T_0$ 1 $\rightarrow$ R $T_1$ M (MAR) $\rightarrow$ MDR T₁ Ad ( CMDR ) → CMAR 6条微指令 $T_1$ (PC)+1 $\rightarrow$ PC T<sub>2</sub> M (MAR) → MDR $T_2$ MDR $\rightarrow$ IR $T_2$ (PC)+1 $\rightarrow$ PC $T_2$ OP(IR) $\rightarrow$ ID Ad ( CMDR ) → CMAR $T_4$ MDR $\rightarrow$ IR T<sub>4</sub> OP(IR) → 微地址形成部件 T<sub>5</sub> OP(IR) → CMAR 还需考虑如何读出这3条微指令, 以及如何转入下一周期 王道考研/CSKAOYAN.COM

微程序控制单元的设计
设计步骤:
1. 分析每个阶段的微操作序列
2. 写出对应机器指令的微操作命令及节拍安排
(1) 写出每个周期所需要的微操作(参照硬布线)
(2)补充微程序控制器特有的微操作:

a. 取指周期:
Ad (CMDR) → CMAR
OP (IR) → CMAR
b. 执行周期:
Ad(CMDR) → CMAR

3. 确定微指令格式
4. 编写微指令码点

工资之研 /colonyon com

# 微程序控制单元的设计

### 设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 写出对应机器指令的微操作命令及节拍安排
  - (1) 写出每个周期所需要的微操作(参照硬布线)
  - (2)补充微程序控制器特有的微操作:
  - a. 取指周期:

Ad ( CMDR ) → CMAR

OP (IR)  $\rightarrow$  CMAR

b. 执行周期:

Ad(CMDR) →CMAR

3. 确定微指令格式

根据微操作个数决定采用何种编码方式,以确定微指令的操作控制字段的位数。由微指令数确定微指令的顺序控制字段的位数。

最后按操作控制字段位数和顺序控制字段位数就可确定微指令字长。

4. 编写微指令码点

王道考研/CSKAOYAN.COM

# 微程序控制单元的设计

### 设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 写出对应机器指令的微操作命令及节拍安排
- (1) 写出每个周期所需要的微操作(参照硬布线)
- (2)补充微程序控制器特有的微操作:
- a. 取指周期:

Ad ( CMDR )  $\rightarrow$  CMAR

 $OP(IR) \rightarrow CMAR$ 

b. 执行周期:

Ad(CMDR) →CMAR

3. 确定微指令格式

根据微操作个数决定采用何种编码方式,以确定微指令的操作控制字段的位数。由微指令数确定微指令的顺序控制字段的位数。

最后按操作控制字段位数和顺序控制字段位数就可确定微指令字长。

4. 编写微指令码点

根据操作控制字段每一位代表的微操作命令,编写每一条微指令的码点。

王道考研/CSKAOYAN.COM

## 微程序设计分类

1. 静态微程序设计和动态微程序设计

静态 微程序无需改变,采用 ROM

动态 通过 改变微指令 和 微程序 改变机器指令

有利于仿真,采用 EPROM

2. 毫微程序设计

毫微程序设计的基本概念

微程序设计 用 微程序解释机器指令

毫微程序设计 用 毫微程序解释微程序


毫微指令与微指令 的关系好比 微指令与机器指令 的关系

王道考研/CSKAOYAN.COM


# 硬布线与微程序的比较

类 别对比项目	微程序控制器	硬布线控制器
工作原理	徽操作控制信号以微程序的形式 存放在控制存储器中,执行指令时 读出即可	微操作控制信号由组合逻辑电路 根据当前的指令码、状态和时序, 即时产生
执行速度	慢	快
规整性	较规整	烦琐、不规整
应用场合	CISC CPU	RISC CPU
易扩充性	易扩充修改	困难

王道考研/CSKAOYAN.COM












工资之中 follower com














工资之中 follower see





















工资<del>之</del>研 /cel/cover com





# 影响流水线的因素

### 2. 数据相关(数据冲突)

例题. 假设某指令流水线采用"按序发射,按序完成"方式,没有采用转发技术处理数据相关, 并且同一寄存器的读和写操作不能在同一个时钟周期内进行。若高级语言程序中某赋值语句为 x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应 的指令序列及其在指令流中的执行过程如下图所示。

I1 LOAD

R1, [a]  $([a]) \rightarrow R1$ 

12 LOAD 13 ADD

R2, [b] ([b]) -> R2

R1, R2

(R1)+(R2)->R2

I3与I1和I2存在数据相关,

14 STORE R2, [x] (R2) -> [x]则这4条指令执行过程中13的ID段和14的IF段被阻塞的原因各是什么? I4和I3存在数据相关。

		时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14	
I <sub>1</sub>	IF	ID	EX	M	WB										
$I_2$		IF	ID	EX	M	WB									
I <sub>3</sub>			IF				ID	EX	M	WB					
$I_4$							IF				ID	EX	М	WB	

王道考研/CSKAOYAN.COM

## 影响流水线的因素

### 2. 数据相关(数据冲突)

数据的基本操作:读(R)、写(W)

冲突的基本类型: RAW、WAR、WAW

RAW

注: "按序发射,按序完成"时,只可能出现RAW相关。

I1: ADD R5, R2, R4; (R2)+(R4) -> R5

12: ADD R4, R5, R3; (R5)+(R3) -> R4

WAR

I1: STA M, R2: (R2) -> M,M为主存单元

乱序发射,编写程序的时候希望I1在I2前完成,

但优化手段导致12在11前发射。

12: ADD R2, R4, R5; (R4)+(R5) ->R2

WRW

I1: MUL R3, R2, R1; (R2)\*(R1)->R3


存在多个功能部件时, 后一条指


12: SUB R3, R4, R5; (R4)-(R5)->R3

令可能比前一条指令先完成。

王道考研/CSKAOYAN.COM

工送之班/selvanyan sam  $^{2}$ 





# 流水线的分类

### 1. 部件功能级、处理机级和处理机间级流水线

根据**流水线使用的级别**的不同,流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。 **部件功能级流水**就是将复杂的算术逻辑运算组成流水线工作方式。例如,可将浮点加法操作分成求阶 差、对阶、尾数相加以及结果规格化等4个子过程。

**处理机级流水**是把一条指令解释过程分成多个子过程,如前面提到的取指、译码、执行、访存及写回5个子过程。

**处理机间流水**是一种宏流水,其中每一个处理机完成某一专门任务,各个处理机所得到的结果需存放 在与下一个处理机所共享的存储器中。

### 2. 单功能流水线和多功能流水线

按**流水线可以完成的功能**,流水线可分为单功能流水线和多功能流水线。

单功能流水线指只能实现一种固定的专门功能的流水线;

多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。

王道考研/CSKAOYAN.COM

## 流水线的分类

### 3. 动态流水线和静态流水线

按同一时间内各段之间的连接方式,流水线可分为静态流水线和动态流水线。

**静态流水线**指在同一时间内,流水线的各段只能按同一种功能的连接方式工作。

**动态流水线**指在同一时间内,当某些段正在实现某种运算时,另一些段却正在进行另一种运算。这样对提高流水线的效率很有好处,但会使流水线控制变得很复杂。

### 4. 线性流水线和非线性流水线


按流水线的**各个功能段之间是否有反馈信号**,流水线可分为线性流水线与非线性流水线。


线性流水线中,从输入到输出,每个功能段只允许经过一次,不存在反馈回路。


**非线性流水线**存在反馈回路,从输入到输出过程中,某些功能段将数次通过流水线,这种流水线 适合进行线性递归的运算。


王道考研/CSKAOYAN.COM

工送之班/selsesses see









工资<del>之</del>研 /cel/covier com