```
library ieee;
 1
     use ieee.std logic 1164 .all;
 2
     entity blocoDeControleFIFO is
 4
 5
        port (clk ff , rst ff, rd ff, wr ff: in std logic;
 6
               equal cont wd e rd, equal cont wd 1 e rd, equal cont wd e rd 1: in std logic;
 7
               led vazio ff, led cheio ff, load wr, load rd, clr ff: out std logic;
 8
               saida mv fifo: out std logic vector(2 downto 0));
 9
     end blocoDeControleFIFO;
10
11
     architecture ckt of blocoDeControleFIFO is
12
        type st is (start, p leitura, escrita, p escrita, leitura);
13
        signal estado : st;
14
        signal p l,p e: std logic;
15
        begin
16
            process (clk ff , rst ff)
17
            begin
18
               if rst_ff = '1' then
19
                  estado <= start ;</pre>
20
               elsif (clk ff'event and clk ff ='1') then
21
                  case estado is
22
                      when start =>
23
                         estado <= p leitura;
24
                      when p leitura =>
25
                         if (equal cont wd e rd='0') and (rd ff ='1') and (wr ff ='0') then
     estado <= leitura;
26
                         elsif (wr ff='1') then estado <= escrita;</pre>
27
                         else estado <= p leitura;</pre>
28
                         end if;
29
                      when escrita =>
30
                         if equal cont wd 1 e rd='1' then estado <= p escrita;
31
                         elsif (wr ff='1') and (rd ff='0') then estado <= escrita;</pre>
32
                         else estado <= p escrita;</pre>
33
                         end if;
34
                      when p escrita =>
35
                         if (equal cont wd e r \neq 0) and (wr ff = 1) and (rd ff=0) then estado
      <= escrita;
36
                         elsif (rd ff='1') then estado <= leitura;</pre>
37
                         else estado <= p_escrita;</pre>
38
                         end if;
                      when leitura =>
39
40
                         if equal cont wd e rd 1='1' then estado <= p leitura;</pre>
41
                         elsif (wr ff='0') and (rd ff='1') then estado <= leitura;</pre>
42
                         else estado <= p leitura;</pre>
43
                         end if;
44
                  end case ;
45
               end if;
46
           end process;
            clr ff <= '1' when estado = start else '0';</pre>
47
48
           load wr <= '1' when estado = escrita else '0';</pre>
           load rd <= '1' when estado = leitura else '0';</pre>
49
           p e <= '1' when estado = p_escrita else '0';</pre>
50
51
           p_l <= '1' when estado = p_leitura else '0';</pre>
52
53
            led vazio ff <= p l and equal cont wd e rd;</pre>
54
           led cheio ff <= p e and equal cont wd e rd;</pre>
55
56
            with estado select
57
               saida mv fifo <= "000" when start ,</pre>
58
               "001" when p_leitura,
               "010" when escrita,
59
60
               "011" when p_escrita,
61
               "100" when leitura;
62
     end ckt ;
```