1. True or False

T F T T T
T T T F

2. Processor

- (1) ALU指令最长延迟路径为: I-Mem, Regs, Mux, ALU, Mux 500ps + 220ps + 100ps + 180ps + 100ps = 1100ps
- (2) lw指令最长延迟路径为: I-Mem, Regs, Mux, ALU, D-Mem, Mux 500ps + 220ps +100ps +180ps +1000ps +100ps = 2100ps
- (3) 同(2), 因为lw指令路径最长。

3. Pipeline

(1) ALU1

ALU1 (可以不用填)

ALU2

ALU2

ALU1

ALU1 (可以不用填)

ALU1

(2) No,可以用bypass解决

No,第1、2条指令间用ALU2解决,第2、3条指令间用bypass解决 Yes,第2条指令需在EX级用ALU1计算地址,而r1的结果在MEM级后才得到, 无法解决

No, 可以用bypass解决

Yes,第1、2条指令间用ALU2解决,没有stall;但因为用了ALU2,r3的结果要等到MEM级以后才得到,无法解决第2、3条指令间的stall No,可以用ALU2解决

4. Cache

L2往I-L1写的时间 = 15 + 32 * 8 / 128 * 1 / 266M = 15 + 7.5 = 22.5ns L2往D-L1写的时间 = 15 + 16 * 8 / 128 * 1 / 266M = 15 + 3.75 = 18.75ns Memory往L2写的时间 = 60 + 64 * 8 / 128 * 1 / 133M = 60 + 30 = 90ns Buffer往L2写的时间 = 15 + 32 / 128 * 1 / 266M = 15 + 0.94 = 15.94ns L2往Memory写的时间 = 60 + 64 * 8 / 128 * 1 / 133M = 60 + 30 = 90ns

- (1) 98% * 0 + 2% * 80% * 22.5 + 2% * 20% * 50% * (90 + 22.5) + 2% * 20% * 50% * (90 + 90 + 22.5) = 0.99ns
- (2) 95% * 0 + 5% * 80% * 18.75 + 5% * 20% * 50% * (90 + 18.75) + 2% * 20% * 50% * (90 + 90 + 18.75) = 2.29ns
- (3) 5% * [95% * 15.94 + 5% * 80% * 15.94 + 5% * 20% * 50% * (90 + 15.94) + 5% * 20% * 50% * (90 + 90 + 15.94)] = 0.86ns
- (4) 0.7 + 0.99 * 1.1 + 20% * 2.29 * 1.1 + 5% * 0.86 * 1.1 = 2.34

5. Virtual memory

- (1) Size of page map entry in bits: 20 + 2 = 22Number of entries in the page map: $2^{40-16} = 2^{24}$
- (2) $2^{40-14} / 2^{40-16} = 4$
- (3) BE7A BE7A6004 N N 8 80286 Y N

70 708030 Y N

8 8BEEF Y Y

6. Choice

B C C C D

 $B \quad C \quad C \quad A \quad A$

A D D C C