

# Kapitel 7

Formale Spezifikation von Hardware:

1. Boolesche Ausdrücke
2. Binäre Entscheidungsdiagramme (BDDs)
3. **Anwendung: Formale Verifikation**

Albert-Ludwigs-Universität Freiburg


Dr. Tobias Schubert, Dr. Ralf Wimmer

Professur für Rechnerarchitektur  
WS 2016/17

- **Ziel:** Mit formalen Methoden weitgehend **automatisch** feststellen, ob der Entwurf korrekt ist.
  - **Hier:** Nur **grobe Prinzipien**, es gibt eine Vielzahl von Weiterentwicklungen, die auch im Einsatz sind.
- **Äquivalenz-Check:** Verleich der Spezifikation mit der Implementierung.
  - **Hier:** Komplexeres Beispiel (ein „Slice“ der **ReTI-CPU**) mit Hilfe von BDDs.
- **Eigenschafts-Check:** Überprüfung, ob bestimmte Eigenschaften gelten.
  - **Hier:** Abwesenheit von **Bus Contention** auf einem Bus.

# Schaltrealisierung der ALU

arithm.  
Operationen



$s_2$	$s_1$	$s_0$	
0	0	0	$0 \dots 0$
0	0	1	$[b] - [a]$
0	1	0	$[a] - [b]$
0	1	1	$[a] + [b] + c$
1	0	0	$a \oplus b = (a_{n-1} \oplus b_{n-1}, \dots, a_0 \oplus b_0)$
1	0	1	$a \vee b = (a_{n-1} \vee b_{n-1}, \dots, a_0 \vee b_0)$
1	1	0	$a \wedge b = (a_{n-1} \wedge b_{n-1}, \dots, a_0 \wedge b_0)$
1	1	1	$1 \dots 1$

# „0-tes Slice der ALU“

- Das „0-te Slice“ ist der Teil der kombinatorischen Logik, der den 0. Ausgang der ALU berechnet.
- Das Vorgehen für die gesamte CPU wäre **identisch**, die BDDs jedoch (sehr) viel größer.
- **Vorgehen:**
  - Erstelle die Funktionstabelle für den 0. Ausgang der ALU („Spezifikation“) und berechne das BDD dazu.
  - Bestimme die Hardware, welche den 0. Ausgang ansteuert („Implementierung“) und berechne das BDD dazu.
  - Sind die BDDs gleich, ist die Implementierung korrekt!

$\approx$  RoBDD

gg. Spezifikation


# Spezifikation für das 0-te Slice

<u>s<sub>2</sub></u>	<u>s<sub>1</sub></u>	<u>s<sub>0</sub></u>	0. Ausgang
0	0	0	$(0 \dots 0)_0 = \underline{0}$
0	0	1	$([b] - [a])_0 = b_0 \oplus a'_0 \oplus 1 = \underline{a_0 \oplus b_0}$
0	1	0	$([a] - [b])_0 = a_0 \oplus b'_0 \oplus 1 = \underline{a_0 \oplus b_0}$
0	1	1	$([a] + [b] + c)_0 = \underline{a_0 \oplus b_0 \oplus c}$
1	0	0	$(\underline{a \oplus b})_0 = \underline{a_0 \oplus b_0}$
1	0	1	$(\underline{a \vee b})_0 = \underline{a_0 \vee b_0}$
1	1	0	$(\underline{a \wedge b})_0 = \underline{a_0 \wedge b_0}$
1	1	1	$(1 \dots 1)_0 = \underline{1}$

s <sub>2</sub>	s <sub>1</sub>	s <sub>0</sub>	
0	0	0	0 ... 0
0	0	1	[b] - [a]
0	1	0	[a] - [b]
0	1	1	[a] + [b] + c
1	0	0	$a \oplus b = (a_{n-1} \oplus b_{n-1}, \dots, a_0 \oplus b_0)$
1	0	1	$a \vee b = (a_{n-1} \vee b_{n-1}, \dots, a_0 \vee b_0)$
1	1	0	$a \wedge b = (a_{n-1} \wedge b_{n-1}, \dots, a_0 \wedge b_0)$
1	1	1	1 ... 1


# BDD für die Spezifikation

$s_2 = 0$   
alle and. Variablen = 1  
 $\Rightarrow$  Fkt.-Wert = 1




- Variablenordnung:  $s_2, s_1, s_0, c, a_0, b_0$ .
- Reduziert bis auf Terminalknoten (wegen Übersichtlichkeit).

# Schaltrealisierung der ALU



# Hardware für das „0-te Slice“






# BDD für die Schaltrealisierung

$s_2 = 0$ , allen anderen  
Variablen = 1

$\Rightarrow$  Fkt.-Wert = 0



- Das BDD entspricht nicht dem für die Spezifikation!
- Irgendwo muss ein Entwurfsfehler sein!

# Im Entwurf ist ein Fehler – aber wo?

- Wir wollen nicht nur wissen, dass der Entwurf fehlerhaft ist, sondern den Fehler finden (und dann beheben)!

$$\begin{aligned} 0 \otimes 1 &= 1 \\ 1 \otimes 0 &= 1 \end{aligned}$$

- Dies wird „Diagnose von Entwurfsfehlern“ genannt.

- Ein mögliches Vorgehen: Finde eine Belegung der Eingänge, für die Spezifikation und Implementierung nicht übereinstimmen.

- Wir suchen also eine Belegung von  $(s_2, s_1, s_0, c, a_0, b_0)$ , für welche gilt:

$$\text{Implem.}(s_2, s_1, s_0, c, a_0, b_0) \neq \text{Spez.}(s_2, s_1, s_0, c, a_0, b_0).$$


bspw.  
per ITE-  
Funktion

- Mit BDDs ist das ganz einfach: Berechne BDD für  $\text{Implem.}(s_2, s_1, s_0, c, a_0, b_0) \oplus \text{Spez.}(s_2, s_1, s_0, c, a_0, b_0)$  und betrachte einen beliebigen Pfad zu 1-Terminalknoten.

$S_2 = 0$ , alle arith. Variablen  
auf 1


- Ergebnis der XOR-Verknüpfung der beiden BDDs:

Fk.-Wert = 1




- Ein Pfad zum 1-Terminal:  $s_2 = 0, s_1 = 1, s_0 = 0, c = 0$ .
- $a_0, b_0$  sind unbestimmt; setze z.B.  $a_0 = 0, b_0 = 0$ .
- Die ALU soll also  $[a] - [b]$  berechnen (da  $s_2 s_1 s_0 = 010$ ).


# Simulation der gefundenen Belegung (1/3)



# Simulation der gefundenen Belegung (2/3)



# Simulation der gefundenen Belegung (3/3)



# Analyse der Simulationsergebnisse

gerade Zahl

- Es werden zwei Zahlen subtrahiert, die mit „0“ enden. Das Ergebnis soll mit „1“ enden.  
ungerade
- Das kann nicht sein, die ALU subtrahiert falsch.
- Die Dateneingänge des Addierers sind richtig.
- Der Übertragseingang des Addierers ist aber falsch, er hätte bei Subtraktion 1 sein müssen!
- Der Fehler muss in der Logik liegen, die den Übertragseingang steuert. Das sind 4 Gatter.
- Tatsächlich sind ein AND- und ein XOR-Gatter vertauscht. Vgl. die (richtige) Folie aus Kap. 3.5.

The diagram illustrates a 2n-bit ripple-carry adder. It starts with two n-bit inputs,  $a$  and  $b$ . These inputs are fed into three parallel blocks labeled AND, OR, and EXOR. The AND block outputs  $s_1$  (propagate signal), the OR block outputs  $s_0$  (propagate signal), and the EXOR block outputs  $c_0$  (carry-in). The propagate signals  $s_1$  and  $s_0$  are then used to generate a sequence of carry signals  $c_1, c_2, \dots, c_n$  through a series of full-adder blocks  $A_0, A_1, \dots, A_n$ . Each full-adder block  $A_i$  takes two n-bit inputs and produces an n-bit sum output and a carry output. The carry signals  $c_1, c_2, \dots, c_n$  are used to generate the final 2n-bit sum output. A truth table for the propagate and carry signals is provided at the bottom right.

$s_2$	$s_1$	$s_0$	
0	0	0	0...0
0	0	1	$[b] - [a]$
0	1	0	$[a] - [b]$
0	1	1	$[a] + [b] + c$
1	0	0	

$s_2$	$s_1$	$s_0$	
0	0	0	$0 \dots 0$
0	0	1	$[b] - [a]$
0	1	0	$[a] - [b]$
0	1	1	$[a] + [b] + c$
1	0	0	$a \oplus b = (a_{n-1} \oplus b_{n-1}, \dots, a_0 \oplus b_0)$
1	0	1	$a \vee b = (a_{n-1} \vee b_{n-1}, \dots, a_0 \vee b_0)$
1	1	0	$a \wedge b = (a_{n-1} \wedge b_{n-1}, \dots, a_0 \wedge b_0)$
1	1	1	$1 \dots 1$



# Was hat die formale Analyse gebracht?

---

- Wir mussten den Fehler nach wie vor **manuell** suchen, ...
- ... allerdings in den **4 Gattern** und nicht in der **gesamten Schaltung**!
- Es gibt (komplexere) Diagnose-Ansätze, die **voll-automatisch** (oder fast voll-automatisch) arbeiten.
- Außerdem würden wir, wenn wir die Analyse mit der korrigierten Schaltung wiederholen, wissen, dass die Implementierung **nun korrekt** ist und wir **keine weiteren Fehler** suchen müssen!

# Ist die Analyse den Aufwand wert?


---

- Es ist **sehr kompliziert**, BDDs aufzuschreiben und ihre Verknüpfungen auszurechnen.
- Dadurch ist es auch **fehleranfällig**.
  - Woher weiß man, dass man bei den BDD-Operationen keinen Rechen- oder Schreibfehler gemacht hat?
- **Antwort:** **Software-Werkzeuge**, die Manipulation von BDDs übernehmen!
  - Diese können BDDs mit **Millionen Knoten** repräsentieren und in vertretbarer Zeit verarbeiten.
  - Spezifikation und Implementierung werden aus Dateien eingelesen und BDDs automatisch erzeugt/verglichen.
  - Standard in modernen Entwurfsabläufen!



- **Ziel:** Nachweis, dass eine **bestimmte Eigenschaft** immer gilt, manchmal gilt oder nie gelten kann.
- Es gibt **spezielle Sprachen**, um solche Eigenschaften zu formulieren. *LTL, CTL, CTL\**
- An dieser Stelle soll das Vorgehen am Beispiel von **Bus Contention** auf Bus **L** von ReTI illustriert werden.
- Konkret wollen wir zeigen, dass Treiber PCLd und OLD nie gleichzeitig enabled sind.

# Zur Erinnerung: ReTI-Aufbau



# Eigenschaftsprüfung: Bus Contention (1/2)

- low-aktiv*
- E  
I[31..24]*
- Weise nach, dass es keine Eingangsbelegung gibt, für die /PCLdoe und /OLdoe beide aktiv sind.
    - /PCLdoe enabled in der Execute-Phase (E = 1) für Befehle JUMP (I[31 : 30] = 11), Compute-Befehle (I[31 : 30] = 00) mit D = PC (I[25 : 24] = 00) und für MOVE-Befehl (I[31 : 28] = 1011) mit S = PC (I[27 : 26] = 00).
    - /OLdoe enabled in der Execute-Phase (E = 1) für Befehl LOADI (I[31 : 28] = 0111).

## Eigenschaftsprüfung: Bus Contention (2/2)

- **Eigenschaft:** Für alle Belegungen der relevanten Signale ( $E, I_{31}, I_{30}, I_{29}, I_{28}, I_{27}, I_{26}, I_{25}, I_{24}$ ) gilt stets:

$$\left( \frac{I_{31}}{I_{30}} \cdot \frac{I_{29}}{I_{28}} \cdot \frac{I_{27}}{I_{26}} \cdot \frac{I_{25}}{I_{24}} \right) \vee \frac{I_{31}}{I_{30}} \cdot \frac{I_{29}}{I_{28}} \cdot \frac{I_{27}}{I_{26}} \cdot \frac{I_{25}}{I_{24}} = 1.$$

- **Bedeutung:** Zu jedem Zeitpunkt muss mindestens eines der Signale 1 sein, sie sind nie gleichzeitig 0 (aktiv).

*ITE-Fkt.*

- **Vorgehen:** Berechne BDD für  $\frac{I_{31}}{I_{30}}$ , BDD für  $\frac{I_{29}}{I_{28}}$  und die OR-Verknüpfung der beiden BDDs. Diese muss 1 sein, d.h. aus nur einem 1-Terminalknoten bestehen.

- Falls nicht, liefern die Pfade zum 0-Terminalknoten die Belegungen, für welche die Eigenschaft verletzt ist!

OR  
↓  
[1]

- Wir haben eine **selbstverständliche** Aussage bewiesen (Signale bei unterschiedlichen Befehlen aktiv).
  - Der Entwerfer hätte aber, etwa bei der Logik-Optimierung, einen **Fehler** machen können, die zur Verletzung der Eigenschaft geführt hätte.
- Wir sind noch lange **nicht fertig**.
  - Auf dem L-Bus und auf anderen Bussen gibt es noch viele Möglichkeiten, wie Bus Contention auftreten kann.
  - Selbst wenn wir sämtliche Quellen für Bus Contention ausschließen, wissen wir **noch nicht**, dass der Prozessor **korrekt implementiert** ist. Wir wissen nur, dass keine Bus Contention auftritt.

- Eigene Produktklasse der Entwurfsautomatisierungsindustrie (auch in Deutschland).
- **Äquivalenzprüfung** ist Routine-Bestandteil beim Entwurf von komplexen Hardware-Produkten.
- **Eigenschaftsprüfung** spielt im Hardware- und im Software-Bereich eine immer größere Rolle, der Einsatz ist jedoch mit Schwierigkeiten verbunden.
  - Formulierung von Eigenschaften erfordert hochqualifizierte (und teure) Mitarbeiter.
  - Es ist oft nicht klar, wann genug Eigenschaften erstellt wurden und das Produkt als korrekt anzusehen ist.



# Zusammenfassung: Formale Spezifikation

---

- Boolesche Funktionen, boolesche Ausdrücke, kombinatorische Schaltkreise und BDDs sind ineinander transformierbar.
- Formale Verifikation kann Entwurfsqualität enorm steigern und die Entwurfszeiten reduzieren.
- Ein Großteil des Aufwandes kann von einem Rechner geleistet werden.
- Voraussetzung dafür ist eine formal-mathematische Beschreibung, die der Rechner ohne menschliche Hilfe interpretieren kann.