Kapitel 8.2b Speicherhierarchie

Albert-Ludwigs-Universität Freiburg

Dr. Tobias Schubert, Dr. Ralf Wimmer Professur für Rechnerarchitektur Institut für Informatik Technische Fakultät

Folien gehen zurück auf die Vorlesung...



Technische Grundlagen der Informatik II – Speicherhierarchie –

Dr. Tobias Schubert
Institut für Informatik
Lehrstuhl für Technische Informatik

1. Einführung



- ☐ Ein Speichersystem muss Speicher zur Verfügung stellen
 - o "Soviel Speicher wie möglich"
 - o Speicher sollte so schnell wie möglich sein
 - o Speicher sollte so günstig wie möglich sein
- □ Typische Werte im Jahr 2004


Speichertechnologie	Zugriffszeit	Kosten pro GByte			
SRAM	0.5 – 5 ns	\$4'000 – \$10'000			
DRAM	50 – 70 ns	\$100 – \$200			
Festplatte	5 – 20 ms	\$0.5 – \$2			

☐ Ziel: "Unbegrenzte" Menge von sehr schnellem Speicher kostengünstig zur Verfügung zu stellen

1. Technologische Trends



Entwicklung der Performance von CPUs und DRAM




2. Lokalitätsprinzip



- □ Lokalitätsprinzip: Programme greifen in einem kleinen Zeitintervall auf einen relativ kleinen Teil des Adressraums zu
- □ Temporale Lokalität (Lokalität in der Zeit)
 - o Wenn ein Zugriff auf eine Adresse erfolgt, wird auf diese Adresse mit "großer" Wahrscheinlichkeit bald wieder zugegriffen
 - Abarbeitung von Schleifen
- ☐ Räumliche Lokalität (Lokalität im Raum)
 - Wenn ein Zugriff auf eine Adresse erfolgt, werden mit "großer"
 Wahrscheinlichkeit bald Zugriffe auf in der Nähe liegende Adressen erfolgen
 - Verarbeitung von Array-Daten
- ☐ Aufgrund der Lokalität kann man Speichersysteme hierarchisch aufbauen
 - o Obere Stufe der Hierarchie: schneller und teurer Speicher (wenig)
 - o Untere Stufe der Hierarchie: langsamer und billiger Speicher (viel)

2. Übersicht – Speicherhierarchie






2. Speicherhierarchie



☐ Funktionsprinzip

- Daten werden in bestimmten Einheiten zwischen den Ebenen der Speicherhierarchie übertragen
- Daten werden nur zwischen benachbarten Ebenen übertragen
- Ist eine Dateneinheit auf einer Ebene vorhanden, muss sie auch auf den tieferen Ebenen vorhanden sein



2. Terminologie




- Hit (Treffer): Daten befinden sich im Speicher der Ebene, auf die aktuell zugegriffen wird
 - o Hit-Rate: Anteil der erfolgreichen Speicherzugriffe
 - So hoch, dass man immer von Miss-Rate spricht
 - o Hit-Time: Zeit für einen erfolgreichen Zugriff
 - Zeit, um Hit festzustellen & Zeit für den eigentlichen Datenzugriff
- Miss (Fehlzugriff): Daten befinden sich nicht im Speicher der Ebene, sondern müssen erst aus unterhalb gelegener Ebene geholt werden
 - o Miss-Rate: Anteil der Fehlzugriffe auf einer Ebene
 - Miss-Rate = 1 Hit-Rate
 - Miss-Penalty (Miss-Strafe): Zeit für das Bereitstellen der Daten aus der unteren Ebene
 - Zugriffszeit zur niedrigeren Speicherebene
 - Übertragungszeit zur höheren Speicherebene
- ☐ Mittlere Speicherzugriffszeit = Hit-Time + Miss-Rate * Miss-Penalty (gemessen in bspw. ns or clocks)

2. Caches



□ Speicherhierarchie: Cache ↔ Hauptspeicher



☐ Wichtige Fragen

- o Auf welchen Cacheblock wird ein Speicherblock abgebildet?
- o Wie stellt man fest, ob ein Datum im Cache ist, und falls ja, in welchem Cacheblock?
- o Welcher Cacheblock wird bei einem Cache-Miss ersetzt?
- o Was geschieht beim Schreiben eines Datums?




- □ Beim Cache mit direkter Abbildung (direct mapping) kann jeder Speicherblock nur an einer Stelle im Cache stehen
 - Einfachste Abbildung

Cacheblockadresse = Speicherblockadresse *mod* (Anzahl Cacheblöcke)

- Die Cacheblockadresse wird auch als Index bezeichnet
- o I.A. wählt man für die Anzahl der Cacheblöcke eine 2er-Potenz
 - Dadurch lässt sich die mod Operation besonders einfach realisieren
 - Für $mod(2^n)$ muss man nur die n niederwertigsten Bits der Adresse nehmen



- Beispiel
 - o 8 Cacheblöcke; ein Block besteht aus einem Wort
 - Cacheblockadresse = Speicherblockadresse mod 8 = Speicherblockadresse[2:0]



2. Cache-Struktur



□ Cache Tag

- Der Index (Cacheblockadresse) kann nicht eindeutig einer Speicherblockadresse zugeordnet werden
- Inhalt des Caches an dieser Position somit nicht eindeutig
- Deshalb verwendet man die restlichen Bits der Speicherblockadresse als so genannten Tag
 - Zu jedem Block im Cache auch den entsprechenden Tag speichern
- Auffinden von Daten durch Abgleich der Tags des gesuchten Blocks und des Cacheeintrages

☐ Valid Bit

- o Gibt an, ob ein Cacheeintrag gültig ist oder nicht
 - Am Anfang und nach jedem Leeren des Caches enthält der Cache keine gültigen Daten (Valid Bit wird auf 0 gesetzt)
 - Wenn der Cacheeintrag gültig ist, wird das Valid Bit auf 1 gesetzt

2. Cache-Zugriffe

Zeit



□ Beispiel

o 5-Bit Adressen, Cache mit direkter Abbildung, 8 Cacheblöcke, ein Block besteht aus einem Wort \rightarrow 32 Speicherblöcke

	Speicheradresse	Hit / Miss	Cacheblock
(1)	22 ₁₀ = 10110	miss	10110 <i>mod</i> 8 = 110
(2)	26 ₁₀ = 11010	miss	11010 <i>mod</i> 8 = 010
(3)	22 ₁₀ = 10110	hit	10110 <i>mod</i> 8 = 110
(4)	26 ₁₀ = 11010	hit	11010 <i>mod</i> 8 = 010
(5)	16 ₁₀ = 10000	miss	10000 <i>mod</i> 8 = 000
(6)	3 ₁₀ = 00011	miss	00011 <i>mod</i> 8 = 011
(7)	16 ₁₀ = 10000	hit	10000 <i>mod</i> 8 = 000
(8)	18 ₁₀ = 10010	miss	10010 <i>mod</i> 8 = 010

13

2. Cache-Struktur



Beispiel

4 KByte Cache mit direkter Abbildung 32-Bit Adressen, 1024 Cacheblöcke, ein Block besteht aus einem Datenwort


Wie viele Speicherbits braucht man für die Implementierung eines solchen 4 KByte (=32 KBit) Cache?

→
$$2^{10*}(32+20+1) = 53$$
 KBit!

data

tag

valid bit





- Daten werden im Cache in größere Blöcke abgelegt
 - o Cache-Eintrag besteht aus mehreren Datenwörtern
 - Nutzung der räumlichen Lokalität
 - Effizientere Datenübertragung
 - Jeder Block hat einen Tag
 - o Die einzelnen Worte im Block haben aufsteigende Adressen
 - o Die *l*-Bit Adresse wird aufgeteilt in
 - einen Tag,
 - einen n-Bit Index und
 - einen m-Bit Blockoffset
 - Der Blockoffset wählt unter den Worten eines Blocks aus




□ Beispiel



$$n = 8$$

$$m=4$$





- ☐ Mehrere Worte pro Block (Multiword Cache Block)
 - o Vorteile
 - Durch die Nutzung räumlicher Lokalität sinkt die Miss-Rate
 - Effizientere Speicherung, d.h. weniger Overhead durch Tags und Valid Bits
 - Effizienterer Datentransfer
 - o Nachteile
 - Wachsende Blockgröße → weniger Cacheblöcke (bei konstanter Cachegröße)
 - Blöcke werden immer öfter ersetzt, so dass die Lokalität nur schlecht ausgenutzt werden kann → Miss-Rate steigt wieder
 - Größere Miss-Penalty
 - Bei einem Cache-Miss müssen mehr Daten aus dem Speicher geladen werden
- Weitere Maßnahmen zur Reduktion der Miss-Rate
 - o Größerer Cache (teuer!)
 - Assoziativer Cache

2. Assoziativer Cache




- ☐ Assoziativer Cache hat für jeden Cacheindex k Einträge (Blöcke)
 - o Satz: Menge von Blöcken, die mit einem Indexwert referenziert werden
- □ Cache-Zugriff
 - Auswahl des Satzes mit dem Index der Adresse
 - o Parallel dazu Vergleich des Tag der Adresse mit allen k Tags der Cacheblöcke in diesem Satz
 - o bei 2ⁿ Cacheblöcken:
 - k = 1: Cache mit direkter Abbildung
 - k > 1: k-fach satzassoziativer Cache (k-Way Set Associative Cache), teilassoziativer Cache
 - $k = 2^n$: voll assoziativer Cache (Full Associative Cache)
 - O Vorteil
 - Miss Rate wird reduziert
 - o Nachteile
 - Hit Time wird etwas vergrößert
 - Bei großem k wird der Hardwareaufwand beträchtlich

2. Assoziativer Cache



□ Beispiel



2. Assoziativer Cache



\square Beispiel: n = 3, m = 0

One-way set associative (direct mapped)

Block	Tag	Data
0		
1		
2		
3		
4		
5		
6		
7		

Two-way set associative

Set	Tag	Data	Tag	Data
0				
1				
2				
3			·	

Four-way set associative

Set	Tag	Data	Tag	Data	Tag	Data	Tag	Data
0								
1								

Eight-way set associative (fully associative)

Tag	Data														

2. Verdrängungsstrategien



- □ Welcher Block wird verdrängt, wenn ein neuer Block geladen werden muss und keine freien Cacheblöcke mehr vorhanden sind?
- Cache mit direkter Abbildung
 - Keine Auswahl, da jeder Speicherblock auf genau einen Cacheblock abgebildet wird
- ☐ Assoziativer Cache
 - Zufällige Auswahl eines Blocks
 - Einfach in Hardware zu implementieren
 - o Least Recently Used: der am längsten nicht benutzte Block wird ersetzt
 - Zugriffszeiten auf die Blöcke müssen gespeichert werden
 - Aufwendig in Hardware zu realisieren, wird typischerweise bis k = 4 gemacht

2. Schreibtechniken




- □ Durchgängiges Schreiben (write-through)
 - Worte werden in den Cache und gleichzeitig in den Hauptspeicher geschrieben
 - Hauptspeicher und Cache immer konsistent, aber jede Schreib-Operation greift immer auch auf den (langsamen) Hauptspeicher zu
 - Modifikation der Daten erfolgt immer nur im Cache
 - Bei einem Write-Miss wird zuerst der Block in den Cache geladen und dann das Wort in den Cache und gleichzeitig in den Hauptspeicher geschrieben
 - Entlastung des Prozessor durch die Verwendung eines Pufferspeichers (write buffer)
 - Schreiben der Daten in Cache und (schnellen) Pufferspeicher, danach kann der Prozessor sofort weiterarbeiten
 - Ist die Rate, mit der der Prozessor Schreibinstruktionen ausführt, kleiner als die mittlere DRAM-Schreibzykluszeit, funktioniert write-through mit write buffer gut
 - Wenn nicht, füllt sich der Pufferspeicher und der Prozessor muss anhalten und warten, bis im Pufferspeicher wieder Platz ist

2. Schreibtechniken



□ Durchgängiges Schreiben (write-through & write buffer)



2. Schreibtechniken



- ☐ Zurückkopieren (write-back)
 - o Beim Schreiben wird das Wort nur in den Cache geschrieben
 - Hauptspeicher und Cache sind inkonsistent
 - Erst wenn der Cacheblock ersetzt werden muss, wird er in den Hauptspeicher zurückgeschrieben
 - Ein Dirty Bit gibt an, ob der Block verändert wurde oder nicht
 - Dirty Bit wird bei jedem Schreibzugriff auf den Block gesetzt
 - Beim Ersetzen des Blocks wird dieser nur dann in den Hauptspeicher zurückgeschrieben, wenn das Dirty Bit gesetzt ist
 - O Vorteil
 - Wenn die Schreibrate hoch ist, h\u00f6here Performance als write-through
 - o Nachteil
 - Aufwendigere Steuerung als write-through

2. Weitere Maßnahmen zur Cache-Optimierung



- □ Reduktion der Miss-Rate
 - o Cacheorganisation
 - Größere Blöcke
 - Größere Caches
 - Höhere Assoziativität
 - o Compileroptimierungen
 - Instruktionen: Umordnen der Instruktionen, um Instruction Misses zu reduzieren
 - Daten: array merging, loop interchange, loop fusion, blocking,
- Reduktion der Miss-Penalty
 - Multi-level Cache
 - Kleiner 1st Level Cache optimiert auf Hit-Time (geringe Assoziativität, kleine Blöcke)
 - Großer 2nd Level Cache optimiert auf Miss-Rate (höhere Assoziativität, große Blöcke)
 - o Victim Cache
 - Zusätzlicher "Cache", der kürzlich ersetzte Cacheblöcke ("victims") speichert

2. Weitere Maßnahmen zur Cache-Optimierung



- ☐ Reduktion der Miss-Penalty und der Miss-Rate
 - Blöcke werden auf Verdacht in Register, Caches oder so genannten Prefetch-Puffer geladen
 - Macht nur Sinn, wenn das Speichersystem freie Bandbreite zur Verfügung hat
 - Hardware Prefetching
 - Prefetching von Instruktionen

Bsp.: Alpha 21064 lädt zwei Blöcke bei einem Instruction Miss, der zweite Block kommt in einen separaten Puffer ("Stream Buffer"); beim nächsten Instruction Miss wird zuerst im "Stream Buffer" nach benötigtem Block gesucht

Prefetching von Daten

Bsp.: Stream Buffer, die dauernd mit den Blöcken der nächsten Adressen nachgeladen werden

- o Software Prefetching
 - Compiler fügt spezielle prefetch-Instruktionen ein

3. Zusammenfassung – 4 wesentliche Fragen



- 1. Wo wird ein Block platziert?
 - direkt abgebildet
 - teilassoziativ
 - vollassoziativ
- 2. Wie wird ein Block gefunden?
 - direkt abgebildet: Index
 - teilassoziativ: Index & Suche unter den Blöcken (paralleler Vergleich)
 - vollassoziativ: Suche unter allen Blöcken bzw. Tabelle mit Abbildungen
- Welcher Block wird bei einem Miss ersetzt?
 - Zufällig bestimmter Block
 - "Least Recently Used"-Strategie
- 4. Was geschieht beim Schreiben?
 - Durchgängiges Schreiben
 - Zurückkopieren