### Kapitel 5

### Timing:

- 1. Physikalische Eigenschaften
- 2. Timing wichtiger Komponenten
- 3. Exaktes Timing von ReTI

Albert-Ludwigs-Universität Freiburg

Dr. Tobias Schubert, Dr. Ralf Wimmer


Professur für Rechnerarchitektur WS 2016/17

## Es gilt:

Bei hinreichend langsamem Takt funktioniert der Rechner.

### Frage:

- Wie schnell kann man den Rechner takten?Wie lange muss ein Takt mind. sein?
- → Ersetze idealisiertes Timing durch exakte Timinganalyse
- → Gesucht: Untere Grenze für Zykluszeit t<sub>c</sub>





WS 2016/17 TS/RW – Kapitel 5 2 / 45


# Schritte der Analyse

- Einhalten von Setup- und Hold-Zeiten der Kontrolllogik
- Vermeidung von Bus-Contention
- PC-Inkrementierung
- Compute-Befehle:OE: Compute Memory
- 5 Fetch, Load, Store, Jump
  - Wir werden uns auf Compute-Befehle beschränken.




WS 2016/17 TS/RW – Kapitel 5 3

# Timing der Kontrolllogik (1/3)



- Setupzeit der Dateneingänge bis ck ist  $t_{SDC}^+ \ge 0.88$ , Setupzeit der Dateneingänge bis /ck ist  $t_{SDC}^- \ge 0.88$ .
- Dateneingänge  $(s_0, s_1, E, I, ACC, reset)$  müssen rechtzeitig bereit sein.
- Alle Dateneingänge sind Ausgangssignale von FFs, die mit ck getaktet werden.

# Timing der Kontrolllogik (2/3)



- Wähle eine beliebige steigende Taktflanke Pi als zeitlichen Bezugspunkt.
- Die Dateneingänge sind also bereit zur Zeit  $\tau_{PCQ} = \underbrace{[0.12, 0.26]}_{\text{(Verzögerung eines D-FF)}}$ .
- Die nächste steigende Taktflanke von  $\frac{/ck}{2}$  ist bei  $\frac{t_c}{2}$  + [0.01,0.15], die nächste steigende Taktflanke von ck bei  $t_c$ .

steigende Taktflanke von 
$$ck$$
 bei  $t_c$ .

$$\Rightarrow \frac{t_c}{2} + \underbrace{0.01}_{\text{Inverterverzögerung}} \ge \underbrace{0.88}_{t_{\overline{SDC}}} + \underbrace{0.26}_{\tau_{PCQ} \text{ für FFs}}, \text{ d.h. } t_c \ge 2.26.$$

$$\Rightarrow t_c \ge \underbrace{0.88}_{t_{\overline{SDC}}} + \underbrace{0.26}_{\tau_{PCQ} \text{ für FFs}} = 1.14$$

# Timing der Kontrolllogik (3/3)


- Hold-Zeiten sind unkritisch:
  - FFs, die mit ck getaktet sind:  $t_{HDC}^{+} \geq 0.06$  und Eingangsdaten werden mindestens noch 0.12 ns nach steigender Flanke von ck gehalten (Verzögerung D-FF).
  - FFs, die mit /ck getaktet sind:  $t_{HDC}^- \ge 0.06$  und Eingangsdaten werden sowieso noch einen halben Takt nach steigender Flanke von /ck gehalten (+ D-FF-Verzögerung).

■ 
$$t_c \ge 2.26$$



# Compute-Befehle


Am zeitkritischsten ist Compute memory!



-REGINAL SECTION OF THE SECTION OF T

WS 2016/17 TS/RW – Kapitel 5 8 / 45








# Analyse allgemein

- Beginn der Analyse bei P3 von Fetch als zeitlicher Bezugspunkt.
- Bei P3 von Fetch wird der Befehl ins Instruktionsregister übernommen.






# I-Ausgänge (1/2)

### I-Ausgänge gültig bei



	D-FF	Bezeichnung	t <sup>min</sup>	tmax
	$t_{SDC}$	Setupzeit von D bis ck	0.08	
	t <sub>HCD</sub>	Holdzeit von <i>D</i> nach <i>ck</i>	0.14	
_	τ <sub>PCQ</sub>	Verzögerungszeit von ck bis Q	0.12	0.26
	$\tau_{PDQ}$	Verzögerungszeit von D bis Q	0.10	0.21

- 08 I<sub>23</sub>...I<sub>0</sub> wird über Treiber IAd auf Adressbus gegeben.
- $0^8$  ist eine Konstante und steht daher ebenfalls zu  $\tau_1$  bereit.



WS 2016/17 TS/RW – Kapitel 5 11 / 45

$$\tau_1 = [0.12, 0.26]$$

$$t_c \ge 2.26$$



# I-Ausgänge (2/2)


*IAd* enabled bei *N*0 von Execute, d.h. /*IAdoe* aktiv zur Zeit


$$\frac{\tau_2}{t_c} = \frac{t_c + \frac{t_c}{p,al}}{t_c + \frac{t_c}{2} + [0.13, 0.56]}$$

$$= \frac{3}{2}t_c + [0.13, 0.56]$$

I schon gültig vor Aktivierung von IAd bei Punkt 2, falls

$$\frac{\max(\tau_1)}{0.26} \leq \frac{\min(\tau_2)}{\frac{3}{2}t_c + 0.13} \Leftrightarrow \frac{\frac{3}{2}t_c}{t_c} \geq 0.13 \Leftrightarrow t_c \geq 0.09$$







- $\tau_1 = [0.12, 0.26]$
- $\mathbf{v}_2 = t_c + \tau_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56]$




# Gültiges A (1/2)

### $\rightarrow$ A gültig zur Zeit

$$\tau_3 = \tau_2 + \underbrace{[0.03, 0.11]}_{\text{Enable Zeit Treiber}}$$
$$= \frac{3}{2}t_c + \underbrace{[0.16, 0.67]}$$

	Tristate-Treiber	min	max
$\tau_{PZL}$	Enable-Zeiten	0.03	0.10
$\tau_{PZH}$	Enable-Zeiten	0.03	0.11
$\tau_{PLZ}$	Disable-Zeiten	0.03	0.11
$\tau_{PHZ}$	Disable-Zeiten	0.03	0.10
$\tau_{PLH}$	Umschaltverzögerung bei /OE = 0	0.02	0.07
$\tau_{PHL}$	Umschaltverzögerung bei /OE = 0	0.03	0.10




15 / 45

$$\begin{aligned}
& \mathbf{\tau}_1 = [0.12, 0.26] \\
& \mathbf{\tau}_2 = t_c + \tau_{\rho, al}^- = \frac{3}{2}t_c + [0.13, 0.56] \\
& \mathbf{\tau}_3 = \tau_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67]
\end{aligned}$$

$$t_c \ge 2.26$$



# Gültiges A (2/2)



- ASMd immer enabled
- ightarrow nur Treiber-Verzögerung berücksichtigt
- ightarrow A an SM bei




WS 2016/17 TS/RW – Kapitel 5

$$\begin{aligned} & \mathbf{\tau}_1 = [0.12, 0.26] \\ & \mathbf{\tau}_2 = t_c + \tau_{\rho, al}^- = \frac{3}{2}t_c + [0.13, 0.56] \\ & \mathbf{\tau}_3 = \tau_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67] \\ & \mathbf{\tau}_4 = \tau_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77] \end{aligned}$$

■  $t_c \ge 2.26$ ■  $t_c > 0.09$ 



# Daten am Speicherausgang (1/3)




- Lesezugriffszeit von SRAM: [0.0,12.0] (siehe Daten von CY7C1079DV33)
- → Gültige Daten am Speicherausgang bei

$$\tau_5 = \underbrace{\tau_4 + [0.0, 12.0]}_{= \frac{3}{2}t_c + [0.18, 0.77] + [0.0, 12.0]}$$
$$= \underbrace{\frac{3}{2}t_c + [0.18, 12.77]}_{= \frac{3}{2}t_c + [0.18, 12.77]}$$

 Das ist aber nur korrekt, wenn der Ausgangstreiber durch /SMDdoe rechtzeitig enabled ist!



# Daten am Speicherausgang (2/3)



SRAM CY7C1079DV33			
Symbol	Bezeichnung	t <sup>min</sup>	tmax
tacc	Lesezugriffszeit		12.0
t <sub>OED</sub>	Zeit von $/SMDdoe = 0$ bis $D$	,	7.0

- /SMDdoe aktiviert zur Zeit  $\underline{\tau'} = \underline{2 \cdot t_c} + \tau_{p,al}^+ = 2 \cdot t_c + [0.12, 0.41].$
- Daten am Speicherausgang aufgrund Treiber-Enable gültig zur Zeit  $\underline{\tau}'' = \underline{\tau}' + [0.0, 7.0] = 2 \cdot t_c + [0.12, 7.41].$
- $\Rightarrow$  Daten am Speicherausgang <u>gültig</u> spätestens zur Zeit  $\underline{t'''} = \max(\max(\tau_5), \max(\tau''))$ .



WS 2016/17 TS/RW – Kapitel 5 20 / 45

# Daten am Speicherausgang (3/3)

- Daten am Speicher usgang gültig zur Zeit  $t''' = \max(\max(\tau_5), \max(\tau''))$ .
- Bedingung für  $\max(\tau_5) \ge \max(\tau'')$ :

$$\frac{\frac{3}{2}t_c + 12.77}{\frac{1}{2}t_c} \geq \underbrace{2 \cdot t_c + 7.41}_{5.36} \Leftrightarrow t_c \leq 5.36 \Leftrightarrow t_c \leq 10.72$$

- Wir nehmen ab jetzt an, dass die Taktperiode  $t_c \le 10.72$  ist und rechnen mit  $\max(\tau_5)$  weiter.
- (Es gilt auf jeden Fall  $\min(\tau_5)$  (=  $\frac{3}{2}t_c + 0.18$ ) <  $\min(\tau'')$  (=  $2 \cdot t_c + 0.12$ )
- Sollte sich später ergeben, dass die minimale Taktperiode  $t_c > 10.72$ , dann müssten wir die Rechnung nochmals korrigieren.



$$\tau_{1} = [0.12, 0.26]$$

$$\tau_{2} = t_{c} + \tau_{p,al}^{-} = \frac{3}{2}t_{c} + [0.13, 0.56]$$

$$\tau_{3} = \tau_{2} + [0.03, 0.11] = \frac{3}{2}t_{c} + [0.16, 0.67]$$

$$\tau_{4} = \tau_{3} + [0.02, 0.10] = \frac{3}{2}t_{c} + [0.18, 0.77]$$

$$\tau_{5} = \tau_{4} + [0.0, 12.0] = \frac{3}{2}t_{c} + [0.18, 12.77]$$

$$\tau_{6} \geq 0.09$$


$$\tau_{c} \leq 10.72$$



### Daten auf R

*DRd* enabled bei *P*0 von Execute, also einen Takt vor Ausgangstreiber von *SM* 


- $\rightarrow$  Enable nicht kritisch
- ightarrow Daten auf R spätestens bei



$$\tau_6 = \tau_5 + [0.02, 0.10] \text{ (Treiber-Verzögerung)}$$

$$= \frac{3}{2}t_c + [0.20, 12.87]$$

$$\downarrow 0$$
ALLIDING



$$\begin{array}{l} \blacksquare \quad \tau_1 = [0.12, 0.26] \\ \blacksquare \quad \tau_2 = t_c + \tau_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56] \\ \blacksquare \quad \tau_3 = \tau_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67] \\ \blacksquare \quad \tau_4 = \tau_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77] \\ \blacksquare \quad \tau_5 = \tau_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77] \\ \blacksquare \quad \tau_6 = \tau_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87] \\ \blacksquare \quad t_c \ge 0.09 \\ \blacksquare \quad t_c < 10.72 \\ \end{array}$$



### Daten auf *L*

- Registerausgänge  $r \in \{PC, ACC, IN1, IN2\}$  schon seit letzter Execute-Phase gültig.
- → nicht kritisch
  - Treiber rLd enabled bei P0 von Execute, d.h. wie auch bei DRd ist Zeit zum Enablen unkritisch im Vergleich zu t<sub>6</sub>.



WS 2016/17 TS/RW – Kapitel 5 25 / 4:

# $f[2:0], c_{in}$

- f[2:0],  $c_{in}$  werden durch den kombinatorischen Schaltkreis der Kontrolllogik aus  $I_{31}, \ldots, I_{24}$  berechnet.
- *I*-Ausgänge aber schon gültig bei  $\tau_1 = [0.12, 0.26]$ .
- Verzögerungszeit des kombinatorischen Schaltkreises  $< t_{SDC}^+ = 0.88$
- f[2:0],  $c_{in}$  gültig spätestens bei  $t_7 = 0.26 + 0.88 = 1.14$ .
- $\rightarrow$  völlig unkritisch verglichen mit  $\max_{r}(\tau_6) = \frac{3}{2}t_c + 12.87$



WS 2016/17 TS/RW – Kapitel 5 26 / 45

■ 
$$au_1 = [0.12, 0.26]$$
  
■  $au_2 = t_c + au_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56]$   
■  $au_3 = au_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67]$   
■  $au_4 = au_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77]$   
■  $au_5 = au_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77]$   
■  $au_6 = au_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87]$   
■  $au_7 = 1.14$ 




# Voraussetzungen für die exakte Timinganalyse von Compute memory

#### ALU

- Analyse der ALU (32-Bit mit Conditional Sum) unter folgender Annahme:
  - Funktionsselect-Signale liegen 0.28 ns vor den Daten an (unkritisch, da  $t_7 + 0.28 = 1.14 + 0.28 = 1.42 < min(\tau_6) = \frac{3}{2}t_c + 0.20$ ).
  - Resultatsausgänge gültig 3.25 ns nachdem die Daten anliegen.

Symbol	Bezeichnung	t <sup>min</sup>	t <sup>max</sup>
t <sub>select</sub>		0.28	
t <sub>ALU</sub>	Verzögerungszeit von <i>a</i> , <i>b</i> bzw. <i>c<sub>in</sub></i> bis Ausgang	(	3.25

# ALU-Ausgänge



## ■ Spätestens gültig bei

$$t_8 = \max(\tau_6) + \underbrace{3.25}_{\text{Delay ALU}} = \frac{3}{2}t_c + 12.87 + 3.25$$

$$= \frac{3}{2}t_c + 16.12$$




■ 
$$au_1 = [0.12, 0.26]$$
  
■  $au_2 = t_c + au_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56]$   
■  $au_3 = au_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67]$   
■  $au_4 = au_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77]$   
■  $au_5 = au_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77]$   
■  $au_6 = au_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87]$   
■  $au_7 = 1.14$   
■  $au_8 = ext{max}( au_6) + 3.25 = \frac{3}{2}t_c + 16.12$ 




# DΙ

- /ALUDIdoe wird wie /SMDdoe aktiviert bei P1 von Execute
- Daten kommen an ALUDId später an als an als Daten am internen SRAM-Treiber
- Enable–Zeit von ALUDId jedoch kürzer als bei SRAM
- Mit t<sub>c</sub> ≤ 10.72 ist auf jeden Fall auch für ALÜDId gewährleistet, dass Treiber enabled, wenn Daten kommen.
- Berücksichtige nur Treiberverzögerung.
- → Gültig spätestens bei

$$\frac{t_9}{t_9} = \frac{t_8 + 0.10}{\frac{3}{2}t_c + 16.12 + 0.10} \\
= \frac{3}{2}t_c + 16.22$$






■ 
$$au_1 = [0.12, 0.26]$$
  
■  $au_2 = t_c + au_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56]$   
■  $au_3 = au_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67]$   
■  $au_4 = au_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77]$   
■  $au_5 = au_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77]$   
■  $au_6 = au_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87]$   
■  $au_7 = 1.14$   
■  $au_8 = \max( au_6) + 3.25 = \frac{3}{2}t_c + 16.12$   
■  $au_9 = t_8 + 0.10 = \frac{3}{2}t_c + 16.22$ 



# Datenübernahme in Register *r*

- Clocksignale bei P3 von Execute
  - $\rightarrow$  steigende Flanke bei  $\tau_{10} = 4t_c$
- Minimale Taktperiode wird aus Setup-Zeit von r berechnet (Setup-Zeit am größten, wenn r = PC)





$$\begin{array}{l} \blacksquare \quad \tau_1 = [0.12, 0.26] \\ \blacksquare \quad \tau_2 = t_c + \tau_{p,al}^- = \frac{3}{2}t_c + [0.13, 0.56] \\ \blacksquare \quad \tau_3 = \tau_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67] \\ \blacksquare \quad \tau_4 = \tau_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77] \\ \blacksquare \quad \tau_5 = \tau_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77] \\ \blacksquare \quad \tau_6 = \tau_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87] \\ \blacksquare \quad t_7 = 1.14 \\ \blacksquare \quad t_8 = \max(\tau_6) + 3.25 = \frac{3}{2}t_c + 16.12 \\ \blacksquare \quad t_9 = t_8 + 0.10 = \frac{3}{2}t_c + 16.22 \\ \blacksquare \quad \tau_{10} = 4 \cdot t_c \\ \end{array}$$

Timing: Zähler



Aus einer Analyse des Zählers in einer Implementierung gemäß Kapitel 4.1 (aber mit zusätzlichem Clock-Enable für das Register!) ergeben sich folgende Zeiten:


	Symbol	Bezeichnung	t <sup>min</sup>	t <sup>max</sup>
_	$\rightarrow t_{SDC}$	Setup-Zeit von D vor ck	0.53	
	$t_{HDC}$	Hold-Zeit von D nach ck	0.05	
	t <sub>SLC</sub>	Setup-Zeit von /L vor ck	0.76	\
	t <sub>HLC</sub>	Hold-Zeit von /L nach ck	0.02	
	t <sub>SEC</sub>	Setup-Zeit von /PCcken vor ck	0.46	4
	t <sub>HEC</sub>	Hold-Zeit von / PCcken nach ck	0.08	



WS 2016/17 TS/RW – Kapitel 5 35 / 45

# Setup-Zeit von Zähler

- Setup-Zeit:  $t_{SDC} = 0.53 \text{ ns}$  (siehe Aufbau Zähler)
- ightarrow Bedingung:





WS 2016/17 TS/RW – Kapitel 5 36 / 45

■ 
$$au_1 = [0.12, 0.26]$$
  
■  $au_2 = t_c + au_{\rho,al}^- = \frac{3}{2}t_c + [0.13, 0.56]$   
■  $au_3 = au_2 + [0.03, 0.11] = \frac{3}{2}t_c + [0.16, 0.67]$   
■  $au_4 = au_3 + [0.02, 0.10] = \frac{3}{2}t_c + [0.18, 0.77]$   
■  $au_5 = au_4 + [0.0, 12.0] = \frac{3}{2}t_c + [0.18, 12.77]$   
■  $au_6 = au_5 + [0.2, 0.10] = \frac{3}{2}t_c + [0.20, 12.87]$   
■  $au_7 = 1.14$   
■  $au_8 = \max( au_6) + 3.25 = \frac{3}{2}t_c + 16.12$   
■  $au_9 = t_8 + 0.10 = \frac{3}{2}t_c + 16.22$   
■  $au_{10} = 4 \cdot t_c$ 






### Es bleiben zu beachten:

Holdreiter 0.03

- Hold-Zeit *t<sub>HCD</sub>*
- Maximal bei  $r \in \{ACC, IN1, IN2\}, t_{HCD} = 0.11$ 
  - Unproblematisch, da alle Treiber noch mindestens  $\frac{1}{2}$  Takt nach *rck* enabled sind.



# Setup- und Hold-Zeiten von rcken

rcken aktiv bei P2 von Execute, inaktiv bei P3 von Execute, d.h. aktiv von:


$$\begin{array}{c|c} \blacksquare & \tau_{11} = 3t_c + \tau_{p,ah}^+ = 3t_c + [0.12, 0.26] \text{ bis} \\ \blacksquare & \tau_{12} = 4t_c + \tau_{p,ah}^+ = 4t_c + [0.12, 0.26] \end{array}$$

- Setup-Zeit:
  - Für alle  $r \in \{PC, ACC, IN1, IN2\}$ :  $t_{SFC} = 0.46$
  - $\Rightarrow \max(\tau_{11}) + 0.46 \le 4t_c$ , d.h.  $3t_c + 0.26 + 0.46 \le 4t_c$  bzw.
  - $\Rightarrow$   $t_c \ge 0.72$  (unkritisch im Vergleich zu bisherigen Constraints)
- Hold-Zeit:
  - Für alle  $r \in \{PC, ACC, IN1, IN2\}$ :  $t_{HEC} = 0.08$
  - $\Rightarrow$  min( $\tau_{12}$ )  $\geq 4t_c + 0.08$ , d.h. 0.12  $\nleq 0.08$
- (Analog auch für alle anderen Takte.)



# Setup- und Hold-Zeiten / PCload beim Zähler

- Setup /L bis ck:  $t_{SLC} = 0.76$
- Hold /L nach ck:  $t_{HLC} = 0.02$
- /PCload (benötigt, wenn neue Werte in Zähler kommen) aktiv bei P2 von Execute, inaktiv bei P0 von Fetch, d.h. aktiv von:





# Bedingungen für Setup- und Hold-Zeiten /*PCload* beim Zähler

### Setup:

$$\max(\tau_{13}) + 0.76 \le \min(\tau_{10}) \Leftrightarrow 3t_c + 0.41 + 0.76 \le 4t_c \Leftrightarrow t_c \ge 1.18$$

### Hold:

$$\min(\tau_{14}) \ge \max(\tau_{10} + 0.02) \Leftrightarrow 5t_c + 0.12 \ge 4t_c + 0.02 \Leftrightarrow t_c \ge -0.10$$

→ Beide unkritisch im Vergleich zu bisherigen Constraints.



# Fazit: Zykluszeit und Befehlsrate

Vorläufiges Ergebnis: Falls sich durch andere Befehle keine schärferen Bedingungen an die Zykluszeit ergeben, dann lautet sie:

$$\blacksquare$$
  $t_c \ge 6.70 \ ns$ 

■ Taktfrequenz:

$$v = \frac{1}{6.70} \cdot 10^9 \ Hz = 149.2 \ MHz$$

■ 8 Takte pro Befehl  $\rightarrow$  18.6 Millionen Befehle pro Sekunde, d.h. Befehlsrate von 18.6 MIPS (= Million Instructions per Second)



# Anmerkungen zur Timing-Analyse

- Eine "echte" Timing–Analyse müsste noch Leitungslaufzeiten auf dem Chip berücksichtigen.
- Dazu muss dann aber schon das <u>Layout des Chips</u> bekannt sein, um die Leitungslängen und -kapazitäten zu berechnen.
- Leitungslaufzeiten waren früher bei einem Aufbau mit diskreten Bausteinen vernachlässigbar, sind es bei den heutigen Technologien aber nicht mehr.
- ⇒ Exakte Timing-Analysen sind heute daher kaum ohne maschinelle Unterstützung durchführbar.
  - Synthesetools sind in der Lage, durch Optimierung der Treiberstärken von Grundgattern (verschiedene Versionen in der Bibliothek!)
     Laufzeiten zu minimieren.
- Wird das SRAM nicht auf dem Chip integriert (d.h. stattdessen ein kommerzielles externes SRAM angeschlossen), dann muss man noch Verzögerungszeiten für I/O-Pads des Chips mit eventueller Anpassung von Spannungspegeln berücksichtigen.

**43** 

WS 2016/17 TS/RW – Kapitel 5 43 / 45

### Ausblick 1/2

### Beschleunigung

- Schnellere Komponenten, z.B. ALU (siehe Übung)
- Schnellere Adressberechnung (Treiber schon bei P0 öffnen)
- Verkürzung des Fetch-Zyklus um 1 Takt
- Pipelining
- Schnellerer Speicher
- ...



# Ausblick (2/2)

- Fehlertoleranz (Kapitel 6)
  - Wie umgehen mit Übertragungsfehlern auf den Leitungen?
  - Parity-Check, Hamming-Code
  - Andere Fehler ...
- Verifikation (Kapitel 7)
  - Ist der Entwurf der ReTI überhaupt korrekt?
  - Automatische Methoden für den Beweis der Korrektheit
- Architekturkonzepte (Kapitel 8)
  - Speicherhierarchie
  - Pipelining
  - Parallelität



WS 2016/17