JNI REIBURG

Kapitel 4

Sequentielle Logik:


- 1. Speichernde Elemente
- 2. Sequentielle Schaltkreise
- 3. Entwurf sequentieller Schaltkreise
- 4. SRAM
- 5. Anwendung: Datenpfade von ReTI

Albert-Ludwigs-Universität Freiburg

Dr. Tobias Schubert, Dr. Ralf Wimmer

Professur für Rechnerarchitektur WS 2016/17

Zur Erinnerung: ReTI bisher




REIBURG

Zur Erinnerung: Datenpfade von ReTI

- ReTI besteht aus
 - 4 benutzersichtbaren Registern *PC*, *ACC*, *IN*1, *IN*2
 - → Realisiert durch Zähler (*PC*) bzw. Register.
 - Einem 2³²-Wort-Speicher (Wortbreite von 32 Bit), der Daten und Befehle enthält
 - → Realisiert durch SRAM.
- ReTI unterstützt Load-/Store-, Compute-, Indexregisterund Sprungbefehle.

31 30	29		24	23		0
Тур	Spezifikation			Parameter i		

Zur Erinnerung: ReTI-Befehle im Überblick




M - Modus ; S - Source ; D - Destination ; MI - memory/immediate ;

F - Function ; C - Condition



Umsetzung von ReTI: Externe Sicht

- 3-Bus-Architektur zur Ansteuerung von Speicher und I/O-Geräten:
 - 32 Bit breiter Datenbus D = D[31:0],
 - 32 Bit breiter Adressbus A = A[31:0],
 - Kontrollbus C (Breite später festgelegt).






Umsetzung von ReTI: Interne Sicht

- CPU besteht aus:
 - Zähler PC.
 - 3 für Benutzer sichtbaren Registern ACC, IN1, IN2,
 - Instruktionsregister /,
 - ALU,
 - CPU-internen Bussen:
 - L, R für linken bzw. rechten Operanden der ALU,
 - internem Datenbus <u>D</u>I.
- Register, PC, ALU, Busse und die zugehörigen Treiber sind 32 Bit breit.

REIBURG

Interner Aufbau der ReTI-CPU







SMILE - ReTI, interner Aufbau/Befehlstypen

Bisher haben wir Compute-Befehle nur über den Akkumulator (ACC) definiert.

Ist es mit dem internen Aufbau der ReTI - wie auf der vorherigen Folie dargestellt - möglich, die Compute-Befehle auch auf die Register PC, IN1 und IN2 zu erweitern?

- a. Ja, aber nur für den PC.
- b. Ja, aber nur für IN1 und IN2.
- c. Ja, für alle 3.
- d. Nein.




Hinweise zum Schaltbild

- Namenskonvention für Treiber: Treiber zwischen Bus/Baustein X und Bus/Baustein Y: XYd;
 - Output-Enable-Signal: XYdoe.
 - 0Ld und 0Rd können 0³² auf L bzw. R legen.
- Busse A und D sind an den Speicher (sowie I/O-Geräte) angeschlossen, s. nächste Folie.
- Das Bild enthält keine Steuerleitungen:
 - Output-Enable-Signale der Treiber,
 - Funktionsauswahl der ALU,
 - Clock-Signale und "Clock-Enable-Signale" der Register.



Speicher SM von ReTI


- Datenein- und ausgänge mit Datenbus D der CPU verbunden.
- Adressleitungen mit Adressbus A der CPU verbunden.
- Treiber ASMd immer enabled.





WS 2016/17 TS/RW – Kapitel 4 10 / 73

Verfeinerung des Schaltbilds






Verarbeitung der Daten im Register /

- Im Instruktionsregister / steht der gerade verarbeitete Befehl.
 - /[31:24]: Befehlskodierung (für die im Schaltbild nicht dargestellten Steuersignale benötigt).
 - /[23:0]: Speicheradresse oder Konstante für die ALU.
 - Speicheradresse wird mit acht Nullen aufgefüllt. 08/[23:0] wird auf Bus A gelegt (IAd enabled).
 - Natürliche 24-Bit-Konstante wird mit acht Nullen aufgefüllt. 0⁸/[23:0] wird auf R gelegt (IRd enabled).
 - Ganzzahlige 24-Bit-Konstante wird vorzeichenerweitert. sext(/[23:0]) wird auf R gelegt (/Rd enabled).


REIBURG

WS 2016/17 TS/RW – Kapitel 4 12

Verfeinerung




- Neues Kontrollsignal sext:
 - sext = 0: Ersetze I[31:0] durch $0^8I[23:0]$.
 - sext = 1: Ersetze /[31:0]
 durch sext(/[23:0]).



Weitere Verfeinerung für Register (1/3)

- Im Buch von Keller / Paul werden die Clockeingänge aller Register Reg mit einem Clocksignal Regck verbunden, das durch die Kontrolllogik berechnet wird.
- ⇒ Datenübernahme zu ausgewählten Zeitpunkten




- Vorgehen bei Realisierung der ReTI auf einer Platine mit diskreten Bausteinen ok!
- Nicht ok bei heutigen Designs, die Prozessoren auf einem einzigen Chip integrieren.

Weitere Verfeinerung für Register (2/3)

- Gründe für "Designrule", die es verbietet, Clockeingänge mit berechneten Datensignalen zu verbinden:
 - Spezielle Methoden ("Clock-Tree-Synthese") gewährleisten, dass die steigende Flanke der globalen Clock an allen Clockeingängen zum gleichen Zeitpunkt ankommt (z.B. durch Ausgleich des Effekts unterschiedlicher Leitungsverzögerungen m.H. von Treibern). Datensignale auf Clockeingängen verhindern Clock-Tree-Synthese.
 - Heutige Werkzeuge zur automatischen Timing-Analyse (und Berechnung der maximalen Clockfrequenz) sind nicht in der Lage, mit berechneten Clocksignalen umzugehen.
 - Spezielle Anforderungen an "Flankensteilheit" der Clocksignale (siehe Kapitel über physikalische Eigenschaften)

Weitere Verfeinerung für Register (3/3)

Transformation bzw. Verfeinerung:



FREIBURG

Programmabarbeitung durch ReTI


- Zwei sich abwechselnde Phasen der CPU:
 - Fetch-Phase: Lädt nächsten auszuführenden Befehl aus Memory ins Instruktionsregister / der CPU.
 - Execute-Phase: Befehl, der in / steht, wird ausgeführt.

Vorgehen:

- Definition der Datenpfade, d.h. der benötigten Datenverbindungen zwischen den Komponenten der CPU.
- Herleitung der Kontrollsignale zur Ansteuerung der im Punkt 1 hergeleiteten Datenpfade.
 - Treiber-OE, ALU-Funktionsselektion, Register-Clock.
- 3 Sequentielle Synthese.

NI REIBURG

Datenpfade: Fetch-Phase





SMILE - Fetch-Phase, Treiber


Welche Treiber müssen in der Fetch-Phase enabled sein?

- a. ALUAd
- b. ASMd
- c. DDId
- d. IAd
- e. IRd
- f. PCAd
- g. PCLd



WS 2016/17 TS/RW – Kapitel 4 19 / 73

Datenpfade: Fetch-Phase






WS 2016/17 TS/RW – Kapitel 4 20 / 73

Bedeutung des Diagramms

- In der Fetch-Phase muss:
 - Bus A mit PC verbunden sein, d.h. PCAd enabled.
 - Register / den Wert von Bus D übernehmen, d.h. <u>Icken</u> muss enabled werden.
 - Alle anderen Treiber (außer denen, die stets enabled sind) sind disabled, um Bus Contentions zu vermeiden.
- Die Steuersignale müssen in der Fetch-Phase entsprechend gesetzt sein.
 - Z.B. /PCAdoe = 0, /ALUAdoe = 1, usw. (active low!)

REIBURG

Fetch: Die durchgeschalteten Pfade






Datenpfade in der Execute-Phase

- Betrachte unterschiedliche Befehlstypen.
 - Compute Immediate,
 - Compute Memory,
 - JUMP,
 - LOAD,
 - LOADIN1 (LOADIN2 analog),
 - LOADI,
 - STORE,
 - STOREIN1, (Shore IN2)
 - MOVE.



Datenpfade: Compute Immediate (1/2)


ADDI ACC CV>





WS 2016/17 TS/RW – Kapitel 4 24 / 73


Datenpfade: Compute Immediate (2/2)





WS 2016/17 TS/RW – Kapitel 4 25 / 73


Datenpfade: Compute Memory (1/2)






WS 2016/17 TS/RW – Kapitel 4 26 / 73

Datenpfade: Compute Memory (2/2)






Datenpfade: JUMP (1/2)






Datenpfade: JUMP (2/2)





WS 2016/17 TS/RW – Kapitel 4 29 / 73


Datenpfade: *LOAD i* (1/2)





WS 2016/17 TS/RW – Kapitel 4 30 / 73


Datenpfade: *LOAD i* (2/2)





WS 2016/17 TS/RW – Kapitel 4 31 / 73


Datenpfade: *LOADIN1 i* (1/2)





WS 2016/17 TS/RW – Kapitel 4 32 / 73


Datenpfade: LOADIN1 i (2/2)





WS 2016/17 TS/RW – Kapitel 4 33 / 73


Datenpfade: LOADI i (1/2)





WS 2016/17 TS/RW – Kapitel 4 34 / 73


Datenpfade: LOADI i (2/2)





WS 2016/17 TS/RW – Kapitel 4 35 / 73


Datenpfade: *STORE i* (1/2)






WS 2016/17 TS/RW – Kapitel 4 36 / 73

Datenpfade: *STORE i* (2/2)






Datenpfade: *STOREIN*1 *i* (1/2)






WS 2016/17 TS/RW – Kapitel 4 38 / 73

Datenpfade: *STOREIN*1 *i* (2/2)






Datenpfade: MOVE ACC IN1 (1/2)





WS 2016/17 TS/RW – Kapitel 4 40 / 73

Datenpfade: MOVE ACC IN1 (2/2)





WS 2016/17 TS/RW – Kapitel 4 41 / 73

Zusätzliche Befehle

- Man kann weitere Befehle ohne zusätzliche Hardware realisieren!
- Load- und Compute-Befehle mit beliebigem Zielregister $r \in \{PC, IN1, IN2, ACC\}$.
 - Kein $\langle PC \rangle := \langle PC \rangle + 1$, wenn r = PC.
- Befehlsformat: *LOAD r i*; *ADD r i*; etc.
- Befehlskodierung:



	31 30	29	28	27	26	25	_ 24	23		0
Compute	0 0	MI		F			D)		i	

WS 2016/17 TS/RW - Kapitel 4 42 / 73

Zur Illustration: ReTI-Simulator "Neumi"

- Verfügbar in Ilias (Zusatzmaterial)
 - Simulator der ReTI-Maschine.
 - Anleitungen und zwei Beispielprogramme.
- Für die Ausführung wird Java benötigt.
 - Für Windows: http://www.java.com/de/download/manual.jsp
 - Für Linux: Nicht den GNU-, sondern den SUN-Compiler verwenden (Neumi funktioniert nicht mit GCJ).
 - Für Solaris und MacOS sollte die richtige Java-Version vorliegen.
- Syntax geringfügig gegenüber Vorlesung abgewandelt.
 - Kommas zwischen Operanden: "ADDI ACC, 1" statt "ADDI ACC 1".
 - \blacksquare Jump-Befehle anders geschrieben: "JUMP ge, 2" statt "JUMP $_{\geq}$ 2".
 - Details: Anleitungen auf der Webseite.

WS 2016/17 TS/RW – Kapitel 4 43 /

Implementierung von ReTI (1/2)

- Im Buch von Keller/Paul wird ReTI (bzw. ReSa) mit sogenannten diskreten FAST-Bausteinen realisiert.
 - Register, Zähler, ALU, Treiber, Speicher: Bausteine aus der FAST-Bibliothek, teilweise mehrere Bausteine, um Bitbreite 32 zu erreichen.
 - Kontrollsignale werden durch sog. PALs realisiert
 - Programmable Array Logic (Bausteine von AMD).
 - Spezielle Beschreibungssprache PALASM.
 - PALs werden heute nur noch selten verwendet.

Implementierung von ReTI (2/2)

- Im Gegensatz dazu verwenden wir State-of-the-Art-Bausteine der NanGate-Bibliothek (http://www.si2.org/openeda.si2.org/projects/ nangatelib) im Hinblick auf eine VLSI-Implementierung auf einem einzigen Chip.
- Auf Basis einer solchen Implementierung behandeln wir später wesentliche Konzepte für eine "Timing-Analyse".
 Wir beginnen zunächst mit der Realisierung der Kontrollsignale (Output–Enable, Clock–Enable ...).
- Kontrollsignale werden durch einen Endlichen Automaten generiert. Wir skizzieren hier das Vorgehen.

REIBURG

Zu generierende Kontrollsignale

- Clock–Enable–Signale für alle Register *r*, Bez.: *rcken*.
- Output enable Signale (active low) für alle Treiber XYd, Bez.: /XYdoe.
- Funktions-Select-Signale f[2:0] zum Selektieren der Funktion, die von ALU ausgeführt wird.
- Signale /PCclear, /PCload für PC.
- sext zur Berechnung der Füllbits bei 24-Bit-Immediate-Konstanten.
- Für den Speicher benötigen wir die Kontrollsignale (active low) /SMDdoe, /SMw.




Idealisierte Timing-Diagramme

- Grobe Ablaufplanung mit idealisierten Timing-Diagrammen.
- Vereinfachende Annahme: Verzögerungszeit aller Bausteine = 0 (exakte Analyse mit Verzögerungszeiten später).
- Befehlsabarbeitung ist unterteilt in Takte (= Folge von Taktsignalen *high*, *low*).
- Fragen:
 - Wie sollen Kontrollsignale zusammenspielen?
 - In welchem Takt sollen welche Treiber aktiviert, welche Registerclock enabled werden?

WS 2016/17 TS/RW – Kapitel 4 47 / 73


Befehlsabarbeitung in Takten

- Sowohl Fetch- als auch Execute-Phase bestehen aus 4 Takten gleicher Länge.
- Kontrollsignal:




- Signale s₀, s₁ = Binärkodierung der Nummer des Taktes (innerhalb Fetch, Execute), in dem ReTI sich befindet.
- Steigende Flanken (Anfang des Taktes) werden mit P_i , fallende (Mitte des Taktes) mit N_i bezeichnet (i = 0, ..., 3).
- Clock ck, Signale s_0, s_1 und E werden Phasensignale genannt. Weitere (Kontroll-)Signale werden aus den Phasensignalen erzeugt.

Erzeugung der Phasensignale




FREIBURG

Idealisiertes Timing-Diagramm



SMILE - Kontrollsignale

Welche der folgenden Funktionen realisiert das Signal /SMDdoe, wie es bei der Ausführung eines entsprechenden Befehls gebraucht wird?




a.
$$(E \cdot (s0 + s1)')$$



c. s0 + s1

d. Keine der obigen

Zur Erinnerung: Datenpfade





Entwurfsziele

- Nutze Busse möglichst lange (unter Vermeidung von Bus Contention).
- Clock-Enable-Signale der Register möglichst spät
 → viel Zeit für Berechnung neuer Daten.
- Nach dem Entwurfsende muss das Timing der CPU mit den konkreten Werten der eingesetzten Fertigungstechnologie überprüft werden. ("Wie schnell kann man maximal takten, um korrektes Funktionieren zu garantieren?")
 - Siehe nächstes Kapitel.




WS 2016/17 TS/RW – Kapitel 4 53 / 1


Aufbau der Kontrolllogik (1/2)

- Die eigentliche Kontrollogik wird realisiert durch einen Endlichen Automaten.
- Die Kontrollsignale sind als Ausgangssignale des Endlichen Automaten implementiert.
- Ist ein Kontrollsignal <u>active low</u>, dann bezeichnen wir es z.B. mit <u>/x</u>. Das Ausgangssignal <u>/x</u> ergibt sich dann durch Negation des Ausgangssignals <u>x</u> eines entsprechenden FFs mit Eingangssignal <u>x</u>_{pre}.
- Ist ein Kontrollsignal *active high*, dann bezeichnen wir es z.B. mit x. Das Ausgangssignal x entspricht dem Ausgangssignal eines FFs mit Eingangssignal x_{Dre} .

Aufbau der Kontrolllogik (2/2)




Berechnung von *Icken* als erstes Beispiel (1/2)



REIBURG

Berechnung von *Icken* als erstes Beispiel (2/2)



- Ickenpre hat steigende Flanke bei P1, fallende bei P2 von Fetch.
- Realisierung: $lck_{pre} = \overline{E} \cdot \overline{s_1} \cdot s_0$.

$$S_0 = 1$$
$$S_1 = 0$$

FREIBUI


57 / 73

Berechnung von ACCcken, IN1cken, IN2cken, PCcken

Analog, unter Berücksichtigung der Tatsache, dass Register nur bei bestimmten Befehlen neu beschrieben werden dürfen



Berechnung von *ACCcken* als Beispiel (1/3)



Berechnung von *ACCcken* als Beispiel (2/3)

- *ACCcken*_{pre} hat steigende Flanke bei *P*1, fallende bei *P*2 von Execute.
- Aber nur bei folgenden Befehlen:
 - Compute mit D = ACC
 - Load mit D = ACC
 - Move mit D = ACC

■ Compute: $\overline{I_{31}} \cdot \overline{I_{30}}$

Load: $\overline{I_{31}} \cdot \overline{I_{30}}$

■ Move: $I_{31} \cdot \overline{I_{30}} \cdot I_{29} \cdot I_{28}$

 \blacksquare $D = ACC: I_{25} \cdot I_{24}$

Kodierung S, D


Koalerung S, D					
S, D	Register				
0 0	PC				
0 1	IN1				
1 0	IN2				
$\overline{(11)}$	ACC				

Berechnung von *ACCcken* als Beispiel (3/3)

$$\begin{array}{ll} \textit{ACCcken}_{\textit{pre}} = & \underline{E \cdot \overline{s_1} \cdot s_0} & \textit{//} \; \text{P1 von execute} \\ & \overline{l_{25} \cdot l_{24}} & \textit{//} \; D = \textit{ACC} \\ & (\overline{l_{31} \cdot l_{30}} + \overline{l_{31} \cdot l_{30}} + \overline{l_{31} \cdot l_{30}} + \underline{l_{31} \cdot \overline{l_{30}} \cdot l_{29} \cdot l_{28}}) & \textit{//} \; \text{Compute, Load oder Move} \\ & \underline{\textit{Coup}} \cdot & \underline{\textit{Voul}} & \underline{\textit{Nove}} \end{aligned}$$

REIBURG


Datenpfade und Treiber auf *L* und *R*





WS 2016/17 TS/RW – Kapitel 4 62 / 73

Idealisiertes Timingdiagramm




Treiber auf Bussen L und R

- 0Ld, PCLd, IN1Ld, IN2Ld, ACCLd, 0Rd, IRd, DRd.
- Enabled in der ganzen Execute-Phase.
- Beispiel für Realisierung. /PCLdoe.
 - Enabled für
 - \blacksquare JUMP (/[31:30] = 11)
 - Compute-Befehle (I[31:30] = 00) mit D = PC (I[25:24] = 00) MOVE (I[31:28] = 1011) mit S = PC (I[27:26] = 00).



Berechnung von /PCLdoe (1/2)



■ PCLdoe_{pre} hat steigende Flanke bei P3 von Fetch.

Feitpenhol für erster Talet, in dem PCLdoepre=1 ist:

REIBURG

WS 2016/17


Berechnung von /PCLdoe (2/2)

$$\begin{array}{lll} \textit{PCLdoe}_{\textit{pre}} = & & & & \textit{//} \ P3 \ \text{von fetch} \\ & & & & | I_{31} \cdot I_{30} + & & \textit{//} \ JUMP \\ & & & & | I_{31} \cdot \overline{I_{30}} \cdot \overline{I_{25}} \cdot \overline{I_{24}} & & \textit{//} \ Compute \ \text{mit } D = PC \\ & & & | I_{31} \cdot \overline{I_{30}} \cdot \overline{I_{25}} \cdot \overline{I_{24}} & & \textit{//} \ Compute \ \text{mit } D = PC \\ & & & | I_{31} \cdot \overline{I_{30}} \cdot \overline{I_{25}} \cdot \overline{I_{24}} & & \textit{//} \ MOVE \ \text{mit } \underline{S} = \underline{PC} \\ & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & \textit{//} \ Halten \ \text{in Takt 0 von execute} \\ & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & \textit{//} \ Halten \ \text{in Takt 2 von execute} \\ & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & \textit{//} \ Halten \ \text{in Takt 2 von execute} \\ & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & \textit{//} \ Halten \ \text{in Takt 2 von execute} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} & & | PCLdoe \cdot E \cdot \overline{s_{1}} \cdot \overline{s_{0}} \\ & | PCLdoe \cdot E \cdot \overline{s_{1$$

Output-Enable-Signale für andere Treiber auf L und R analog.




Datenpfade und Treiber auf Adressbus






Treiber auf Adressbus

- PCAd: enabled (unabhängig vom Befehl) bei N0 der Fetch-Phase, disabled bei N3 der Fetch-Phase.
- IAd, ALUAd: enabled bei N0, disabled bei N3 von Execute (aber nicht bei allen Befehlen).
- Die D-FFs zu Output-Enable-Signalen auf dem Adressbus werden mit der invertierten Clock getaktet (Verschiebung um einen halben Takt!)



Idealisiertes Timingdiagramm




Weitere Kontrollsignale

- Treiber auf D, DI
- Signale /PCload, /PCclear
- Speicheransteuerung: s. nächste Folie.
- Kontrolle der ALU und Sign–Extension:
 - Funktions-Select-Signale f[2:0] der ALU
 - Eingangsübertrag cin
 - sext und fill
 - All diese Signale werden durch den kombinatorischen Schaltkreis (ohne zusätzliche FFs) berechnet.



WS 2016/17 TS/RW – Kapitel 4

Idealisiertes Timing-Diagramm



REIBURG

Speicheransteuerung

- Output-Enable /SMDdoe für SMDd (Treiber am Speicherausgang) aktiviert von P1 bis P0 bei Leseoperationen, d.h. bei
 - Fetch
 - Compute Memory
 - LOAD, LOADINJ
- Schreibsignal für Speicher /SMw (memory write) aktiviert von P2 bis P3 von execute bei Schreiboperationen, d.h. bei
 - STORE, STOREINj



Zusammenfassung Sequentielle Logik

- Sequentielle Schaltkreise bestehen aus speichernden Elementen (Latches, Flipflops) und einem kombinatorischen Kern.
- Sie implementieren endliche Zustandsautomaten.
- Der Entwurf eines sequentiellen Schaltkreises besteht aus der Aufstellung des Zustandsdiagramms, der Zustandsminimierung, der Zustandskodierung und der Synthese der kombinatorischen Logik.
- Nun war es uns möglich, den Entwurf von ReTI zu vervollständigen (exakte Timing-Analyse folgt).



WS 2016/17 TS/RW – Kapitel 4 73