FREIBURG

Kapitel 4 – Sequentielle Logik

1. Speichernde Elemente

- 2. Sequentielle Schaltkreise
- 3. Entwurf sequentieller Schaltkreise
- 4. SRAM
- 5. Anwendung: Datenpfade von ReTI




Albert-Ludwigs-Universität Freiburg

Dr. Tobias Schubert, Dr. Ralf Wimmer

Professur für Rechnerarchitektur WS 2016/17


Schaltkreis (1/2)



Schaltkreis mit Eingabebelegung $a = (1, 1, 1, a_4)$.



Schaltkreis (2/2)





Schaltpläne (1/3)

Analyse von Schaltplänen $SP = (\vec{X}_n, G, typ, IN, \vec{Y}_m)$ mit G nicht notwendigerweise azyklisch.



Schaltpläne (2/3)

- Eine Zellenbibliothek $BIB \subseteq \bigcup_{n \in \mathbb{N}} \mathbb{B}_n$ enthält Basisoperationen, die den Grundgattern entsprechen.
- Ein 5-Tupel $SP = (\vec{X}_n, G, typ, IN, \vec{Y}_m)$ heißt Schaltplan mit n Eingängen und m Ausgängen über der Zellenbibliothek BIB genau dann, wenn
 - $\vec{X}_n = (x_1, \dots, x_n)$ ist eine endliche Folge von Eingängen.
 - G = (V, E) ist ein gerichteter Graph mit $\{0,1\} \cup \{x_1,...,x_n\} \subseteq V$.
 - Die Menge $I = V \setminus (\{0,1\} \cup \{x_1,...,x_n\})$ heißt Menge der Gatter.
 - Die Abbildung $typ : I \rightarrow BIB$ ordnet jedem Gatter $v \in I$ einen Zellentyp $typ(v) \in BIB$ zu.
 - ...



Schaltpläne (3/3)

- **...**
- Für jedes Gatter $v \in I$ mit $typ(v) \in B_k$ gilt indeg(v) = k.
- indeg(v) = 0 für $v \in \{0,1\} \cup \{x_1,...,x_n\}$.
- Die Abbildung $N: I \to E^*$ legt für jedes Gatter $v \in I$ eine Reihenfolge der eingehenden Kanten fest, d.h. falls indeg(v) = k, dann ist $IN(v) = (e_1, \dots, e_k)$ mit $Z(e_i) = v \quad \forall 1 \le i \le k$.
- Die Folge $\underline{V}_{\underline{m}} = (y_1, ..., y_m)$ zeichnet Knoten $y_i \in V$ als Ausgänge aus.

Belegungen von Schaltplänen (1/2)

Sei nun ein Schaltplan $SP = (\vec{X}_n, G, typ, IN, \vec{Y}_n)$ gegeben.

- Eine Abbildung $\Phi_{SP,\underline{a}}: V \to \{0,1\}$ für $\underline{a} = (a_1,\ldots,a_n) \in \mathbb{B}^n$ heißt Belegung für Eingabebelegung \underline{a} , falls

 - $\Phi_{SP,a}(0) = 0, \, \Phi_{SP,a}(1) = 1.$

Belegung von Schaltplänen (2/2)

Interessant für uns sind stabile Belegungen.


- Eine Belegung $\Phi_{SP,a}: V \to \{0,1\}$ heißt stabil, wenn gilt:
 - Für alle $v \in I$ mit $typ(v) = g \in B_k$, $IN(v) = (e_1, ..., e_k)$ ist $\Phi_{SP,a}(v) = g(\Phi_{SP,a}(Q(e_1)), ..., \Phi_{SP,a}(Q(e_k)))$.
 - $(\Phi_{SP,a}(y_1), \Phi_{SP,a}(y_2), \dots, \Phi_{SP,a}(y_n))$ heißt Ausgangsbelegung von SP bei Eingangsbelegung a.

Es ist möglich, dass es zu einer Eingangsbelegung a

- keine stabile Signalbelegung $\Phi_{SP,a}$ gibt,
- mehrere stabile Signalbelegungen $\Phi_{SP,a}$ gibt.



Ein weiterer Schaltkreis (1/2)






9/34




Ein weiterer Schaltkreis (2/2)






Ausschnitt aus vorherigem Schaltplan




Hinweis: Gatter benötigen Zeit bis ihr "Ergebnis" am Ausgang bereit liegt. Was passiert wenn man die Eingabebelegung nach einer Zeit (mehrfach) ändert?

RS-Flipflop (RS-FF)

- Die vorherige Schaltung heißt RS-Flipflop.
- Sie hat mindestens zwei stabile Zustände.






Übergang (1/2)

- Für das Umschalten von einem Zustand zum anderen in einer realen Implementierung eines RS-FFs ist es von entscheidender Bedeutung, dass reale Gatter Verzögerungszeiten_haben.
- D.h.: Wenn sich die Eingangsbelegung eines Gatters ändert, dann erfolgt die daraus resultierende Änderung des Ausgangswertes nicht direkt, sondern mit einer gewissen Verzögerung.
- (Detailliertere Betrachtung in Kapitel 5, Physikalische Eigenschaften von Gattern.)

Übergang (2/2)

■ Zustand $Q = 0 \rightarrow Zustand Q = 1$:



- Senke /S zur Zeit t_0 ab und hebe zu $t_0 + x$ wieder an (einen solchen Signalverlauf nennt man Puls).
- Nach Zeit $t_{P/SQ}$ ist Q = 1.
- Nach Zeit $t_{P/S/Q}$ ist /Q = 0.




Weitere Bezeichnungen

- Umschalten des FF in Zustand Q = 1 heißt Setzen (set).
- Umschalten des FF in Zustand Q = 0 heißt Zurücksetzen (reset).
- /S heißt Set-Signal.
- \blacksquare /R = /C heißt Reset- oder Clear-Signal.
- Weil /R, /S durch <u>Absenken</u> aktiviert werden, nennt man sie active low.
- Signalnamen von active-low-Signalen beginnen in der Regel mit /.



"Zustand" Q = 1, /Q = 1




- Stabile Signalbelegung bei Eingangsbelegung /S = 0, /Q = 0
- Aber warum ist es trotzdem problematisch, /S und /R gleichzeitig zu aktivieren (/S = 0, /R = 0)?

Flackern


Annahme:

- /S und /R werden nach ihrer Aktivierung beide gleichzeitig inaktiv $(00 \rightarrow 11)$
- G₁ und G₂ schalten exakt gleich schnell, d.h. haben exakt die gleiche Verzögerungszeit



- ⇒ Es kommt es zum Flackern ("metastabiler" Zustand).
- In der Praxis wird in der Regel nach einer gewissen Zeit einer der beiden stabilen Zustände angenommen (weil Gatterverzögerungen leicht variieren).

Schaltsymbol eines RS-FF





Nachteil von RS-FF

Beim Speichern eines Wertes 0 oder 1 muss man den Wert kennen:


- \blacksquare 0 \rightarrow Aktiviere /R
- \blacksquare 1 \rightarrow Aktiviere /S

Ziel:

■ Speichern unbekannter Werte.



D-Latch (1/2)



W	D	/S	/R
0	0		
0	1		
1	0		
1	1		


■ W ist active high.

$$\blacksquare$$
 $W = 0 \Rightarrow /S, /R$ inaktiv

■
$$W = 1 \Rightarrow \begin{cases} /S \text{ aktiv, falls } D = 1 \\ /R \text{ aktiv, falls } D = 0 \end{cases}$$




D-Latch (2/2)



W	D	/S	/R
0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	1

Symbol:






Ansteuerung: Schreibimpuls

- Die Daten müssen für eine gewisse Zeit t_{SDW}, genannt Setup-Zeit, an D stabil anliegen.
- Dann geht *W* von 0 auf 1, bleibt für eine Zeit *y*, genannt Pulsweite, auf 1 und geht auf 0 zurück.
- Anschließend müssen die Daten für eine Zeit t_{HDW}, genannt Hold-Zeit, an D stabil gehalten werden.

Timing-Diagramm



Wie lange müssen die einzelnen Signale aktiv sein, damit der Schreibvorgang reibungslos abläuft?

⇒ Siehe nächstes Kapitel (Timing).





Weitere Eigenschaften eines D-Latches

- Bisher: Keine Datenänderungen während des Schreibpulses auf W.
- Man kann das D-Latch aber auch im transparenten Modus betreiben:
 - Das D-Latch heißt transparent, wenn das Schreibsignal aktiv ist.
 - Hält man W lange aktiv und ändert D zur Zeit t, dann ändert sich Q zur Zeit $t + t_{PDO}$.
 - Auch hier sind zeitliche Bedingungen zu beachten: Keine Datenänderungen kurz nach Beginn des Transparenzmodus bzw. kurz vor Ende des Transparenzmodus.

Taktflankengesteuertes D-Flipflop (1/2)

Taktflankengesteuerte Flipflops wie das D-Flipflop übernehmen Daten zu einem bestimmten Zeitpunkt (kein transparenter Modus!), nämlich bei der steigenden Flanke des Clocksignals.





■ Vorteil: Daten müssen lediglich bei der steigenden Taktflanke stabil sein (zzgl. Setup- und Holdzeit).




Taktflankengesteuertes D-Flipflop (2/2)

- Realisierung: Wesentlich komplexer als bei taktzustandsgesteuerten D-Latches
- Analyse des Schaltplanes (und entsprechende Timing-Analyse) wesentlich komplizierter.



D-FF: Realisierung mit RS-Flipflops





27 / 34


Einfache Bausteine mit Flipflops

- Register
- Schieberegister
- Zähler



n-Bit Register


■ n D-Flipflops mit gemeinsamen Clocksignal.



■ Entsprechend: *n*-Bit Latch = *n* D-Latches mit gemeinsamem Schreibsignal *W*.



Schieberegister




■ In jedem Takt (bei jeder steigenden Flanke von *ck*) werden die Werte im Register um eine Position nach rechts verschoben.

Zähler


Ein *n*-Bit-Zähler ist eine Schaltung mit folgenden Ein- und Ausgängen:

- Dateneingänge $X = (X_{n-1}, \dots, X_0)$
- Datenausgänge $Y = (Y_{n-1}, ..., Y_0)$
- Dateneingang C_{in} für Eingangsübertrag
- Datenausgang Cout für Ausgangsübertrag
- Eingänge für Kontrollsignale:


 - /L (Load)
 - ck (Clock)



Aufbau eines Zählers



n-Bit Zähler: Funktionalität



- Ein Zähler speichert ein *n*-Bit-Wort, das an den Ausgängen *Y* erscheint (Zählerstand).
- Bei jeder steigenden Flanke von *ck* wird ein neuer Zählerstand *Y*_{neu} gespeichert. Für *Y*_{neu} gilt :

$$Y_{neu} = \begin{cases} 0 \dots 0, & \text{falls } /C = 0 \\ X, & \text{falls } /C = 1, /L = 0 \\ bin_n((\langle Y \rangle + C_{in}) mod 2^n), & \text{falls } /C = 1, /L = 1 \end{cases}$$

n-Bit Zähler kaskadieren

Ausgangsübertrag C_{out} ermöglicht es, den Zähler zu kaskadieren, zum Beispiel aus s n-Bit-Zählern einen (s·n)-Bit-Zähler zu bauen.

