


Pontifícia Universidade Católica do Rio Grande do Sul  
Arquitetura de Computadores – FACIN  
Gabriel F. Susin  
Augusto Bergamin

## Trabalho Prático – Parte 2



Dessa forma teremos uma parte de uma instrução em cada setor do processador, aumentando bastante a eficiencia dele pois a vazão(throughput) de instruções será muito maior, prinipalmente quando comparado com o multiciclo que para iniciar uma nova intrução necessitava acabar a anterior.

Dado a fato de que as barreiras são compostas de registradores, foi necessário a implementação de dois novos registradores, um para microinstruções e outro para sinais. Além disso tivemos de fazer algumas modificações no formato do registrador “regnbit” para possibilitar o uso do “mestre-escravo” assim como poder mudar o tamanho do registrador nos usando “generic maps”. Ficando dessa forma:

```

49
50 -----
51 -- Generic multibit register
52 -----
53 library IEEE;
54 use IEEE.std_logic_1164.all;
55
56 entity regnbit is
57     generic(REG_SIZE : integer := 31; INIT_VALUE : STD_LOGIC_VECTOR(31 downto 0) := (others=>'0'); SENSIBILITY : std_logic := '1');
58     port( ck, rst, ce : in std_logic;
59           D : in STD_LOGIC_VECTOR (REG_SIZE downto 0);
60           Q : out STD_LOGIC_VECTOR (REG_SIZE downto 0)
61         );
62 end regnbit;
63
64 architecture regnbit of regnbit is
65 begin
66
67     process(ck, rst)
68     begin
69         if rst = '1' then
70             Q <= INIT_VALUE(REG_SIZE downto 0);
71         elsif ck'event and ck = SENSIBILITY then
72             if ce = '1' then
73                 Q <= D;
74             end if;
75         end if;
76     end process;
77
78 end regnbit;
79

```

Seguido dos dois registradores genericos criados, para sinal e microinstrução, respectivamente:

```

80 -----
81 -- Generic bit register
82 -----
83 library IEEE;
84 use IEEE.std_logic_1164.all;
85
86 entity regbit is
87     generic(SENSIBILITY : STD_LOGIC := '1'; INIT_VALUE : STD_LOGIC := '0');
88     port( ck, rst, ce : in std_logic;
89           D : in STD_LOGIC;
90           Q : out STD_LOGIC );
91 end regbit;
92
93 architecture regbit of regbit is
94 begin
95
96     process(ck, rst)
97     begin
98         if rst = '1' then
99             Q <= INIT_VALUE;
100         elsif ck'event and ck = SENSIBILITY then
101             if ce = '1' then
102                 Q <= D;
103             end if;
104         end if;
105     end process;
106
107 end regbit;
108

```

```

112 library IEEE;
113 use IEEE.std_logic_1164.all;
114 use work.p_MRstd.all;
115
116 entity regmins is
117     generic(SENSIBILITY : STD_LOGIC := '1'; INIT_VALUE : inst_type := invalid_instruction);
118     port( ck, rst, ce : in std_logic;
119           D : in microinstruction;
120           Q : out microinstruction );
121 end regmins;
122
123 architecture regmins of regmins is
124 begin
125     process(ck, rst)
126     begin
127         if rst = '1' then
128             Q.i <= INIT_VALUE;
129             Q.CY1 <= '0';
130             Q.CY2 <= '0';
131             Q.walu <= '0';
132             Q.wmdr <= '0';
133             Q.wpc <= '0';
134             Q.wreg <= '0';
135             Q.ce <= '0';
136             Q.rw <= '0';
137             Q.bw <= '1';
138         elsif ck'event and ck = SENSIBILITY then
139             if ce = '1' then
140                 Q <= D;
141             end if;
142         end if;
143     end process;
144
145 end regmins;

```

Uma das principais mudanças feitas foi a retirada da maquina de estados no bloco de controle pois no pipeline o andamento das instruções no processador é dado pelas barreiras. Assim no bloco de controle temos apenas um código combinacional que define os sinais do “uins” além da decodificação da instrução que não foi alterada.

```

724 -----
725 -- BLOCK (2/3) - DATAPATH REGISTERS load control signals generation.
726 -----
727 uins.CY1 <= '1';
728
729 uins.CY2 <= '1';
730
731 uins.walu <= '1';
732
733 uins.wmdr <= '1' when i=LBU or i=LW else '0';
734
735 uins.wreg <= '0' when i=SB or i=SW or i=BEQ or i=BGEZ or i=BLEZ or i=BNE or i=J or i=JR or i=NOP else '1';
736
737 uins.rw <= '0' when i=SB or i=SW else '1';
738
739 uins.ce <= '1' when i=LBU or i=LW or i=SB or i=SW else '0';
740
741 uins.bw <= '0' when i=SB or i=LBU else '1';
742
743 uins.wpc <= '1';
744
745 end control_unit;
746

```

Para cada um dos estágios foi necessario criar um “uins” diferente, assim como todos os dados que precisavam ser passados a diante. Isso se da pois cada um dos estágios estará com instruções diferentes e por consequencia os sinais mudam também.

Durante o desenvolvimento do processador notou-se problemas para executar a instrução SW (store word) e SB (store byte). Quando a instrução está no segmento responsável por uso da memória, é fornecido ao sinal “data” o valor do registrador que será salvo na memória, e é ativo o os sinais de controle da memória (ce, rw, bw), estes permanecem ativos durante todo um ciclo de clock. Mas como a memória RAM do projeto é assíncrona, com a troca de instrução o valor de “data” era reiniciado adquirindo o valor (ZZZZZZZZ) e durante este curto período de tempo a RAM salvava este valor por cima do valor esperado.




# Validação


Assim como na parte anterior a validação do código se dá por meio de testbenchs. O código a ser validado é feito em assembly, utilizando o MARS, e é feito o dump da memória para o testbench no ISE. O código em questão é o mesmo utilizado na parte 1 do trabalho porém dessa vez foi necessário colocar “nop” entre algumas instruções já que a parte de conflitos do processador ainda não foi implementada.

```
4  main:
5      lui      $at,0x00001001
6      nop
7      nop
8      ori      $t0,$at,0x00000000
9      lui      $at,0x00001001
10     nop
11     nop
12     ori      $t1,$at,0x00000004
13
14
15     li        $s1,5
16     li        $s2,4
17     li        $s0,100
18     li        $s3,32
19
20     addu      $s4,$s1,$s2
21     nop
22     nop
23     subu      $s5,$s0,$s4
24     nop
25     nop
26     addu      $s6,$s4,$s5
27
28 loop:
29     beq        $s2,$s3,loop2
30     nop
31     nop
32     nop
33     sll        $s2,$s2,1
34     addiu      $s7,$s7,1
35     j          loop
36     nop
37     nop
38     nop
39     nop
40
41 loop2:
42     addiu      $s5,$s5,1
43     nop
44     nop
45     bne        $s5,$s0,loop2
46     nop
47     nop
48     nop
49     nop
50
51 fim:
52     lw         $t2,0($t0)
53     nop
54     nop
55     sw         $t2,0($t1)
56     lw         $t3,0($t1)
57     nop
58     nop
59     addiu      $t3,$t3,8
60     nop
61     nop
62     sw         $t3,0($t0)
63
64 end:
65
66     .data
67
68 A:     .word    30
69 B:     .word    5
```

Uma vez feita a simulação com o ISim destaca-se alguns pontos importantes a se observar, ordenando os “uins.i” (que carregam o nome das instruções), o formato de pipeline já em atuação, muito parecido com os diagramas feitos em aula.



Um dos pontos mais críticos na composição do pipeline é a execução correta dos loads e stores. É preciso vários sinais nos seus valores corretos, como pode ser visto abaixo:



# Avaliação


Já em uma visão teórica de pipeline é possível ver que teria-se um ganho de desempenho em relação ao multiciclo. Como já foi falado anteriormente para um modelo pipeline temos uma vazão de instruções muito mais ampla, isso se dá pelo paralelismo imposto no modelo atual que aproveita as unidades de forma mais inteligente.

Para que possamos ver melhor o ganho de desempenho do pipeline em relação ao multiciclo, fizemos dois códigos assembly semelhantes para serem rodados nos dois modelos. Fala-se em semelhantes pois no caso do pipeline foi necessário colocar os “nops” para evitar os conflitos e se mantivessemos eles no multiciclo não teríamos uma comparação justa, afinal queremos o melhor desempenho de cada um deles.


Executando ambos os assemblies em seus devidos processadores podemos ver claramente que o mips pipeline é mais eficiente, acabando todas as instruções 940.000 ns antes. Isso se torna ainda mais surpreendente quando observamos que ainda não foi implementado tratamento de conflitos assim como previsão de salto fazendo com que em cada salto sejam usados 4 nops e assim aumentando ainda mais o tempo de execução.

Segue os dois testbenchs usados para comparação nas suas últimas instruções:


## MULTICICLO



## PIPELINE




Para termos uma visão mais clara da diferença entre a arquitetura dos dois é interessante observar os dois diagramas de blocos:





E do pipeline:



Com isso é possível ver mais claramente as mudanças de arquitetura feitas e descritas ao longo deste documento.