# Pontifícia Universidade Católica do Rio Grande do Sul Arquitetura de Computadores – FACIN Gabriel F. Susin Augusto Bergamin

Trabalho Prático – Parte 2


### Introdução

No decorrer deste documento estaremos apresentando uma adaptação do MIPS multiciclo que vinha sendo estudado anteriormente. Trata-se da modificação na arquitetura do projeto para fazer com que se torne um modelo pipeline. Temos então como tarefa principal, introduzir barreiras de registradores entre os estágios do projeto. Alem disso, viu-se necessario a retirada da maquina de estados do bloco de controle, fazendo a implatanção de uma lógica combinacional em seu lugar. Para melhor entendimento das mudanças realizadas, será reapresentada a arquitetura do processador, assim como os testes realizados para sua validação e mudanças significativas apresentadas pelo mesmo em comparação direta com o multiciclo utilizado na etapa anterior do projeto.

## Arquitetura

O MIPS em sua forma multiciclo funciona com base em uma máquina de estados que comanda o andamento das instruções ao longo dos ciclos. Já no pipeline teremos barreiras de registradores, comandados por um clock, que estarão atuando na propagação das instruções pelo processador. Essas barreiras foram criadas dentro do projeto, sendo implementadas como um par entidade/arquitetura cada uma. São elas: BI/DI, DI/EX, EX/MEM, MEM/ER , sendo BI a busca de instruções, DI a decodificação da instrução, EX a sua execução, MEM o acesso à memória e ER a escrita no banco de registradores.

A seguir podemos ver um diagrama de blocos exemplificando isso:



Dessa forma teremos uma parte de uma instrução em cada setor do processador, aumentando bastante a eficiencia dele pois a vazão(throughput) de instruções será muito maior, priniplamente quando comparado com o multiciclo que para iniciar uma nova intrução necessitava acabar a anterior.

Dado a fato de que as barreiras são compostas de registradores, foi necessário a implementação de dois novos registradores, um para microinstruções e outro para sinais. Além disso tivemos de fazer algumas modificações no formato do registrador "regnbit" para possibilitar o uso do "mestre-escravo" assim como poder mudar o tamanho do registrador nos usando "generic maps". Ficando dessa forma:

```
51 -- Generic multibit register
52
53 library IEEE;
54 use IEEE.std logic 1164.all;
55
56 entity regnbit is
          generic(REG_SIZE : integer := 31; INIT_VALUE : STD_LOGIC_VECTOR(31 downto 0) := (others=>'0'); SENSIBILITY : std logic := '1');
57
            port( ck, rst, ce : in std_logic;
    D : in STD_LOGIC_VECTOR (REG_SIZE downto 0);
58
59
60
61
                  Q : out STD LOGIC VECTOR (REG SIZE downto 0)
                );
62 end regnbit;
63
64 architecture regnbit of regnbit is
65 begin
66
    process(ck. rst)
67
68 begin
      if rst = '1' then
69
              Q <= INIT VALUE(REG SIZE downto 0);
70
71
       elsif ck'event and ck = SENSIBILITY then
         if ce = '1' then
72
73
            end if;
74
75
         end if:
75
76 end process;
78 end regnbit;
79
```

Seguido dos dois registradores genericos criados, para sinal e microinstrução, respectivamente:

```
______
81 -- Generic bit register
 82
   ______
 83 library IEEE;
84 use IEEE.std logic 1164.all;
85
 86 entity regbit is
    generic(SENSIBILITY : STD_LOGIC := '1'; INIT VALUE : STD LOGIC := '0');
87
           88
 89
               Q : out STD LOGIC );
90
   end reabit:
91
 92
93 architecture regbit of regbit is
 94
   begin
 95
    process(ck, rst)
96
    begin
97
     if rst = '1' then
98
99
            Q <= INIT VALUE;
     elsif ck'event and ck = SENSIBILITY then
100
          if ce = '1' then
101
            Q <= D;
102
103
           end if;
        end if;
104
105
    end process;
106
107 end regbit:
108
```


```
112 library IEEE;
113 use IEEE.std logic 1164.all;
     use work.p_MRstd.all;
115
116 entity regmins is
              generic(SENSIBILITY : STD_LOGIC := '1'; INIT_VALUE : inst_type := invalid_instruction);
117
118
               port( ck, rst, ce : in std_logic;
119
                      D : in microinstruction;
120
                      Q : out microinstruction );
121
    end regmins:
122
     architecture regmins of regmins is
123
     begin
124
125
126
       process(ck, rst)
127
       begin
           if rst = '1' then
128
129
                   Q.i <= INIT VALUE;
                   Q.CY1 <= '0';
Q.CY2 <= '0';
130
                   Q.walu <= '0';
132
                   Q.wmdr <= '0';
133
                   Q.wpc <= '0';
134
                   Q.wreg <= '0';
135
                   Q.ce <= '0';
136
                   Q.rw <= '0';
137
                  Q.bw <= '1';
138
           elsif ck'event and ck = SENSIBILITY then
139
              if ce = '1' then
140
                  Q <= D;
141
               end if;
142
143
144
      end process;
145
146 end regmins;
```

Uma das principais mudanças feitas foi a retirada da maquina de estados no bloco de controle pois no pipeline o andamento das instruções no processador é dado pelas barreiras. Assim no bloco de controle temos apenas um código combinacional que define os sinais do "uins" além da decodificação da instrução que não foi alterada.

```
-- BLOCK (2/3) - DATAPATH REGISTERS load control signals generation.
        uins.CY1 <= '1':
728
        uins.CY2 <= '1';
730
732
        uins.wmdr <= '1' when i=LBU or i=LW else '0';
733
        uins.wreg <= '0' when i=SB or i=SW or i=BEO or i=BGEZ or i=BLEZ or i=BNE or i=J or i=J or i=NOP else '1';
735
                  <= '0' when i=SB or i=SW else '1':
737
        uins.rw
738
        uins.ce <= '1' when i=LBU or i=LW or i=SB or i=SW else '0';
740
        uins.bw <= '0' when i=SB or i=LBU else '1';
742
743
        uins.wpc <= '1';
    end control unit;
745
```

Para cada um dos estágios foi necessario criar um "uins" diferente, assim como todos os dados que precisavam ser passados a diante. Isso se da pois cada um dos estágios estará com instruções diferentes e por consequencia os sinais mudam também.

Durante o desenvolvimento do processador notou-se problemas para executar a instrução SW (store word) e SB (store byte). Quando a instrução está no segmento responsável por uso da memória, é fornecido ao sinal "data" o valor do registrador que será salvo na memória, e é ativo o os sinais de controle da memória (ce, rw, bw), estes permanecem ativos durante todo um ciclo de clock. Mas como a memória RAM do projeto é assíncrona, com a troca de instrução o valor de "data" era reiniciado adquirindo o valor (ZZZZZZZZZ) e durante este curto período de tempo a RAM salvava este valor por cima do valor esperado.



Para contorno deste problema foi criado uma entidade que faz o controle dos sinais que serão enviados para a memória RAM, ele é composto por uma máquina de estados que faz o controle do sinal "ce" para ativar ou não a memória. Quando é detectado que a instrução é um store, o sinal "ce" é acionado e logo depois na decida do clock é desativado para que não seja substituído o valor salvo. Isto foi implementado da seguinte forma:


```
155
      entity pulsesig is
                 port( ck, rst : in std_logic;
156
157
                         D : in microinstruction;
158
                         Q : out STD_LOGIC_VECTOR (2 downto 0));
      end pulsesig;
159
160
      architecture pulsesig of pulsesig is
161
         type type_state is (Sstore, Sload, Send);
162
          signal PST, NST : type_state;
163
164
165
        process(rst, ck)
166
167
          begin
              if rst='0' then
168
                  PST <= Sstore;
169
             elsif ck'event then
170
171
172
                  PST <= NST:
173
174
          end process;
175
176
177
           process(PST, D.i)
178
             case PST is
179
180
                   when Satore => if D.i = SB or D.i = SW then
181
182
                                    NST <= Send;
                                  elsif D.i = LBU or D.i = LW then
183
                                     NST <= Sload;
184
185
                                     NST <= Sstore;
186
187
                                  end if;
188
                   when Sload => NST <= Sstore;
189
                  when Send => NST <= Satore;
190
             end case;
191
192
           end process;
193
           Q(2) <= '1' when (PST = Setore and (D.i = SW or D.i = SB or D.i = LBU or D.i = LW)) or PST = Sload else '0';
194
          Q(1) <= D.rw;
195
          Q(0) <= D.bw;
196
197
     end pulsesig;
198
```

# Validação


Assim como na parte anterior a validação do código se da por meio de testbenchs. O código a ser validado é feito em assambly, utilizando o MARS, e é feito o dump da memoria para o testbench no ISE. O código em questão é o mesmo utilizado na parte 1 do trabalho porém dessa vez foi necessário colocar "nop" entre algumas instruções já que a parte de conflitos do processador ainda não foi implementada.

```
4
    main:
5
                       $at,0x00001001
6
             nop
7
                      $t0,$at,0x00000000
8
              ori
9
             lui
                      $at,0x00001001
10
             nop
11
             nop
                      $t1,$at,0x00000004
12
             ori
13
14
             1i
                       $81,5
15
              11
16
17
              11
                       $s0,100
18
             1i
                       $s3,32
19
              addu
                       $84,$81,$82
20
21
             nop
22
             nop
23
             subu
                       $85,$80,$84
24
             nop
25
             addu
26
                       $86,$84,$85
27
    100p:
                      $s2,$s3,loop2
28
             beq
29
             nop
30
             nop
31
             nop
32
             nop
33
             sll
                      $s2,$s2,1
34
             addiu
                     $87,$87,1
35
                      100p
36
             nop
37
             nop
38
             nop
39
             nop
40
41
    100p2:
42
             addiu
                     $85.$85.1
43
             nop
44
             nop
45
             bne
                      $s5,$s0,loop2
46
             nop
47
48
             nop
49
             nop
50
    fim:
51
             lw
                      $t2,0($t0)
52
53
             nop
54
             nop
                      $t2,0($t1)
56
             lw
                      $t3,0($t1)
57
             nop
58
             nop
59
             addiu
                      $t3,$t3,8
60
             nop
61
             nop
                      $t3,0($t0)
62
             sw
63
    end:
64
             j
65
66
67
              .word
                      30
    В:
              .word
```

Uma vez feita a simulação com o ISim destaca-se alguns pontos importantes a se observar, ordenando os "uins.i" (que carregam o nome das instruções), o formato de pipeline já em atuação, muito parecido com os diagramas feitos em aula.



Um dos pontos mais críticos na composição do pipeline é a execução correta dos loads e stores. É preciso vários sinais nos seus valores corretos, como pode ser visto abaixo:



### Avaliação


Já em uma visão teórica de pipeline é possível ver que teria-se um ganho de desempenho em relação ao multiciclo. Como já foi falado anteriormente para um modelo pipeline temos uma vazão de instruções muito mais ampla, isso se da pelo paralelismo imposto no modelo atual que aproveita as unidades de forma mais inteligente.

Para que possamos ver melhor o ganho de desempenho do pipeline em relação ao multiciclo, fizemos dois códigos assembly semelhantes para serem rodados nos dois modelos. Fala-se em semelhantes pois no caso do pipeline foi necessario colocar os "nops" para evitar os conflitos e se mantivessemos eles no multiciclo não teriamos uma comparação justa, afinal queremos o melhor desempenho de cada um deles.


Executando ambos os assemblys em seus devidos processadores podemos ver claramente que o mips pipeline é mais eficiente, acabando todas as instruções 940.000 ns antes. Isso se torna ainda mais surprientente quando observamos que ainda não foi implementado tratamento de conflitos assim como previsão se salto fazendo com que em cada salto sejam usados 4 nops e assim aumentando ainda mais o tempo de execução.


Segue os dois testbenchs usados para comparação nas suas ultimas instruções:

# MULTICICLO 3,990.000 ns 4,000 ns 4,000 ns 4,000 ns 4,200 ns addiu \ bne \ \ addiu \ bne \ \ lw \ sw \ |w \ nop \ \ addiu \ sw \ j



Para termos uma visão mais clara da diferença entre a arquitetura dos dois é interessante observar os dois diagramas de blocos:





Com isso é possível ver mais claramente as mudanças de arquitetura feitas e descritas ao longo deste documento.