

# Cahier des charges pour la conception d'un processeur RISC-V

## 2023-2024

### d'après un sujet de l'ENSIMAG/Polytech Grenoble

## Table des matières

|          |   |           |
|----------|---|-----------|
| <b>1</b> | <b>Introduction</b>   | <b>3</b>  |
| <b>2</b> | <b>Objectifs du projet processeur</b>                             | <b>3</b>  |
| 2.1      | Calendrier . . . . .  | 4         |
| 2.1.1    | Organisation en séances . . . . .                                 | 4         |
| 2.1.2    | Objectifs par séance . . . . .                                    | 4         |
| 2.2      | Evaluation . . . . .  | 4         |
| 2.2.1    | Auto-évaluation . . . . .   | 4         |
| 2.2.2    | Format du rendu . . . . .   | 5         |
| <b>3</b> | <b>Architecture du processeur et son environnement</b>            | <b>5</b>  |
| 3.1      | Partie Contrôle . . . . .   | 5         |
| 3.2      | Partie Opérative . . . . .  | 6         |
| 3.2.1    | La gestion des sauts . . . . .                                    | 6         |
| 3.3      | Système complet . . . . .   | 7         |
| <b>4</b> | <b>Méthode de conception</b>                                      | <b>8</b>  |
| 4.1      | Identification de l'instruction . . . . .                         | 8         |
| 4.2      | Projection sur la PO . . . . .                                    | 8         |
| 4.3      | Ajout d'états dans la PC . . . . .                                | 8         |
| 4.4      | Mise en œuvre de l'instruction . . . . .                          | 9         |
| 4.5      | Écriture d'un programme de test en langage d'assemblage . . . . . | 10        |
| 4.6      | Validation : simulation et carte . . . . .                        | 10        |
| <b>5</b> | <b>Spécification des périphériques</b>                            | <b>10</b> |
| 5.1      | Les périphériques . . . . .                                       | 10        |
| 5.2      | Organisation de la mémoire . . . . .                              | 11        |
| 5.3      | Le bus . . . . .  | 11        |
| <b>A</b> | <b>Gestion du dépôt</b>   | <b>13</b> |

|          |  |           |
|----------|--|-----------|
| <b>B</b> | <b>Notations</b>   | <b>14</b> |
| <b>C</b> | <b>Organisation du projet</b>                              | <b>15</b> |
| C.1      | Répertoires et fichiers . . . . .                          | 15        |
| C.2      | Interface à la PO . . . . .                                | 15        |
| C.3      | Interface aux registres de contrôle/statut (CSR) . . . . . | 19        |
| C.4      | Signaux d'états de la PO . . . . .                         | 19        |
| <b>D</b> | <b>Environnement de conception</b>                         | <b>20</b> |
| D.1      | Utilisation du Makefile . . . . .                          | 20        |
| D.1.1    | La commande <b>make</b> . . . . .                          | 20        |
| D.1.2    | Simulation avec make . . . . .                             | 20        |
| D.2      | Programmation du FPGA avec make . . . . .                  | 20        |
| D.3      | Fonctionnement de l'autotest . . . . .                     | 21        |
| D.3.1    | Principe . . . . .   | 21        |
| D.3.2    | Syntaxe des commentaires à ajouter . . . . .               | 21        |
| D.3.3    | Base de test et regression . . . . .                       | 22        |
| D.4      | Le simulateur VHDL . . . . .                               | 22        |
| <b>E</b> | <b>Documentation</b>                                       | <b>23</b> |
| <b>F</b> | <b>Les instructions RISC-V (RV32IM)</b>                    | <b>24</b> |
| F.1      | Format des instructions . . . . .                          | 24        |
| F.2      | Construction des constantes immédiates . . . . .           | 24        |
| F.3      | Encodage des instructions . . . . .                        | 24        |
| F.4      | Description des instructions . . . . .                     | 26        |

# 1 Introduction

Le but de ce projet est de construire un processeur RISC-V en VHDL, avec pour objectif de pouvoir l'intégrer dans un système complet pour exécuter une application qui effectue un affichage sur écran. Le processeur est conçu en deux parties, Partie Contrôle (PC) et Partie Opérative (PO), et sera construit progressivement au cours du projet, en lui ajoutant des instructions. Les concepts fondamentaux des familles d'instructions seront abordés au cours du projet. Vous aurez à compléter les instructions manquantes par vous-même.

Un mécanisme d'auto-évaluation vous sera fourni afin de pouvoir valider votre avancement sur la base d'un échéancier. Même si toutes les étapes n'exigent pas la même quantité de travail, il est important de fournir le travail personnel nécessaire en dehors des séances encadrées pour s'assurer de mener à bien ce projet.

Les sources de départ se trouvent sur un dépôt Git qui servira aussi au suivi de votre progression. Pour les détails, voir la section [A](#).

*CS 2023\_2024 : Ces remarques contiennent des commentaires spécifiques à la version de ce TP pour CentraleSu-  
pélec, année académique 2022/2023..*

## 2 Objectifs du projet processeur

L'objectif du projet est de concevoir un processeur RISC-V capable d'exécuter une partie du jeu d'instructions. Le départ du projet est un canevas d'architecture composé d'une partie opérative (CPU\_PO) et d'une partie contrôle (CPU\_PC). Vous aurez à compléter la partie contrôle en ajoutant les états nécessaires à l'exécution des instructions du processeur et la partie opérative par deux composants (CPU\_CND et CPU\_CSR) permettant de gérer la condition de saut du processeur (voir sections 3.2.1).

CS 2023 2024 : Le module CPU\_CSR.vhd n'est pas l'objectif de ce TP.

Les notations utilisées dans la suite sont données en annexe B ; la description des noms de fichiers, composants ainsi que des signaux sont en annexe C ; et l'environnement de conception est décrit en section D. Assurez-vous de lire complètement ces annexes avant de continuer.




FIGURE 1 : Système complet avec les périphériques sur le bus

Les aspects techniques du cahier des charges sont détaillés en section 3. Vous pourrez utiliser votre processeur dans un environnement enrichie de périphériques : affichage sur LED, interfaces à des boutons poussoirs.

interrupteurs et écran HDMI. Cet environnement, illustré sur la figure 1 vous permettra de faire fonctionner des applications graphiques.

Afin de pouvoir valider le processeur, vous testerez le fonctionnement de programmes sur le processeur. Ces programmes seront stockés dans une mémoire du FPGA, connectée au processeur, contenant les instructions et les données. Le processeur sera également connecté à des LEDs sur la carte pour pouvoir observer son fonctionnement. L'exécution de certaines instructions permettra d'allumer et d'éteindre les LEDs (dans un premier temps en changeant la valeur du registre x31).

Par défaut, l'IP\_LED renvoie la valeur du registre x31 (directement accessible via la sortie pout du processeur qui est branchée sur IP\_LED), et les interrupteurs (SW0 à SW2) permettent de sélectionner parmi les 32 bits, les 4 bits de x31 visualisés sur les leds de la cartes. (ex : interrupteur (SW2 SW1 SW0) à 001 permettent de visualiser x31 [7:4]). Pour plus de détails voir le fichier IP\_LED.vhd.

Chaque instruction est à valider par simulation (étape 1) puis sur carte (étape 2) via l'écriture d'un programme de test en langage d'assemblage spécifique à cette instruction. Les deux étapes de validation seront prises en compte pour la notation. Lorsqu'il y aura assez d'instructions, vous pourrez valider le processeur par de petites applications graphiques écrites en langage C.

## 2.1 Calendrier

### 2.1.1 Organisation en séances

La progression du projet est organisée par famille d'instructions. Chaque séance est consacrée à une ou plusieurs familles d'instructions. Chaque famille est représentée par au moins une instruction typique, qu'il faut réaliser au cours de la séance.

### 2.1.2 Objectifs par séance

| Séance | Instruction typique                              | Famille   | Programme fourni                           |
|--------|--|---|--|
| 1      | lui, addi  |   |  |
| 2      | add<br><br>sll<br>auipc                          | and, or, ori, andi,<br>xor, xori, sub<br>srl, sra, srai, slli, srli | compteur.s<br><br>chenillard_minimaliste.s |
| 3      | PO : composant CPU_CND (JCOND/SLT)<br>beq<br>slt | bne, blt, bge, bltu, bgeu<br>slti, sltu, sltiu                      |  |
| 4      | lw, sw<br>jal                                    | lb, lbu, lh, lhu, sb, sh<br>jalr                                    | droite.s      invader                      |

## 2.2 Evaluation

La note de votre projet tiendra compte de la fonctionnalité de votre implémentation (nombre d'instructions fonctionnelles à la fin du projet), de votre progression (réalisation des instructions typiques dans les temps), de votre base de tests (quantité, pertinence, progression), de la qualité de votre rendu et des extensions réalisées.

### 2.2.1 Auto-évaluation

Pour évaluer vous-même votre projet, un mécanisme d'auto-évaluation vous est fourni et décrit en annexe D.3. Il vous aidera à définir votre base de test au cours du projet et nous permettra de l'évaluer.

### 2.2.2 Format du rendu

Vous devez rendre votre réalisation dans votre dépôt Git (voir annexe A). Vous devez bien veiller à ce que la bonne version soit disponible dans la branche master. En pratique, on doit y trouver :

- un fichier README.TXT à la racine du dépôt dans lequel vous décrirez :
  - tout ce que vous avez implanté (étapes validées, extensions réalisées, etc.) ;
  - en cas d'extension, où elles sont réalisées (dans quels fichiers) et comment les valider ;
  - toutes les informations que vous jugerez pertinentes pour aider le correcteur à évaluer votre travail.
- dans le répertoire vhd, vos sources vhdl qui compilent correctement et implantent une réalisation validant le plus grand nombre de points verts sur l'application de validation ;
- dans le répertoire program, tous les tests intermédiaires et programmes que vous avez écrits pendant le projet pour tester votre réalisation. Donnez des noms à vos fichiers qui précisent l'instruction testée ou le programme (e.g. test\_lui.s, test\_chenillard.s).
- dans votre présentation, ou dans un autre document, le graphe de contrôle (Finite State Machine, FSM) de toutes les instructions implémentées (c'est-à-dire la Figure 2 et le tableau complétés pour toutes les instructions).

**Attention** : l'équipe d'enseignants a l'habitude d'utiliser des logiciels de détection de la fraude très efficace. Les copies avérées entre différentes équipes sont sanctionnées d'un 0/20 pour tous les membres des équipes impliquées.

## 3 Architecture du processeur et son environnement

Le processeur est construit sur le modèle PC/PO. Les signaux échangés entre la PC et la PO sont regroupés dans des types enregistrement. Ces derniers sont décrits dans l'annexe C.2. Par exemple, tous les signaux terminant par « \_sel » correspondent à un fonctionnement similaire à un multiplexeur.

### 3.1 Partie Contrôle

Le graphe de contrôle de la PC initiale peut être représenté par la figure 2 :




FIGURE 2 : Partie contrôle

| États       | Opérations entre registres  |
|-------------|---|
| S_Init      | $PC \leftarrow 0x1000$  |
| S_Pre_Fetch | $mem\_addr \leftarrow mem[PC]^a$  |
| S_Fetch     | $IR \leftarrow mem\_datain$   |
| S_Decode    | $PC \leftarrow PC + 4^b$  |
| S_LUI       | $RD \leftarrow IR_{31...12}    0^{12};$<br>$mem\_addr \leftarrow mem[PC]$ |
| ...         | ...   |

<sup>a</sup>Un accès mémoire nécessite un cycle. On demande un accès à la valeur  $mem[PC]$  qui sera fournie au cycle suivant sur le bus  $mem\_datain$ .

<sup>b</sup>Attention, les instructions de branchement et auipc n'incrémentent pas  $PC$  dans cet état.

Par défaut le décodage d'une instruction non implantée conduit à un état d'erreur qui relance l'exécution de l'instruction à l'adresse 0x1000. Cela permet d'obtenir un comportement de type boucle infinie, sans avoir à implanter d'instruction de saut.

## 3.2 Partie Opérative

La figure 3 décrit l'architecture de la partie opérative fournie. Les blocs en jaune sont les deux composants (CPU\_CND et CPU\_CSR) à ajouter pour la gestion des sauts et des interruptions.

*CS 2023\_2024 : Les blocs concernant les interruptions ne font pas partie de ce TP.*




FIGURE 3 : Partie opérative et son interface avec la mémoire

### 3.2.1 La gestion des sauts

La figure 4 décrit le bloc responsable de la gestion des conditions de saut du processeur, dans le cas des instructions de branchement conditionnel (beq, bne, blt, bge, bltu, bgeu) différenciées entre elles par les bits IR[14:12] et des instructions de comparaison signée ou non-signée (slt/slti, sltu/sltui) différenciées des précédentes par le bit IR[6].




FIGURE 4 : Bloc pour la gestion des sauts dans le processeur

### 3.3 Système complet

La figure 1 représente le système complet. Ce dernier intègre une mémoire, ainsi que des périphériques d'entrée sorties. Ces périphériques sont des connections aux LEDs, interrupteurs et boutons poussoirs de la carte et au HDMI. Ce système est implanté dans le fichier PROC.vhd.

Les différents périphériques (ou entrées/sorties) sont vus comme de la mémoire par le processeur. Il n'est possible d'utiliser les périphériques que si on a réalisé les instructions **sw** et **lw**, respectivement d'écriture du contenu d'un registre vers la mémoire et de lecture d'un mot mémoire vers un registre.

Ces périphériques sont interfacés avec le processeur par un bus qui réalise un décodage des adresses. Lorsque le processeur réalise un accès vers une adresse particulière, le bus redirige l'accès vers le périphérique qui correspond à l'adresse indiquée.

La connexion des périphériques au bus et la configuration du décodage des adresses sont déjà effectuées (voir détails dans le fichier PROC.vhd) et les explications dans la section 5).

Tant que les instructions d'accès mémoire ne sont pas implantées, un mécanisme de debug vous permet d'utiliser les périphériques et, en particulier, l'affichage sur les LEDs. Le debug, aussi bien en simulation que sur la carte, est permis grâce au signal pout qui sort de la PO. Ce signal est connecté au registre x31 : une écriture dans ce registre met la valeur écrite sur le signal pout. Comme indiqué sur le tableau 1, ce signal étant sur 32 bits et comme il n'y a que 4 LEDs, les interrupteurs permettent de sélectionner un des 8 mots de 4 bits de pout à afficher.

| int <sub>2</sub> | int <sub>1</sub> | int <sub>0</sub> | LED <sub>3...0</sub>    |
|------------------|------------------|------------------|-------------------------|
| 0                | 0                | 0                | pout <sub>3...0</sub>   |
| 0                | 0                | 1                | pout <sub>7...4</sub>   |
| 0                | 1                | 0                | pout <sub>11...8</sub>  |
| 0                | 1                | 1                | pout <sub>15...12</sub> |
| 1                | 0                | 0                | pout <sub>19...16</sub> |
| 1                | 0                | 1                | pout <sub>23...20</sub> |
| 1                | 1                | 0                | pout <sub>27...24</sub> |
| 1                | 1                | 1                | pout <sub>31...28</sub> |

TABLE 1 : Configuration des interrupteurs pour affichage sur LEDs

## 4 Méthode de conception

Cette section décrit étape par étape la démarche à suivre pour implanter une instruction ou groupe d'instructions. L'instruction `lui` est prise comme exemple.

### 4.1 Identification de l'instruction

Accédez à la description de l'instruction dans l'annexe F.4, par exemple en utilisant les hyperliens du tableau de la section F.3. La description vous renseigne sur le format de l'instruction à implanter, son action, sa syntaxe et les opérations à réaliser.

Pour illustrer, l'analyse de la description de l'instruction `lui` nous apprend que, pour implémenter cette instruction, il faut mettre les 20 bits de poids fort du registre IR (champ `imm[31:12]` dans le format `U`) dans les 20 bits de poids fort du registre `rd` et mettre à zéro ses bits de poids faible. Il faut aussi effectuer  $mem\_addr \leftarrow mem[PC]$  pour commencer le chargement de l'instruction suivante.

### 4.2 Projection sur la PO

Il s'agit ensuite de décomposer les opérations à réaliser sur les composants (registres et opérateurs) de la PO (voir figure 3). Pour cela, il faut identifier les composants impliqués, trouver un chemin permettant de les relier, puis identifier les opérations à réaliser. L'annexe C.2 décrit l'interface complète de la PO. On y trouvera donc pour chaque opérateur les opérations possibles. A l'issue de cette étape, l'opération décrite par l'instruction est décomposée en une suite d'opérations RTL (i.e. opérations de registres à registres, qui se déroulent donc en un seul cycle).

Pour ajouter 4 à `pc`, il faut identifier un 4 à l'entrée d'un multiplexeur qui passe par un additionneur dont une entrée sera `pc` et dont la sortie se retrouve sur l'entrée du registre `pc`. On voit sur la figure 3 qu'il s'agit de l'additionneur du bas, et qu'il faut sélectionner la valeur `cst_x04` grâce à `T0_PC_Y_sel`, et diriger ce qui sort de l'additionneur sur le registre grâce à `PC_sel`. Pour le comportement de l'instruction `lui` en tant que telle, on peut repérer l'immédiat au format `U` (signal `immU` dans la figure 3) et le banc de registres. Le seul chemin les reliant passe par un additionneur. Par une addition du champ immédiat avec la constante 0, cet additionneur peut fournir le résultat escompté. L'annexe C.2 permet de valider ce choix, car l'opérande `Y` de cet additionneur (`PC_Y_select`) peut prendre la valeur `immU` (`PC_Y_immU`) et l'opérande (`PC_X_select`) peut prendre la valeur 0 (`PC_X_cst_x00`). De plus, on peut aussi vérifier que le signal sortant du même additionneur (`PC_X + PC_Y`) est bien une source valable du multiplexeur en entrée du banc de registre RF. L'écriture dans RF, de la donnée sélectionnée selon la valeur du type `DATA_select`, est toujours faite dans le registre destination `rd`. L'opération RTL identifiée est donc  $rd \leftarrow 0 + (immU)$ , équivalent à  $rd \leftarrow 0 + (IR_{31..12} \parallel 0^{12})$ .

À noter que les constantes extraites de IR (notées `immX` où `X` est le format de l'instruction) peuvent apparaître plusieurs fois dans la PO, il faudra choisir le bon point d'entrée selon l'utilisation souhaitée.

### 4.3 Ajout d'états dans la PC

Chaque opération RTL est réalisée en un cycle et doit donc être associée à un état de la PC. Pour les instructions où plusieurs opérations RTL ont été identifiées à l'étape précédente, il faudra éventuellement les répartir sur plusieurs états consécutifs. Dans l'automate de la PC (figure 2), cette suite d'états sera connectée à l'état `S_Decode` et rebouclera vers un état existant, qui permettra de charger correctement l'instruction suivante. Le passage de l'état `S_Decode` au premier état de l'instruction est décidé en fonction de l'encodage des instructions. L'annexe F.3 donne le code correspondant à chaque instruction.

Avant de poser une question à un professeur sur une instruction, il est impératif d'avoir dessiné sur papier les états impliqués et les opérations RTL que vous comptez y réaliser.

Dans le cas de `lui`, il faut tout d'abord faire l'incréméntation de `pc` dans l'état `S_Decode`<sup>1</sup>.

<sup>1</sup>Attention, si cela est vrai pour `lui` et une vaste majorité d'instructions, ce n'est pas le cas pour les instructions de branchement et `auipc`.



Ensuite, on n'a besoin que d'un seul état pour réaliser l'opération RTL identifiée. La détection du code 0110111 sur les 7 bits de poids faible de IR suffit pour entrer dans cet état. De cet état, on peut passer à l'état S\_Pre\_Fetch, qui initiera correctement l'instruction suivante en demandant un accès en lecture à l'adresse PC de la mémoire.

On peut remarquer que cette opération peut être aussi réalisée sans conflit dans notre état S\_LUI en validant une transaction de lecture vers la mémoire (voir `mem_ce` dans la section C.2). Cette opération devra récupérer la prochaine instruction à exécuter (pointée par PC). En faisant ce choix, on peut directement passer à l'état S\_Fetch comme proposé dans la section 3.1, au lieu de passer par l'état S\_Pre\_Fetch.

## 4.4 Mise en œuvre de l'instruction

Il s'agit de décrire dans le fichier VHDL `CPU_PC.vhd` le comportement spécifié dans les étapes précédentes. Dans ce fichier, il faut ajouter des noms d'états au type `State_type`, modifier l'état S\_Decode pour qu'il détecte le codage de l'instruction concernée pour passer dans l'état correspondant et, ajouter pour tous les nouveaux états un ensemble de commandes qui feront réaliser à la PO les opérations RTL concernées.

Pour `lui`, après avoir déclaré S\_LUI au type `State_type`, on pourra insérer le code VHDL ci-dessous dans le processus qui décrit les fonctions de transition et de sortie :

```
when S_Decode =>
    -- On peut aussi utiliser un case, ...
    -- et ne pas le faire juste pour les branchements et auipc
    if status.IR(6 downto 0) = "0110111" then
        cmd.TO_PC_Y_sel <= TO_PC_Y_cst_x04;
        cmd.PC_sel <= PC_from_pc;
        cmd.PC_we <= '1';
        state_d <= S_LUI;
    else
        state_d <= S_Error; -- Pour détecter les ratés du décodage
    end if;

when S_LUI =>
    -- rd <- ImmU + 0
    cmd.PC_X_sel <= PC_X_cst_x00;
    cmd.PC_Y_sel <= PC_Y_immU;
    cmd.RF_we <= '1';
    cmd.DATA_sel <= DATA_from_pc;
    -- lecture mem[PC]
    cmd.ADDR_sel <= ADDR_from_pc;
    cmd.mem_ce <= '1';
    cmd.mem_we <= '0';
    -- next state
    state_d <= S_Fetch;
```

Les champs, types et valeurs utilisés sont décrits dans l'annexe C.2. La description explicite complètement l'opération RTL définie à l'étape 2 en précisant la valeur prise par l'opérande X, celle de l'opérande Y, l'opération réalisée par l'additionneur, la sélection du signal en entrée du banc de registre et l'activation du banc de registre en écriture.

On notera qu'il est judicieux de commenter l'opération RTL réalisée en amont d'un groupe d'instructions VHDL.

**Attention** : avant de coder vos instructions il est indispensable de sélectionner les valeurs par défaut qui seront affectées aux signaux de commande (`cmd`). Au début du projet, ces signaux sont fixés à une valeur indéfinie (U ou UNDEFINED). Une fois vos valeurs par défaut choisies, vous pouvez coder par exemple votre état S\_LUI qui mettra à jour seulement les signaux de commande spécifiés précédemment.

## 4.5 Écriture d'un programme de test en langage d'assemblage

Cette étape peut aussi être réalisée juste après l'étape 1, car il suffit de comprendre la syntaxe de l'instruction pour pouvoir la tester. Pour écrire vos tests, il faut utiliser le registre x31, qui est connecté sur pout dans votre projet. N'oubliez pas d'indiquer dans votre fichier de test les sorties attendues de manière à pouvoir utiliser le mécanisme d'autotest (annexe D.3).

Le fichier `lui.s` dans le répertoire `program` vous est donné à titre d'exemple.

## 4.6 Validation : simulation et carte

Chacun de vos tests doit être validé au minimum en simulation.

*CS 2023\_2024 : La validation sur carte vous donnera une note supplémentaire..*

Pour lancer la simulation, depuis le *répertoire racine de votre projet*, exécutez :

```
make simulation PROG=lui
```

Vous pourrez alors comparer dans le simulateur les valeurs obtenues à celles espérées. En cas d'erreur, le simulateur vous permettra d'inspecter les signaux et de remonter à la source de l'erreur. En utilisant le mécanisme d'autotest, vous n'aurez à utiliser le simulateur que pour débusquer des erreurs dans votre code.

Vous pouvez peut être remarquer que parmi les signaux en simulation un grand ensemble d'entre eux sont "undefined". N'oubliez pas que dans le `process FSM_comb` de la PC ces signaux n'ont pas été initialisés. Vous devez leur choisir des valeurs par défaut dès maintenant ou au fur et à mesure du projet, en fonction des besoins.

Pour tester sur la carte, exécutez :

```
make fpga PROG=lui
```

Sur les LEDs de la carte, on voit les deux valeurs du test "en même temps" car les LEDs changent à une fréquence de l'ordre de la dizaine de MHz et la persistance rétinienne produit une apparence de superposition des valeurs. Il vaut mieux afficher une seule valeur sur les LEDs.

# 5 Spécification des périphériques

*CS 2023\_2024 : Les blocs concernant les interruptions ne font pas partie de ce TP. En conséquence, pour simplifier, nous supprimons de cette section les informations sur les interruptions.*

## 5.1 Les périphériques

L'ajout de périphériques au système est relativement simple. Chaque périphérique est considéré comme de la mémoire du point de vue du processeur. Concrètement, accéder à un périphérique consiste à réaliser des accès en lecture et écriture à des adresses spécifiques. Afin de différencier les accès à la mémoire de ceux aux périphériques, un élément dénommé `PROC_bus` est ajouté au système. Ce bus intercepte les accès mémoire et sélectionne le périphérique concerné selon l'adresse de l'accès. Pour éviter les conflits, chaque périphérique se voit attribuer une plage d'adresses entre une adresse basse et une adresse haute. Le bus a connaissance de la liste des plages de tous les périphériques.

Pour insérer un périphérique dans le système, il suffit de lui associer une plage d'adresses et de modifier le paramétrage du bus. Tous les périphériques respectent un canevas d'interface, ce qui permet de les connecter directement au bus.

## 5.2 Organisation de la mémoire

La carte mémoire des périphériques est la suivante :

| Périphérique                                  | Accès | Plage d'adresses  | Action   |
|---|-------|---|--|
| RAM32   | RW    | 0x00001000 - 0x00008FFF   | Mémoire RAM pour les programmes, données et traitant d'interruption (optionnel).   |
| IP_LED  | W     | 0x30000000 - 0x30000003   | Mot de 32 bits à afficher sur les LED  |
| IP_PIN<br>(interrupteurs + boutons poussoirs) | R     | 0x30000008  | Valeur des 4 interrupteurs dans l'octet de poids faible, valeur des 3 boutons poussoirs aux bits 16,17,18 et 0 sur les autres bits   |
| IP_PLIC                                       | RW    | 0x0C000000 - 0x10000000<br><br>0x0C001000<br>0x0C002000<br><br>0x0C200004 | Contrôleur d'interruptions au niveau de la plateforme<br>Génère le signal <code>meip</code> .<br><br>Bit 2 est à 1 si une interruption de IP_PIN est en attente<br>Bit 2 doit être mis à 1 pour autoriser les interruptions provenant de IP_PIN<br>Doit être lu pour acquitter la demande d'interruption en cours (plus de détails dans <code>IP_PLIC.vhd</code> ) |
| IP_CLINT                                      | RW    | 0x02000000 - 0x0200C000   | Contrôleur d'interruptions local : timer<br>Génère le signal <code>mtip</code> .<br>(plus de détails dans <code>IP_CLINT.vhd</code> )  |
| PS_Link                                       | W     | 0x80000000 - 0x8FFFFFFF   | DDR  |

## 5.3 Le bus

### Description

Le bus permet de connecter des périphériques au processeur. Il intercepte tous les signaux de lecture et écriture vers la mémoire et les redirige vers le périphérique adressé. Le bus sélectionne le périphérique adressé selon l'adresse émise par le processeur. Il envoie un signal de sélection vers le périphérique et lui transmet l'adresse et les données sortantes du processeur. En lecture, le bus sélectionne le mot qui provient du périphérique adressé pour l'envoyer vers le processeur.

Du point de vue du processeur, le bus se comporte comme une mémoire et respecte le chronogramme d'une mémoire. Lors d'une lecture, le périphérique doit envoyer la donnée lue au cycle suivant l'adresse (mémoire synchrone).

Le bus réalise le décodage d'adresse *global* et un périphérique est identifié par son adresse de base et son adresse haute, dite la *plage* d'adresses. Si un périphérique a plusieurs registres entre ces deux adresses, c'est au périphérique de réaliser le décodage *local*. Le périphérique peut utiliser les bits de poids faible de l'adresse pour sélectionner le registre adéquat. Tous les périphériques doivent donc avoir l'interface suivante :

| Port  | Sens | Type           | Description                                 |
|-------|------|----------------|---|
| clk   | In   | std_logic      | Horloge                                     |
| rst   | In   | std_logic      | Reset                                       |
| addr  | In   | waddr          | Adresse en provenance du bus                |
| size  | In   | RF_size_select | Taille de la donnée (mot, demi-mot, octet)  |
| datai | In   | w32            | Donnée en provenance du bus                 |
| datao | Out  | w32            | Donnée vers le bus                          |
| we    | In   | std_logic      | Signale une écriture '1' ou une lecture '0' |
| ce    | In   | std_logic      | Habilite une écriture ou une lecture        |

## Paramétrage

Le bus est paramétré par les plages d'adresses des périphériques. Pour comprendre l'implantation du bus dans le fichier PROC.vhd), voici quelques clés :

- La constante BUS\_N\_SLAVE correspond au nombre de périphériques
- La plage d'adresses a été configurée sur le bus. C'est-à-dire les adresses de base et haute ont été ajoutées aux tableaux base et high du bus.
- Les périphériques ont été instanciés et connectés aux signaux internes : connexion à un périphérique via les signaux bus\_datai, bus\_ce, et bus\_we, d'indice adéquat, ainsi que les signaux mem\_addr, mem\_d\_size et mem\_dataout en provenance du processeur.

**Attention** : ces signaux sont vus du bus : les entrées du bus sont donc les sorties du périphérique !

## A Gestion du dépôt

Vous devrez utiliser Git pour récupérer les sources de départ ainsi que pour rendre le travail réalisé en TP. Pour cela, vous devez d'abord vous connecter sur l'interface Web du serveur <https://gitlab-student.centralesupelec.fr/>. Vous devez normalement avoir accès au projet processeur du groupe comparch : <https://gitlab-student.centralesupelec.fr/comparch/processeur>. Vous devez créer un *fork* du projet dans votre propre *namespace* (qui correspond au compte de l'un des membres du binôme). Cela va créer une copie du projet par groupe d'étudiant. Vous devez ensuite cloner ce nouveau projet sur votre machine. Attention : ne pas travailler directement sur le projet fourni par les enseignants. Le rendu du TP se fera via GIT. Vous devez ajouter les enseignants à votre projet pour qu'ils puissent le cloner. N'oubliez pas de réaliser régulièrement des commit et des push.

## B Notations

|                 |   |
|-----------------|---|
| =               | test d'égalité  |
| +               | addition entière en complément à deux   |
| −               | soustraction entière en complément à deux   |
| ×               | multiplication entière en complément à deux   |
| ÷               | division entière en complément à deux   |
| mod             | reste de la division entière en complément à deux   |
| and             | opérateur <b>et</b> bit-à-bit   |
| or              | opérateur <b>ou</b> bit-à-bit   |
| nor             | opérateur <b>non-ou</b> bit-à-bit   |
| xor             | opérateur <b>ou-exclusif</b> bit-à-bit  |
| mem[ <i>a</i> ] | contenu de la mémoire à l'adresse <i>a</i>  |
| ←               | assignation   |
| ⇒               | implication   |
|                 | concaténation de chaînes de bits  |
| $x^n$           | réplication du bit <i>x</i> dans une chaîne de <i>n</i> bits. Notons que <i>x</i> est un unique bit |
| $x_{p...q}$     | sélection des bits <i>p</i> à <i>q</i> de la chaîne de bits <i>x</i>                                |

Certains opérateurs n'étant pas évidents, nous donnons ici quelques exemples.

Posons  $\overset{15}{0} \overset{14}{0} \overset{13}{0} \overset{12}{1} \overset{11}{1} \overset{10}{0} \overset{9}{1} \overset{8}{1} \overset{7}{0} \overset{6}{1} \overset{5}{0} \overset{4}{0} \overset{3}{1} \overset{2}{0} \overset{1}{0} \overset{0}{0}$  la chaîne de bit *x*, qui a une longueur de 16 bits, le bit le plus à droite étant le bit de poids faible et de numéro zéro, et le bit le plus à gauche étant le bit de poids fort et de numéro 15.  $x_{6...3}$  est la chaîne 1001.  $x_{15}^{16}$  crée une chaîne de 16 bits de long dupliquant le bit 15 de *x*, zéro dans le cas présent.  $x_{15}^{16} || x_{15...0}$  est la valeur 32 bits avec extension de signe de l'immédiat en complément à deux de 16 bits *x*.

## C Organisation du projet

### C.1 Répertoires et fichiers

Les différents fichiers du projet sont rangés dans les répertoires suivants :

| Répertoires utiles         |  |
|----------------------------|--|
| vhd                        | Les sources VHDL du processeur RISC-V et ses périphériques |
| vhd/bench                  | Les sources VHDL des environnements de simulation          |
| program                    | Les sources des programmes en langage d'assemblage         |
| logiciel                   | Les sources des applications graphiques en langage C       |
| Divers (à ne pas modifier) |  |
| bin                        | Différents scripts et programmes pour gérer le projet      |
| config                     | Fichiers de configurations des outils de CAO               |
| .CEPcache                  | Répertoire caché de travail                                |

Les fichiers VHDL de la liste ci-dessous sont utilisés au cours du projet. La mention **top** indique les fichiers qui contiennent une entité de plus haut niveau. Une entité "top" correspond à l'interface externe du FPGA. Elle contient les entités internes du projet. À chaque fichier "top" correspond un environnement de simulation. Certains fichiers seront à compléter au fur et à mesure du projet.

| Module  |     |             | Description   |
|---|-----|-------------|---|
| PKG.vhd                                       |     |             | Bibliothèque contenant les déclarations des types utilisés dans le projet             |
| CPU.vhd                                       |     |             | Assemblage PC+PO  |
| CPU_PC.vhd                                    |     | A compléter | Partie contrôle   |
| CPU_PO.vhd                                    |     | A compléter | Partie opérative  |
| CPU_CND.vhd                                   |     | A compléter | Entité gérant la condition de saut du processeur                                      |
| CPU_CSR.vhd                                   |     | A compléter | Entité gérant le registre de control/status du processeur (CSR) et les interruptions. |
| PROC.vhd                                      | top |             | Processeur RISC-V + Périphériques   |
| PROC_bus.vhd                                  |     |             | Gère le décodage d'adresse pour les périphériques                                     |
| Compléments/Périphériques (à ne pas modifier) |     |             |   |
| RAM32.vhd                                     |     |             | Mémoire RAM (block mémoire Xilinx)  |
| IP_LED.vhd                                    |     |             | Périphériques sortie LED  |
| IP_PIN.vhd                                    |     |             | Périphérique bouton poussoir+interrupteurs  |
| IP_CLINT.vhd                                  |     |             | Contrôleur d'interruptions local au processeur  |
| IP_PLIC.vhd                                   |     |             | Contrôleur d'interruptions au niveau de la plateforme complète                        |

Le fichier CPU\_PC.vhd contient le début de la machine à état du processeur.

Dans l'objectif de laisser à la synthèse logique le choix de l'encodage optimal, les commandes des multiplexeurs sont implantées de façon « abstraite » à l'aide de types énumérés. Cela permet également d'analyser simplement les chronogrammes car les valeurs énumérées « parlent d'elles-mêmes ».

*CS 2023\_2024 : Le module CPU\_CSR.vhd n'est pas complété, mais il n'est pas l'objectif de ce TP.*

### C.2 Interface à la PO

Les signaux de commandes de la PO (figure 3) sont regroupés dans une structure de type PO\_cmd, définie dans le fichier PKG.vhd. Voici les différents champs de cette structure :

| Champ          | Type VHDL                        | Valeurs possibles  | Rôle  |
|----------------|----------------------------------|--|---|
| ALU_op         | <a href="#">ALU_op_type</a>      | ALU_plus, ALU_minus  | Sélection de l'opération arithmétique effectuée par l'ALU                                     |
| LOGICAL_op     | <a href="#">LOGICAL_op_type</a>  | LOGICAL_and, LOGICAL_or, LOGICAL_xor   | Sélection de l'opération logique effectuée par l'ALU  |
| ALU_Y_sel      | <a href="#">ALU_Y_select</a>     | ALU_Y_rf_rs2, ALU_Y_immI   | Sélection de l'opérande Y (arithmétique/logique) sur l'ALU                                    |
| SHIFTER_op     | <a href="#">SHIFTER_op_type</a>  | SHIFT_rl, SHIFT_ra, SHIFT_ll   | Sélection de l'opération de décalage effectuée par l'ALU                                      |
| SHIFTER_Y_sel  | <a href="#">SHIFTER_Y_select</a> | SHIFTER_Y_rs2, SHIFTER_Y_ir_sh   | Sélection de l'opérande Y (de décalage) sur l'ALU   |
| RF_we          | boolean                          | true, false  | Valide l'écriture dans RF   |
| RF_SIGN_enable | boolean                          | true, false  | Valide l'extension de signe pendant un accès au banc de registres                             |
| RF_SIZE_sel    | <a href="#">RF_SIZE_select</a>   | RF_SIZE_word, RF_SIZE_half, RF_SIZE_byte   | Sélection du mot, demi-mot ou octet à écrire dans le banc de registres ou à écrire en mémoire |
| DATA_sel       | <a href="#">DATA_select</a>      | DATA_from_alu, DATA_from_logical, DATA_from_mem, DATA_from_pc, DATA_from_slt, DATA_from_shifter, DATA_from_csr | Sélection de la provenance de la donnée à écrire dans le banc de registres                    |
| PC_we          | boolean                          | true, false  | Valide l'écriture dans PC   |
| PC_sel         | <a href="#">PC_select</a>        | PC_from_alu, PC_mtvec, PC_rstvec, PC_from_pc, PC_from_mepc   | Sélection de la provenance de la donnée à écrire dans PC                                      |
| PC_X_sel       | <a href="#">PC_X_select</a>      | PC_X_cst_x00, PC_X_pc  | Sélection de l'opérande X sur l'additionneur vers le banc de registres                        |
| PC_Y_sel       | <a href="#">PC_Y_select</a>      | PC_Y_cst_x04, PC_Y_immU  | Sélection de l'opérande Y sur l'additionneur vers le banc de registres                        |
| TO_PC_Y_sel    | <a href="#">TO_PC_Y_select</a>   | TO_PC_Y_immB, TO_PC_Y_immJ, TO_PC_Y_cst_x04  | Sélection de l'opérande Y sur l'additionneur de PC  |
| AD_we          | boolean                          | true, false  | Valide l'écriture dans AD   |
| AD_Y_sel       | <a href="#">AD_Y_select</a>      | AD_Y_immI, AD_Y_immS   | Sélection de l'opérande Y sur l'additionneur de AD  |
| IR_we          | boolean                          | true, false  | Valide l'écriture dans IR   |
| ADDR_sel       | <a href="#">ADDR_select</a>      | ADDR_from_pc, ADDR_from_ad   | Sélection de l'adresse vers la mémoire  |
| mem_we         | boolean                          | true, false  | Valide une écriture dans la mémoire   |
| mem_ce         | boolean                          | true, false  | Valide une transaction vers la mémoire (lecture ou écriture)                                  |
| cs             | <a href="#">PO_cs_cmd</a>        | voir <a href="#">détail</a>  | Interface aux registres de contrôle/statut (CSR "Control Status Register")                    |

Les types utilisés dans cette structure sont également définis dans le fichier `PKG.vhd` comme spécifié ci-dessous :

- `ALU_op_type` est le type énuméré utilisé pour sélectionner l'opération arithmétique à réaliser par l'ALU.



| Valeur    | Sémantique                  |
|-----------|-----------------------------|
| ALU_plus  | $ALU\_res \leftarrow X + Y$ |
| ALU_minus | $ALU\_res \leftarrow X - Y$ |

- L'opérateur  $X$  prend toujours la valeur du registre  $rs1$ .
- L'opérateur  $Y$  peut prendre la valeur du registre  $rs2$  ou la valeur d'une constante immédiate de type  $I$  selon le signal  $ALU\_Y\_sel$ .
- LOGICAL\_op\_type est le type énuméré utilisé pour sélectionner l'opération logique à réaliser par l'ALU.

| Valeur      | Sémantique                                 |
|-------------|--|
| LOGICAL_and | $LOGICAL\_res \leftarrow X \text{ and } Y$ |
| LOGICAL_or  | $LOGICAL\_res \leftarrow X \text{ or } Y$  |
| LOGICAL_xor | $LOGICAL\_res \leftarrow X \oplus Y$       |

- L'opérateur  $X$  prend toujours la valeur du registre  $rs1$ .
- L'opérateur  $Y$  peut prendre la valeur du registre  $rs2$  ou la valeur d'une constante immédiate de type  $I$  selon le signal  $ALU\_Y\_sel$ .
- ALU\_Y\_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande  $Y$  de l'ALU dans le cas d'une opération arithmétique/logique.

| Valeur       | Sémantique   |
|--------------|--|
| ALU_Y_rf_rs2 | Port B du banc de registre pointé par $IR_{24...20}$ ( $rs2$ )   |
| ALU_Y_immI   | $IR_{31}^{20} \parallel IR_{31...20}$ (constante immédiate $I$ ) |

- SHIFTER\_op\_type est le type énuméré utilisé pour sélectionner l'opération de décalage à réaliser par l'ALU.

| Valeur   | Sémantique  |
|----------|---|
| SHIFT_rl | $SHIFTER\_res \leftarrow X \gg Y_{4...0}$ (logique)       |
| SHIFT_ra | $SHIFTER\_res \leftarrow X \ggg Y_{4...0}$ (arithmétique) |
| SHIFT_ll | $SHIFTER\_res \leftarrow X \ll Y_{4...0}$ (logique)       |

- L'opérateur  $X$  prend toujours la valeur du registre  $rs1$ .
- L'opérateur  $Y$  prend la valeur d'une constante de décalage selon le signal  $SHIFTER\_Y\_sel$ .
- SHIFTER\_Y\_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande  $Y$  de l'ALU dans le cas d'une opération de décalage.

| Valeur          | Sémantique                                   |
|-----------------|--|
| SHIFTER_Y_rs2   | Les 5 bits de poids faible du registre $rs2$ |
| SHIFTER_Y_ir_sh | $IR_{24...20}$ (shamt)                       |

- RF\_SIZE\_select est le type énuméré utilisé pour sélectionner le mot, le demi-mot ou l'octet à écrire dans le banc de registres. Cette sélection n'est nécessaire que lorsque la donnée provient de la mémoire.

| Valeur       | Sémantique  |
|--------------|---|
| RF_SIZE_word | Le mot disponible sur $mem\_datain$   |
| RF_SIZE_half | Un demi-mot choisi sur $mem\_datain$ en fonction de la valeur du registre $AD_1$    |
| RF_SIZE_byte | Un octet choisi sur $mem\_datain$ en fonction de la valeur du registre $AD_{1...0}$ |

- Dans le cas d'une écriture d'un demi-mot ou d'un octet, une extension de signe est faite en fonction de la valeur du  $RF\_SIGN\_enable$ .
- Cette commande est également utilisée lors d'une écriture en mémoire (instructions [sb](#), [sh](#), [sw](#)) pour indiquer le nombre de bits à écrire effectivement en mémoire.

- DATA\_select est le type énuméré utilisé pour sélectionner la provenance de la donnée à écrire dans le banc de registres.

| Valeur            | Sémantique                           |
|-------------------|--------------------------------------|
| DATA_from_alu     | $RF \leftarrow ALU\_res$             |
| DATA_from_logical | $RF \leftarrow LOGICAL\_res$         |
| DATA_from_mem     | $RF \leftarrow REG\_to\_load$        |
| DATA_from_pc      | $RF \leftarrow PC\_X + PC\_Y$        |
| DATA_from_slt     | $RF \leftarrow 0^{31} \parallel SLT$ |
| DATA_from_shifter | $RF \leftarrow SHIFTER\_res$         |
| DATA_from_csr     | $RF \leftarrow CSR$                  |

- PC\_select est le type énuméré utilisé pour sélectionner la provenance de la donnée à écrire dans PC.

| Valeur       | Sémantique                                    |
|--------------|---|
| PC_from_alu  | $PC \leftarrow ALU\_res_{31...1} \parallel 0$ |
| PC_mtvec     | $PC \leftarrow MTVEC$                         |
| PC_rstvec    | $PC \leftarrow RST\_VEC$                      |
| PC_from_pc   | $PC \leftarrow PC + TO\_PC\_Y$                |
| PC_from_mepc | $PC \leftarrow MEPC$                          |

- PC\_X\_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande X de l'additionneur vers le banc de registres.

| Valeur       | Sémantique           |
|--------------|----------------------|
| PC_X_cst_x00 | Constante 0x00000000 |
| PC_X_pc      | PC                   |

- PC\_Y\_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande Y de l'additionneur vers le banc de registres.

| Valeur       | Sémantique                      |
|--------------|---------------------------------|
| PC_Y_cst_x04 | Constante 0x00000004            |
| PC_Y_immU    | $IR_{31...12} \parallel 0^{12}$ |

- TO\_PC\_Y\_select est le type énuméré utilisé pour sélectionner l'opérande Y sur l'additionneur de PC.

| Valeur          | Sémantique  |
|-----------------|---|
| TO_PC_Y_immB    | $IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0$                            |
| TO_PC_Y_immJ    | $IR_{31}^{12} \parallel IR_{19...12} \parallel IR_{20} \parallel IR_{30...25} \parallel IR_{24...21} \parallel 0$ |
| TO_PC_Y_cst_x04 | Constante 0x00000004  |

- AD\_Y\_sel est le type énuméré utilisé pour sélectionner l'opérande Y de l'additionneur vers le registre AD.

| Valeur    | Sémantique  |
|-----------|---|
| AD_Y_immI | $IR_{31}^{20} \parallel IR_{31...20}$                       |
| AD_Y_immS | $IR_{31}^{20} \parallel IR_{31...25} \parallel IR_{11...7}$ |

- ADDR\_select est le type énuméré utilisé pour sélectionner l'origine de l'adresse vers la mémoire.

| Valeur       | Sémantique                |
|--------------|---------------------------|
| ADDR_from_pc | $mem\_addr \leftarrow PC$ |
| ADDR_from_ad | $mem\_addr \leftarrow AD$ |

### C.3 Interface aux registres de contrôle/statut (CSR)

*CS 2023\_2024 : Cette section ne fait pas partie de ce TP. Les signaux/structures dans le code qui se réfèrent à cette section ne doivent pas être pris en compte.*

Les signaux de commandes vers les CSR sont regroupés dans une structure de type `PO_cs_cmd`, définie dans le fichier `PKG.vhd`. Voici les différents champs de cette structure :

| Champ             | Type VHDL                        | Rôle  |
|-------------------|----------------------------------|---|
| CSR_we            | <code>CSR_write_enable</code>    | Valide l'écriture sur l'un des registres de contrôle/statut   |
| TO_CSR_sel        | <code>TO_CSR_select</code>       | Sélection de la provenance de la donnée à écrire dans l'un des registres de contrôle/statut               |
| CSR_sel           | <code>CSR_select</code>          | Sélection du registre de contrôle/statut à envoyer au banc de registres                                   |
| MEPC_sel          | <code>MEPC_select</code>         | Sélection de la provenance de la donnée à écrire dans le registre mepc                                    |
| MSTATUS_mie_set   | boolean                          | Valide l'écriture de la valeur 1 dans le bit 3 du registre mstatus (même sans avoir CSR_we = CSR_mstatus) |
| MSTATUS_mie_reset | boolean                          | Valide l'écriture de la valeur 0 dans le bit 3 du registre mstatus (même sans avoir CSR_we = CSR_mstatus) |
| CSR_WRITE_mode    | <code>CSR_WRITE_mode_type</code> | Sélection du mode d'écriture dans l'un des registres de contrôle/statut                                   |

Les types utilisés dans cette structure sont également définis dans le fichier `PKG.vhd`.

### C.4 Signaux d'états de la PO

La PO retourne un ensemble de signaux d'états (*status*), regroupés dans une structure de type `PO_status`, définie dans le fichier `PKG.vhd`. Les différents champs sont les suivants :

| Champ | Type VHDL | Valeur                  |
|-------|-----------|-------------------------|
| IR    | w32       | L'instruction en cours  |
| JCOND | boolean   | Valide un saut          |
| IT    | boolean   | Valide une interruption |

Le type w32 est un vecteur de 32 bits.

## D Environnement de conception

### D.1 Utilisation du Makefile

#### D.1.1 La commande make

Un **Makefile** regroupe l'ensemble des actions effectuées au cours du projet. Ces commandes sont à lancer dans le répertoire racine du projet. Par exemple, la commande

```
make clean
```

permet de nettoyer votre répertoire de travail.

#### D.1.2 Simulation avec make

Pour lancer la simulation de l'entité <top>, depuis le répertoire racine du projet, exécutez la commande :

```
make simulation [TOP=<top>] [PROG=<prog>]
```

ou, pour simplement compiler le VHDL sans lancer le simulateur :

```
make compile [TOP=<top>] [PROG=<prog>]
```

Les arguments entre [] sont optionnels :

- TOP=<top> sélectionne l'entité à simuler. Pour le projet, une seule entité <top> est disponible : PROC qui est également la valeur par défaut. Ainsi, il est inutile de préciser TOP=PROC dans vos lignes de commandes.
- PROG=<prog> initialise la mémoire programme avec le programme <prog>
  - S'il existe un programme assembleur <prog>.s dans le répertoire program, il est d'abord assemblé.
  - S'il existe un exécutable <prog>.elf, ce dernier est directement utilisé.
  - **Valeur par défaut** : PROG=lui
  - **Exemple** : PROG=compteur

### D.2 Programmation du FPGA avec make

Les arguments optionnels utilisés dans les commandes suivantes ont la même signification que dans la section précédente.

Pour télécharger le fichier de configuration sur le FPGA, lancer :

```
make fpga [TOP=<top>] [PROG=<prog>]
```

Pour générer le fichier de configuration (bitfile), sans lancer la configuration du FPGA, pour faire des essais.

```
make synthesis [TOP=<top>] [PROG=<prog>]
```

## D.3 Fonctionnement de l'autotest

### D.3.1 Principe

L'autotest permet de vérifier automatiquement que votre processeur exécute correctement un programme en langage d'assemblage. Ce dernier est enrichi de commentaires indiquant l'étiquette de la fonctionnalité testée et les valeurs attendues en sortie.

Le mécanisme d'autotest vérifie que les valeurs produites à l'exécution du programme sont conformes à celles attendues. Si c'est le cas, l'autotest signale que le test est passé (PASSED). Si une valeur en sortie du processeur est différente de la valeur attendue, la simulation s'arrête et signale une erreur (FAILED). Enfin, si les résultats n'arrivent pas dans le temps imparti, le test terminera avec le message TIMEOUT.

### D.3.2 Syntaxe des commentaires à ajouter

- Etiquette du test (INDISPENSABLE)

```
# TAG = <etiquette>
```

À mettre en début de fichier de test, elle permet d'indiquer que ce test permet de valider le cahier des charges identifié par l'étiquette <etiquette>.

Afin de tester tous les tests identifiés par une étiquette donnée, il faut également ajouter cette <etiquette> dans le fichier program/sequence\_tag

**Exemple dans le fichier program/autotest/lui.s :**

```
# TAG = LUI
```

**Exemple dans le fichier program/sequence\_tag :**

```
LUI
```

- Nombre de cycles maximal de la simulation

```
# max_cycle <n>
```

La simulation s'arrête au bout de <n> cycles d'horloge.

**Exemple :**

```
# max_cycle 50
```

- Spécification d'une suite de valeurs de sorties attendues

```
# pout_start  
# <s0> [x]  
# <s1> [x]  
# ...  
# pout_end
```

La suite peut être vide. Les valeurs <sn> sont en hexadécimal sur 32 bits. Ces valeurs sont comparées aux valeurs en sortie de pout à chaque écriture du registre 31.

Le caractère x est optionnel. Sa présence indique que la valeur peut être répétée plusieurs fois (par exemple si on écrit dans le registre 31 dans une boucle d'attente).

**Exemple :**

```
# pout_start  
# 000000AD  
# 000000EF x  
# 0000000A  
# 000000FA  
# pout_end
```

### D.3.3 Base de test et regression

Pour définir votre base de test, il suffit d'écrire ligne par ligne dans le fichier `program/sequence_tag` les noms des fonctionnalités (TAG), qui respectent la syntaxe ci-dessus. Dès lors, il devient possible de vérifier le bon fonctionnement de toute votre base de test sans ouvrir le simulateur simplement en tapant :

```
make autotest
```

Le fichier de résultat `autotest.res` indique l'état de chaque test, ce qui permet de se concentrer sur les tests qui ne fonctionnent pas. Cette stratégie, appelée tests de régression, permet de s'assurer que les modifications apportées à un développement (ici, votre processeur) n'introduisent pas d'erreurs sur des parties déjà fonctionnelles.

À utiliser donc sans modération avant de faire un push sur votre dépôt GIT.

Notez qu'il est possible d'avoir plusieurs fichiers de tests avec la même étiquette, qui seront alors tous passés si l'étiquette correspondante se trouve dans `program/sequence_tag`. Donnez-leur tout de même des noms explicites pour faciliter le rôle de votre correcteur (qui aurait envie de le fâcher?).

### D.4 Le simulateur VHDL

Lors de l'exécution de la commande permettant de lancer la simulation (voir section D.1.2), le simulateur **XSIM** de Vivado se présente sous la forme de la figure 5.




FIGURE 5 : Simulateur XSIM de Vivado (2019.1)

Afin de visualiser un signal, il faut naviguer dans la hiérarchie, le sélectionner dans la fenêtre des signaux puis le glisser/déposer dans la fenêtre des chronogrammes. Dans cette fenêtre, il est possible de sélectionner une zone, faire des zooms et contre-zooms.

Si vous voulez visualiser un signal qui n'est pas dans la fenêtre, vous devez le chercher dans la hiérarchie, l'ajouter au chronogramme, redémarrer la simulation, puis la faire avancer à nouveau à l'aide des boutons montrés dans la figure 5.

Les boutons “Zoom” permettent de voir le chronogramme sur la durée complète de la simulation, ou bien visualiser une zone en particulier.


## E Documentation

- L’organisation en charge du maintien du standard et de la norme VHDL : <https://www.accellera.org/downloads/ieee>
- La norme du VHDL : [IEEE Standard VHDL LRM](#)
- Un site web très complet sur le VHDL : [Hamburg VHDL archive](#)
- La fameuse bible de la syntaxe du VHDL, le “VHDL-Cookbook” : [VHDL-Cookbook](#)
- Le site web officiel du RISC-V : <https://riscv.org/>
- Les livres autour du RISC-V : <https://riscv.org/risc-v-books/>
- Les pages Wikipédia sur les sujets : [VHDL](#), [RISC-V](#) (Attention : Wikipédia n’est pas exempte d’erreurs !)

## F Les instructions RISC-V (RV32IM)


### F.1 Format des instructions

Les tables suivantes présentent sous forme compacte les 6 formats des instructions rv32im codées sur 32 bits : le format R pour les opérations registre-registre, le format I pour les opérations immédiates courtes et les « loads », le format S pour les « stores », le format B pour les opérations de saut conditionnel, le format U pour les opérations immédiates longues, et le format J pour les opérations de saut inconditionnel.



### F.2 Construction des constantes immédiates

Ci-dessous sont présentés sous forme compacte les 5 types de constantes immédiates produites à partir des instructions rv32im. Dans le RISC-V les constantes immédiates sont toujours étendues de signe. Certains formats construisent la valeur de la constante à partir de la valeur immédiate contenue dans l'instruction de manière assez peu conventionnelle. C'est pourquoi, dans le descriptif des instructions est introduit une constante intermédiaire (cst) pour faciliter la description.



### F.3 Encodage des instructions

Les instructions sont toutes codées sur 32 bits. Les tables suivantes présentent sous forme compacte le codage des différentes instructions.

*CS 2023\_2024 : Dans ce TP, nous ne sommes concernés que par le sous-ensemble RV32I.*



### Sous-ensemble RV32I

| 31                    | 25    | 24 | 20 | 19  | 15  | 14 | 12          | 11      | 7       | 6      | 0       |  |
|-----------------------|-------|----|----|-----|-----|----|-------------|---------|---------|--------|---------|--|
| imm[31:12]            |       |    |    |     |     |    | rd          |         | 0110111 |        | U lui   |  |
| imm[31:12]            |       |    |    |     |     |    | rd          |         | 0010111 |        | U auipc |  |
| imm[20 10:1 11 19:12] |       |    |    |     |     |    | rd          |         | 1101111 |        | J jal   |  |
| imm[11:0]             |       |    |    | rs1 | 000 |    | rd          |         | 1100111 |        | I jalr  |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 000 |    | imm[4:1 11] | 1100011 |         | B beq  |         |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 001 |    | imm[4:1 11] | 1100011 |         | B bne  |         |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 100 |    | imm[4:1 11] | 1100011 |         | B blt  |         |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 101 |    | imm[4:1 11] | 1100011 |         | B bge  |         |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 110 |    | imm[4:1 11] | 1100011 |         | B bltu |         |  |
| imm[12 10:5]          | rs2   |    |    | rs1 | 111 |    | imm[4:1 11] | 1100011 |         | B bgeu |         |  |
| imm[11:0]             |       |    |    | rs1 | 000 |    | rd          |         | 0000011 |        | I lb    |  |
| imm[11:0]             |       |    |    | rs1 | 001 |    | rd          |         | 0000011 |        | I lh    |  |
| imm[11:0]             |       |    |    | rs1 | 010 |    | rd          |         | 0000011 |        | I lw    |  |
| imm[11:0]             |       |    |    | rs1 | 100 |    | rd          |         | 0000011 |        | I lbu   |  |
| imm[11:0]             |       |    |    | rs1 | 101 |    | rd          |         | 0000011 |        | I lhu   |  |
| imm[11:5]             | rs2   |    |    | rs1 | 000 |    | imm[4:0]    | 0100011 |         | S sb   |         |  |
| imm[11:5]             | rs2   |    |    | rs1 | 001 |    | imm[4:0]    | 0100011 |         | S sh   |         |  |
| imm[11:5]             | rs2   |    |    | rs1 | 010 |    | imm[4:0]    | 0100011 |         | S sw   |         |  |
| imm[11:0]             |       |    |    | rs1 | 000 |    | rd          |         | 0010011 |        | I addi  |  |
| imm[11:0]             |       |    |    | rs1 | 010 |    | rd          |         | 0010011 |        | I slti  |  |
| imm[11:0]             |       |    |    | rs1 | 011 |    | rd          |         | 0010011 |        | I sltiu |  |
| imm[11:0]             |       |    |    | rs1 | 100 |    | rd          |         | 0010011 |        | I xori  |  |
| imm[11:0]             |       |    |    | rs1 | 110 |    | rd          |         | 0010011 |        | I ori   |  |
| imm[11:0]             |       |    |    | rs1 | 111 |    | rd          |         | 0010011 |        | I andi  |  |
| 0000000               | shamt |    |    | rs1 | 001 |    | rd          |         | 0010011 |        | R slli  |  |
| 0000000               | shamt |    |    | rs1 | 101 |    | rd          |         | 0010011 |        | R srli  |  |
| 0100000               | shamt |    |    | rs1 | 101 |    | rd          |         | 0010011 |        | R srai  |  |
| 0000000               | rs2   |    |    | rs1 | 000 |    | rd          |         | 0110011 |        | R add   |  |
| 0100000               | rs2   |    |    | rs1 | 000 |    | rd          |         | 0110011 |        | R sub   |  |
| 0000000               | rs2   |    |    | rs1 | 001 |    | rd          |         | 0110011 |        | R sll   |  |
| 0000000               | rs2   |    |    | rs1 | 010 |    | rd          |         | 0110011 |        | R slt   |  |
| 0000000               | rs2   |    |    | rs1 | 011 |    | rd          |         | 0110011 |        | R sltu  |  |
| 0000000               | rs2   |    |    | rs1 | 100 |    | rd          |         | 0110011 |        | R xor   |  |
| 0000000               | rs2   |    |    | rs1 | 101 |    | rd          |         | 0110011 |        | R srl   |  |
| 0100000               | rs2   |    |    | rs1 | 101 |    | rd          |         | 0110011 |        | R sra   |  |
| 0000000               | rs2   |    |    | rs1 | 110 |    | rd          |         | 0110011 |        | R or    |  |
| 0000000               | rs2   |    |    | rs1 | 111 |    | rd          |         | 0110011 |        | R and   |  |

### Sous-ensemble RV32M

|         |     |     |     |    |         |          |
|---------|-----|-----|-----|----|---------|----------|
| 0000001 | rs2 | rs1 | 000 | rd | 0110011 | R mul    |
| 0000001 | rs2 | rs1 | 001 | rd | 0110011 | R mulh   |
| 0000001 | rs2 | rs1 | 010 | rd | 0110011 | R mulhsu |
| 0000001 | rs2 | rs1 | 011 | rd | 0110011 | R mulhu  |
| 0000001 | rs2 | rs1 | 100 | rd | 0110011 | R div    |
| 0000001 | rs2 | rs1 | 101 | rd | 0110011 | R divu   |
| 0000001 | rs2 | rs1 | 110 | rd | 0110011 | R rem    |
| 0000001 | rs2 | rs1 | 111 | rd | 0110011 | R remu   |

### Sous-ensemble privilégié

|         |       |       |     |       |         |          |
|---------|-------|-------|-----|-------|---------|----------|
| 0011000 | 00010 | 00000 | 000 | 00000 | 1110011 | - mret   |
| csr     |       | rs1   | 001 | rd    | 1110011 | I csrrw  |
| csr     |       | rs1   | 010 | rd    | 1110011 | I csrrs  |
| csr     |       | rs1   | 011 | rd    | 1110011 | I csrrc  |
| csr     |       | zimm  | 101 | rd    | 1110011 | I csrrwi |
| csr     |       | zimm  | 110 | rd    | 1110011 | I csrrsi |
| csr     |       | zimm  | 111 | rd    | 1110011 | I csrrci |

| Valeur champ csr | Registre concerné | Permissions      |
|------------------|-------------------|------------------|
| 0x300            | mstatus           | lecture/écriture |
| 0x304            | mie               | lecture/écriture |
| 0x305            | mtvec             | lecture/écriture |
| 0x341            | mepc              | lecture/écriture |
| 0x342            | mcause            | lecture seule    |
| 0x344            | mip               | lecture seule    |

## F.4 Description des instructions

Cette section décrit les instructions du RISC-V (RV32IM) :

- le processeur possède 32 registres de 32 bits chacun, notés x0 à x31 ;
- aucune instruction n'utilise de registre implicite ;
- le registre x0 peut être écrit, mais il vaut néanmoins toujours '0'.

*CS 2023\_2024 : Dans ce TP, nous ne sommes concernés que par le sous-ensemble RV32I (pas le sous-ensemble 'M').*

### — add —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 000   | rd    | 0110011 |   |

action

Addition registre registre signée.

syntaxe

add rd, rs1, rs2

description

Les contenus des registres rs1 et rs2 sont ajoutés pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$rd \leftarrow rs1 + rs2$

format **R**

### — addi —

encodage

|           |       |       |       |         |   |
|-----------|-------|-------|-------|---------|---|
| 31        | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| imm[11:0] | rs1   | 000   | rd    | 0010011 |   |

action

Addition registre immédiat signée.

syntaxe

addi rd, rs1, imm

description

Le contenu du registre rs1 est ajouté à l'immédiat sur 12 bits étendu de signe pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$rd \leftarrow rs1 + (IR_{31}^{20} \parallel IR_{31...20})$

format [I](#)

## — and —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 111   | rd    | 0110011 |   |

action

Et bit-à-bit registre registre

syntaxe

and rd, rs1, rs2

description

Un et bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

$rd \leftarrow rs1 \text{ and } rs2$

format [R](#)

## — andi —

encodage

|           |       |       |       |         |   |
|-----------|-------|-------|-------|---------|---|
| 31        | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| imm[11:0] | rs1   | 111   | rd    | 0010011 |   |

action

Et bit-à-bit registre immédiat

syntaxe

andi rd, rs1, imm

description

La valeur immédiate sur 12 bits subit une extension de zéros. Un et bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20}) \text{ and } rs1$

format [I](#)

## — auipc —

encodage

|            |       |         |   |
|------------|-------|---------|---|
| 31         | 12 11 | 7 6     | 0 |
| imm[31:12] | rd    | 0010111 |   |

action

Addition d'un immédiat aux bits de poids fort de pc.

syntaxe

auipc rd, imm

description

La valeur immédiate sur 20 bits décalée à gauche de 12 bits, avec injection de zéros. La constante ainsi obtenue est ajoutée à pc et le résultat est stocké dans rd.

opération

$rd \leftarrow (IR_{31...12} \parallel 0^{12}) + pc$

format [U](#)

## — beq —

encodage

|              |    |    |    |     |     |    |     |    |             |   |         |
|--------------|----|----|----|-----|-----|----|-----|----|-------------|---|---------|
| 31           | 25 | 24 | 20 | 19  | 15  | 14 | 12  | 11 | 7           | 6 | 0       |
| imm[12 10:5] |    |    |    | rs2 | rs1 |    | 000 |    | imm[4:1 11] |   | 1100011 |

action

Branchement si registre égal registre

syntaxe

beq rs1, rs2, label

description

Les contenus des registres *rs1* et *rs2* sont comparés. S'ils sont égaux, le programme saute à l'adresse correspondant à l'étiquette. La constante *cst* construite (de manière assez exotique) à partir de l'*imm* représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$$
$$rs1 = rs2 \Rightarrow pc \leftarrow pc + cst$$

format [B](#)

## — bge —

encodage

|              |    |    |    |     |     |    |     |    |             |   |         |
|--------------|----|----|----|-----|-----|----|-----|----|-------------|---|---------|
| 31           | 25 | 24 | 20 | 19  | 15  | 14 | 12  | 11 | 7           | 6 | 0       |
| imm[12 10:5] |    |    |    | rs2 | rs1 |    | 101 |    | imm[4:1 11] |   | 1100011 |

action

Branchement si supérieur ou égal, comparaison signée

syntaxe

bge rs1, rs2, label

description

Les valeurs contenues dans les registres *rs1* et *rs2* sont considérés comme signées. Si le contenu du registre *rs1* est supérieur ou égal à celui du registre *rs2*, le programme saute à l'adresse correspondant à l'étiquette. La constante *cst* construite (de manière assez exotique) à partir de l'*imm* représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$$
$$rs1 \geq rs2 \Rightarrow pc \leftarrow pc + cst$$

format [B](#)

## — bgeu —

encodage

|              |    |    |    |     |     |    |     |    |             |   |         |
|--------------|----|----|----|-----|-----|----|-----|----|-------------|---|---------|
| 31           | 25 | 24 | 20 | 19  | 15  | 14 | 12  | 11 | 7           | 6 | 0       |
| imm[12 10:5] |    |    |    | rs2 | rs1 |    | 111 |    | imm[4:1 11] |   | 1100011 |

action

Branchement si supérieur ou égal, comparaison non-signée

syntaxe

bgeu rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est supérieur ou égal à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$   
 $rs1 \overset{usg}{\geq} rs2 \Rightarrow pc \leftarrow pc + cst$

format [B](#)

## — blt —

encodage

|              |    |    |     |    |     |    |     |             |         |   |   |
|--------------|----|----|-----|----|-----|----|-----|-------------|---------|---|---|
| 31           | 25 | 24 | 20  | 19 | 15  | 14 | 12  | 11          | 7       | 6 | 0 |
| imm[12 10:5] |    |    | rs2 |    | rs1 |    | 100 | imm[4:1 11] | 1100011 |   |   |

action

Branchement si strictement inférieur, comparaison signée

syntaxe

blt rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$   
 $rs1 < rs2 \Rightarrow pc \leftarrow pc + cst$

format [B](#)

## — bltu —

encodage

|              |    |    |     |    |     |    |     |             |         |   |   |
|--------------|----|----|-----|----|-----|----|-----|-------------|---------|---|---|
| 31           | 25 | 24 | 20  | 19 | 15  | 14 | 12  | 11          | 7       | 6 | 0 |
| imm[12 10:5] |    |    | rs2 |    | rs1 |    | 110 | imm[4:1 11] | 1100011 |   |   |

action

Branchement si strictement inférieur, comparaison non-signée

syntaxe

bltu rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$$
$$rs1 \overset{usg}{<} rs2 \Rightarrow pc \leftarrow pc + cst$$

format **B**

## — bne —

encodage

|              |    |    |     |    |     |    |     |    |             |   |         |
|--------------|----|----|-----|----|-----|----|-----|----|-------------|---|---------|
| 31           | 25 | 24 | 20  | 19 | 15  | 14 | 12  | 11 | 7           | 6 | 0       |
| imm[12:10:5] |    |    | rs2 |    | rs1 |    | 001 |    | imm[4:1:11] |   | 1100011 |

action

Branchement si registre différent de registre

syntaxe

bne rs1, rs2, label

description

Les contenus des registres rs1 et rs2 sont comparés. S'ils sont différents, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$cst = (IR_{31}^{20} \parallel IR_7 \parallel IR_{30...25} \parallel IR_{11...8} \parallel 0)$$
$$rs1 \neq rs2 \Rightarrow pc \leftarrow pc + cst$$

format **B**

## — div —

encodage

|         |    |    |     |    |     |    |     |    |    |   |         |
|---------|----|----|-----|----|-----|----|-----|----|----|---|---------|
| 31      | 25 | 24 | 20  | 19 | 15  | 14 | 12  | 11 | 7  | 6 | 0       |
| 0000001 |    |    | rs2 |    | rs1 |    | 100 |    | rd |   | 0110011 |

action

Division entière signée

syntaxe

div rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le quotient résultant de la division est placé dans le registre rd.

opération

$$rd \leftarrow \frac{rs1}{rs2}$$

format **R**

## — divu —

encodage

|         |    |    |     |    |     |    |     |    |    |   |         |
|---------|----|----|-----|----|-----|----|-----|----|----|---|---------|
| 31      | 25 | 24 | 20  | 19 | 15  | 14 | 12  | 11 | 7  | 6 | 0       |
| 0000001 |    |    | rs2 |    | rs1 |    | 101 |    | rd |   | 0110011 |

action

Division entière non-signée

syntaxe

divu rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le quotient resultant de la division est placé dans le registre rd.

opération

$$rd \leftarrow \frac{0 \parallel rs1}{0 \parallel rs2}$$

format [R](#)

## — jal —

encodage



action

Saut ou appel de fonction inconditionnel immédiat

syntaxe

jal rd, label

description

L'adresse de l'instruction suivant le jal est sauvée dans le registre rd. On effectue un simple saut (sans sauvegarder l'adresse de retour) en choisissant x0 pour rd. Le programme saute inconditionnellement à l'adresse correspondant à l'étiquette. La constante cst construite (de manière tout aussi exotique mais cependant différente de celle des branchements) à partir de l'imm représente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.


opération

$$rd \leftarrow pc + 4$$
$$cst = (IR_{31}^{12} \parallel IR_{19...12} \parallel IR_{20} \parallel IR_{30...25} \parallel IR_{24...21} \parallel 0)$$
$$pc \leftarrow pc + cst$$

format [J](#)

## — jalr —

encodage



action

Saut ou appel de fonction inconditionnel registre plus immédiat

syntaxe

jalr rd, imm(rs1)

description

Le programme saute à l'adresse contenue dans le registre rs1 auquel la constante sur 12 bits étendue de signe a été ajoutée, puis le bit de poids faible mis à zéro. L'adresse de l'instruction suivant le jalr est sauvée dans le registre rd. Si rd est x0, l'instruction est un simple saut.


opération

$$rd \leftarrow pc + 4$$
$$pc \leftarrow (rs1 + (IR_{31}^{20} \parallel IR_{31...20}))_{31...1} \parallel 0$$

format [I](#)

## — lb —

encodage



action

Lecture d'un octet signé de la mémoire

syntaxe

lb rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse subit une extension de signe et est ensuite placé dans le registre rd.


opération

$rd \leftarrow \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]_7^{24} \parallel \text{mem}[IR_{31}^{20} \parallel IR_{31...20} + rs1]_{7...0}$

format [I](#)

## — lbu —

encodage



action

Lecture d'un octet non-signé de la mémoire

syntaxe

lbu rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est étendu avec des zéros et est ensuite placé dans le registre rd.


opération

$rd \leftarrow 0^{24} \parallel \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]_{7...0}$

format [I](#)

## — lh —

encodage



action

Lecture d'un demi-mot signé de la mémoire

syntaxe

lh rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse subit une extension de signe et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.




opération

$$rd \leftarrow \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]_{15}^{16} \parallel \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]_{15...0}$$

format **I**

## — lhu —

encodage



action

Lecture d'un demi-mot non-signé de la mémoire

syntaxe

lhu rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse est étendu de zéros et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.


opération

$$rd \leftarrow 0^{16} \parallel \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]_{15...0}$$

format **I**

## — lui —

encodage



action

Lecture d'une constante dans les poids forts

syntaxe

lui rd, imm

description

La constante immédiate de 20 bits est décalée de 12 bits à gauche, et complétée de zéros. La valeur ainsi obtenue est placée dans rd.


opération

$$rd \leftarrow (IR_{31...12} \parallel 0^{12})$$

format **U**

## — lw —

encodage



action

Lecture d'un mot de la mémoire

syntaxe

lw rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est placé dans le registre rd. Attention, les deux bits de poids faible de l'adresse résultante doivent être à zéro.

opération

$rd \leftarrow \text{mem}[(IR_{31}^{20} \parallel IR_{31...20}) + rs1]$

format **I**

## — mul —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 000   | rd    | 0110011 |   |

action

Multiplication registre registre, poids faibles

syntaxe

mul rd, rs1, rs2

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, et les 32 bits de poids faible du résultat de l'opération sont placés dans rd.

opération

$rd \leftarrow [rs1 \times rs2]_{31...0}$

format **R**

## — mulh —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 001   | rd    | 0110011 |   |

action

Multiplication registre registre, opérandes signés, poids forts

syntaxe

mulh rd, rs1, rs2

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$rd \leftarrow [rs1 \times rs2]_{63...32}$

format **R**

## — mulhsu —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 010   | rd    | 0110011 |   |

action

Multiplication registre registre, premier opérande signé, second non signé, poids forts

syntaxe

mulhsu rd, rs1, rs2

description

Le contenu du registre rs1 considéré comme signé est multiplié par le contenu du registre rs2 considéré comme non-signé, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$rd \leftarrow [rs1 \times (0 \parallel rs2)]_{63...32}$$

format [R](#)

## — mulhu —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 011   | rd    | 0110011 |   |

action

Multiplication registre registre, opérandes non-signés, poids forts

syntaxe

mulhu rd, rs1, rs2

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme non-signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$rd \leftarrow [(0 \parallel rs1) \times (0 \parallel rs2)]_{63...32}$$

format [R](#)

## — or —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 110   | rd    | 0110011 |   |

action

Ou bit-à-bit registre registre

syntaxe

or rd, rs1, rs2

description

Un ou bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

$$rd \leftarrow rs1 \text{ or } rs2$$

format [R](#)

## — ori —

encodage

|           |       |       |       |         |   |
|-----------|-------|-------|-------|---------|---|
| 31        | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| imm[11:0] | rs1   | 110   | rd    | 0010011 |   |

action

Ou bit-à-bit registre immédiat

syntaxe

ori rd, rs1, imm

description

La valeur immédiate sur 12 bits est étendue de signe. Un ou bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rd.

opération

$$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20}) \text{ or } rs1$$

format [I](#)

## — rem —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 110   | rd    | 0110011 |   |

action

Reste de la division entière signée

syntaxe

rem rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le reste de la division est placé dans le registre rd.

opération

$$rd \leftarrow rs1 \bmod rs2$$

format [R](#)

## — remu —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000001 | rs2   | rs1   | 111   | rd    | 0110011 |   |

action

Reste de la division entière non-signée

syntaxe

remu rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le reste de la division est placé dans le registre rd.

opération

$$rd \leftarrow (0 \parallel rs1) \bmod (0 \parallel rs2)$$

format [R](#)

## — sb —

encodage

|           |       |       |       |          |         |   |
|-----------|-------|-------|-------|----------|---------|---|
| 31        | 25 24 | 20 19 | 15 14 | 12 11    | 7 6     | 0 |
| imm[11:5] | rs2   | rs1   | 000   | imm[4:0] | 0100011 |   |

action

Écriture d'un octet en mémoire

syntaxe

sb rs2, imm(rs1)

description

La constante cst construite à partir de l'imm est étendue de signe et sommée avec le contenu du registre rs1. L'octet de poids faible du registre rs2 est écrit à l'adresse ainsi calculée.

opération

$$cst = (IR_{31}^{20} \parallel IR_{31...25} \parallel IR_{11...7})$$
$$mem[cst + rs1] \leftarrow rs2_{7...0}$$

format **S**

## — sh —

encodage

|           |       |       |       |          |         |   |
|-----------|-------|-------|-------|----------|---------|---|
| 31        | 25 24 | 20 19 | 15 14 | 12 11    | 7 6     | 0 |
| imm[11:5] | rs2   | rs1   | 001   | imm[4:0] | 0100011 |   |

action

Écriture d'un demi-mot en mémoire

syntaxe

sh rs2, imm(rs1)

description

La constante cst construite à partir de l'imm est étendue de signe et sommée avec le contenu du registre rs1. Les deux octets de poids faible du registre rs2 sont écrit à l'adresse ainsi calculée. Le bit de poids faible de cette adresse doit être à zéro.

opération

$$cst = (IR_{31}^{20} \parallel IR_{31...25} \parallel IR_{11...7})$$
$$mem[cst + rs1] \leftarrow rs2_{15...0}$$

format **S**

## — sll —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 001   | rd    | 0110011 |   |

action

Décalage à gauche

syntaxe

sll rd, rs1, rs2

description

Le registre rs1 est décalé à gauche de la valeur immédiate codée dans les 5 bits du rs2, des zéros étant introduits dans les bits de poids faibles. Le résultat est placé dans le registre rd.

opération

$$rd \leftarrow rs1_{31-rs2_{4...0}...0} \parallel 0^{rs2_{4...0}}$$

format **R**

## — slli —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | shamt | rs1   | 001   | rd    | 0010011 |   |

action

Décalage à gauche immédiat

syntaxe

slli rd, rs1, imm

description

Le registre `rs1` est décalé à gauche du nombre de bits spécifiés par l'immédiate `shamt`, des zéros étant introduits dans les bits de poids faibles. L'immédiate `shamt` occupe les bits habituellement utilisés pour coder `rs2`. Le résultat est placé dans le registre `rd`.

opération

$$rd \leftarrow rs2_{31-shamt...0} \parallel 0^{shamt}$$

format **R**

## — slt —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 010   | rd    | 0110011 |   |

action

Comparaison signée registre registre

syntaxe

`slt rd, rs1, rs2`

description

Le contenu du registre `rs1` est comparé au contenu du registre `rs2`, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans `rs1` est inférieure à celle contenue dans `rs2`, alors `rd` prend la valeur '1', sinon il prend la valeur '0'.

opération

$$rs1 < rs2 \Rightarrow rd \leftarrow 0^{31} \parallel 1$$

$$rs1 \geq rs2 \Rightarrow rd \leftarrow 0^{32}$$

format **R**

## — slti —

encodage

|           |       |       |       |         |   |
|-----------|-------|-------|-------|---------|---|
| 31        | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| imm[11:0] | rs1   | 010   | rd    | 0010011 |   |

action

Comparaison signée registre immédiat

syntaxe

`slti rd, rs1, imm`

description

Le contenu du registre `rs1` est comparé à la valeur immédiate sur 12 bits qui a subi une extension de signe, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans `rs1` est inférieure à celle de l'immédiate étendu, alors `rd` prend la valeur '1', sinon il prend la valeur '0'.

opération

$$rs1 < (IR_{31}^{20} \parallel IR_{31...20}) \Rightarrow rd \leftarrow 0^{31} \parallel 1$$

$$rs1 \geq (IR_{31}^{20} \parallel IR_{31...20}) \Rightarrow rd \leftarrow 0^{32}$$

format **I**

## — sltiu —

encodage

|           |       |       |       |         |   |
|-----------|-------|-------|-------|---------|---|
| 31        | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| imm[11:0] | rs1   | 011   | rd    | 0010011 |   |

action

Comparaison non-signée registre immédiat

syntaxe

`sltiu rd, rs1, imm`

description

Le contenu du registre `rs1` est comparé à la valeur immédiate sur 12 bits qui a subi une extension de signe. Les deux valeurs sont considérées comme des quantités non-signées. Si la valeur contenue dans `rs1` est inférieure à celle de l'immédiat étendu, alors `rd` prend la valeur '1', sinon il prend la valeur '0'.

opération

$$(0 \parallel rs1) < (0 \parallel (IR_{31}^{20} \parallel IR_{31...20})) \Rightarrow rd \leftarrow 0^{31} \parallel 1$$
$$(0 \parallel rs1) \geq 0 \parallel (IR_{31}^{20} \parallel IR_{31...20}) \Rightarrow rd \leftarrow 0^{32}$$

format [I](#)

## — sltu —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 011   | rd    | 0110011 |   |

action

Comparaison non-signée registre registre

syntaxe

`sltu rd, rs1, rs2`

description

Le contenu du registre `rs1` est comparé au contenu du registre `rs2`, les deux valeurs étant considérés comme des quantités non-signées. Si la valeur contenue dans `rs1` est inférieure à celle contenue dans `rs2`, alors `rd` prend la valeur '1', sinon il prend la valeur '0'.

opération

$$(0 \parallel rs1) < (0 \parallel rs2) \Rightarrow rd \leftarrow 0^{31} \parallel 1$$
$$(0 \parallel rs1) \geq (0 \parallel rs2) \Rightarrow rd \leftarrow 0^{32}$$

format [R](#)

## — sra —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0100000 | rs2   | rs1   | 101   | rd    | 0110011 |   |

action

Décalage à droite arithmétique registre

syntaxe

`sra rd, rs1, rs2`

description

Le registre `rs1` est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre `rs2`, le signe de `rs1` étant introduit dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre `rd`.

opération

$$rd \leftarrow rs1_{31}^{rs2_{24...0}} \parallel rs1_{31...rs2_{4...0}...0}$$

format [R](#)

## — srai —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0100000 | shamt | rs1   | 101   | rd    | 0010011 |   |

action

Décalage à droite arithmétique immédiat

syntaxe

srai rd, rs1, shamt

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, le bit de signe du registre étant introduit dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$rd \leftarrow rs1_{31}^{shamt} \parallel rs1_{31...shamt}$

format [R](#)

## — srl —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 101   | rd    | 0110011 |   |

action

Décalage à droite logique registre

syntaxe

srl rd, rs1, rs2

description

Le registre rs1 est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre rs2, des zéros étant introduits dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre rd.

opération

$rd \leftarrow 0^{rs2_{4...0}} \parallel rs1_{31...rs2_{4...0}}$

format [R](#)

## — srli —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | shamt | rs1   | 101   | rd    | 0010011 |   |

action

Décalage à droite logique immédiat

syntaxe

srli rd, rs1, shamt

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, des zéros étant introduits dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$rd \leftarrow 0^{shamt} \parallel rs1_{31...shamt}$

format [R](#)



## — sub —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0100000 | rs2   | rs1   | 000   | rd    | 0110011 |   |

action

Soustraction registre registre signée

syntaxe

sub rd, rs1, rs2

description

Le contenu du registre rs2 est soustrait du contenu du registre rs1 pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$rd \leftarrow rs1 - rs2$

format [R](#)

## — sw —

encodage

|           |       |       |       |          |         |   |
|-----------|-------|-------|-------|----------|---------|---|
| 31        | 25 24 | 20 19 | 15 14 | 12 11    | 7 6     | 0 |
| imm[11:5] | rs2   | rs1   | 010   | imm[4:0] | 0100011 |   |

action

Écriture d'un mot en mémoire

syntaxe

sw rs2, imm(rs1)

description

La constante cst construite à partir de l'imm est étendue de signe et sommée avec le contenu du registre rs1. La mot contenu dans le registre rs2 est écrit à l'adresse ainsi calculée.

opération

$cst = (IR_{31}^{20} \parallel IR_{31...25} \parallel IR_{11...7})$   
 $mem[cst + rs1] \leftarrow rs2$

format [S](#)

## — xor —

encodage

|         |       |       |       |       |         |   |
|---------|-------|-------|-------|-------|---------|---|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6     | 0 |
| 0000000 | rs2   | rs1   | 100   | rd    | 0110011 |   |

action

Ou-exclusif bit-à-bit registre registre

syntaxe

xor rd, rs1, rs2

description

Un ou-exclusif bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

$rd \leftarrow rs1 \text{ xor } rs2$

format [R](#)

## — xori —

encodage

|           |       |       |       |     |         |
|-----------|-------|-------|-------|-----|---------|
| 31        | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| imm[11:0] |       | rs1   | 100   | rd  | 0010011 |

action

Ou-exclusif bit-à-bit registre immédiat

syntaxe

xori rd, rs1, imm

description

La valeur immédiate sur 12 bits subit une extension de signe. Un ou-exclusif bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20}) \text{ xor } rs1$

format I

## — mret —

encodage

|         |       |       |       |       |       |         |
|---------|-------|-------|-------|-------|-------|---------|
| 31      | 25 24 | 20 19 | 15 14 | 12 11 | 7 6   | 0       |
| 0011000 |       | 00010 | 00000 | 000   | 00000 | 1110011 |

action

Retour d'exception (ou d'interruption)

syntaxe

mret

description

Le programme saute à l'adresse stockée dans le registre mepc. Le bit mie du registre mstatus prend la valeur '1' pour réautoriser les interruptions<sup>2</sup>.

opération

$pc \leftarrow mepc$   
 $mstatus_3 \leftarrow 1$

format -

## — csrrw —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | rs1   | 001   | rd  | 1110011 |

action

Ecriture et récupération d'un registre [csr](#) (Control and Status Register)

syntaxe

csrrw rd, csr, rs1

description

La valeur présente dans le registre [csr](#) est enregistrée dans rd. La valeur présente dans le registre rs1 est enregistrée dans [csr](#).

<sup>2</sup>On utilisera cette simplification, en vrai la valeur du bit mie prend la valeur d'un bit mpie du même registre, et c'est le bit mpie qui passe à 1

opération

$rd \leftarrow csr$

$csr \leftarrow rs1$

format spécifique CSR proche de I

### — csrrs —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | rs1   | 010   | rd  | 1110011 |

action

Mise à 1 de certains bits et récupération d'un registre `csr` (Control and Status Register)

syntaxe

`csrrs rd,csr,rs1`

description

La valeur présente dans le registre `csr` est enregistrée dans `rd`. Les bits à 1 du registre `rs1` sont mis à 1 dans `csr`.

opération

$rd \leftarrow csr$

$csr \leftarrow csr \text{ or } rs1$

format spécifique CSR proche de I

### — csrrc —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | rs1   | 011   | rd  | 1110011 |

action

Mise à 0 de certains bits et récupération d'un registre `csr` (Control and Status Register)

syntaxe

`csrrc rd,csr,rs1`

description

La valeur présente dans le registre `csr` est enregistrée dans `rd`. Les bits à 1 du registre `rs1` sont mis à 0 dans `csr`.

opération

$rd \leftarrow csr$

$csr \leftarrow csr \text{ and } \overline{rs1}$

format spécifique CSR proche de I

### — csrrwi —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | zimm  | 101   | rd  | 1110011 |

action

Ecriture et récupération d'un registre `csr` (Control and Status Register)

syntaxe

`csrrwi rd,csr,zimm`

description

La valeur présente dans le registre `csr` est enregistrée dans `rd`. Les 5 bits zimm sont mis dans les 5 bits de poids faible `csr`, les autres sont mis à 0.

opération

$rd \leftarrow csr$

$csr \leftarrow 0^{27} \parallel zimm$

format spécifique CSR proche de I

## — csrrsi —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | zimm  | 110   | rd  | 1110011 |

action

Mise à 1 de certains bits et récupération d'un registre `csr` (Control and Status Register)

syntaxe

`csrrsi rd,csr,zimm`

description

La valeur présente dans le registre `csr` est enregistrée dans `rd`. Pour les 5 bits de poids faible du registre `csr` les bits à 1 de `zimm` sont mis à 1, les autres bits sont inchangés.

opération

$rd \leftarrow csr$

$csr \leftarrow csr \text{ or } (0^{27} \parallel zimm)$

format spécifique CSR proche de I

## — csrrci —

encodage

|     |       |       |       |     |         |
|-----|-------|-------|-------|-----|---------|
| 31  | 20 19 | 15 14 | 12 11 | 7 6 | 0       |
| csr |       | zimm  | 111   | rd  | 1110011 |

action

Mise à 0 de certains bits et récupération d'un registre `csr` (Control and Status Register)

syntaxe

`csrrci rd,csr,zimm`

description

La valeur présente dans le registre `csr` est enregistrée dans `rd`. Pour les 5 bits de poids faible du registre `csr` les bits à 1 de `zimm` sont mis à 0, les autres bits sont inchangés.

opération

$rd \leftarrow csr$

$csr \leftarrow csr \text{ and } \overline{(0^{27} \parallel zimm)}$

format spécifique CSR proche de I