Cahier des charges pour la conception d'un processeur RISC-V 2023-2024

d'après un sujet de l'ENSIMAG/Polytech Grenoble

Table des matières

1	Intr	roduction	3					
2	Obj	Objectifs du projet processeur						
	2.1	Calendrier	4					
		2.1.1 Organisation en séances	4					
		2.1.2 Objectifs par séance	4					
	2.2	Evaluation	4					
		2.2.1 Auto-évaluation	4					
		2.2.2 Format du rendu	5					
3	Arcl	hitecture du processeur et son environnement	5					
	3.1	Partie Contrôle	5					
	3.2	Partie Opérative	6					
		3.2.1 La gestion des sauts	6					
	3.3	Système complet	7					
4	Mét	thode de conception	8					
	4.1	Identification de l'instruction	8					
	4.2	Projection sur la PO	8					
	4.3	Ajout d'états dans la PC	8					
	4.4	Mise en œuvre de l'instruction	9					
	4.5	Écriture d'un programme de test en langage d'assemblage	10					
	4.6	Validation: simulation et carte	10					
5	Spé	cification des périphériques	10					
	5.1	Les périphériques	10					
	5.2	Organisation de la mémoire	11					
	5.3	Le bus	11					
Δ	Coc	tion du dépât	12					

В	NOL	ations	14
C	Org	anisation du projet	15
	C.1	Répertoires et fichiers	15
	C.2	Interface à la PO	15
	C.3	Interface aux registres de contrôle/statut (CSR)	19
		Signaux d'états de la PO	
D	Env	ironnement de conception	20
	D.1	Utilisation du Makefile	20
		D.1.1 La commande make	20
		D.1.2 Simulation avec make	20
	D.2	Programmation du FPGA avec make	20
	D.3	Fonctionnement de l'autotest	21
		D.3.1 Principe	21
		D.3.2 Syntaxe des commentaires à ajouter	21
		D.3.3 Base de test et regression	22
	D.4	Le simulateur VHDL	22
E	Doc	rumentation	23
F	Les	instructions RISC-V (RV32IM)	24
	F.1	Format des instructions	24
	F.2	Construction des constantes immédiates	24
	F.3	Encodage des instructions	24
	F.4	Description des instructions	26

1 Introduction

Le but de ce projet est de construire un processeur RISC-V en VHDL, avec pour objectif de pouvoir l'intégrer dans un système complet pour exécuter une application qui effectue un affichage sur écran. Le processeur est conçu en deux parties, Partie Contrôle (PC) et Partie Opérative (PO), et sera construit progressivement au cours du projet, en lui ajoutant des instructions. Les concepts fondamentaux des familles d'instructions seront abordés au cours du projet. Vous aurez à compléter les instructions manquantes par vous-même.

Un mécanisme d'auto-évaluation vous sera fourni afin de pouvoir valider votre avancement sur la base d'un échéancier. Même si toutes les étapes n'exigent pas la même quantité de travail, il est important de fournir le travail personnel nécessaire en dehors des séances encadrées pour s'assurer de mener à bien ce projet.

Les sources de départ se trouvent sur un dépôt Git qui servira aussi au suivi de votre progression. Pour les détails, voir la section A.

CS 2023_2024 : Ces remarques contiennent des commentaires spécifiques à la version de ce TP pour CentraleSupélec, année académique 2022/2023..

2 Objectifs du projet processeur

L'objectif du projet est de concevoir un processeur RISC-V capable d'exécuter une partie du jeu d'instructions. Le départ du projet est un canevas d'architecture composé d'une partie opérative (CPU_PO) et d'une partie contrôle (CPU_PC). Vous aurez à compléter la partie contrôle en ajoutant les états nécessaires à l'exécution des instructions du processeur et la partie opérative par deux composants (CPU_CND et CPU_CSR) permettant de gérer la condition de saut du processeur (voir sections 3.2.1).

CS 2023 2024: Le module CPU_CSR. vhd n'est pas l'objectif de ce TP.

Les notations utilisées dans la suite sont données en annexe B; la description des noms de fichiers, composants ainsi que des signaux sont en annexe C; et l'environnement de conception est décrit en section D. Assurez-vous de lire complètement ces annexes avant de continuer.




FIGURE 1 : Système complet avec les périphériques sur le bus

Les aspects techniques du cahier des charges sont détaillés en section 3. Vous pourrez utiliser votre processeur dans un environnement enrichie de périphériques : affichage sur LED, interfaces à des boutons poussoirs,

interrupteurs et écran HDMI. Cet environnement, illustré sur la figure 1 vous permettra de faire fonctionner des applications graphiques.

Afin de pouvoir valider le processeur, vous testerez le fonctionnement de programmes sur le processeur. Ces programmes seront stockés dans une mémoire du FPGA, connectée au processeur, contenant les instructions et les données. Le processeur sera également connecté à des LEDs sur la carte pour pouvoir observer son fonctionnement. L'exécution de certaines instructions permettra d'allumer et d'éteindre les LEDs (dans un premier temps en changeant la valeur du registre x31).

Par défaut, l'IP_LED renvoie la valeur du registre x31 (directement accessible via la sortie pout du processeur qui est branchée sur IP_LED), et les interrupteurs (SW0 à SW2) permettent de sélectionner parmi les 32 bits, les 4 bits de x31 visualisés sur les leds de la cartes. (ex: interrupteur (SW2 SW1 SW0) à 001 permettent de visualiser x31 [7:4]). Pour plus de détails voir le fichier IP_LED.vhd.

Chaque instruction est à valider par simulation (étape 1) puis sur carte (étape 2) via l'écriture d'un programme de test en langage d'assemblage spécifique à cette instruction. Les deux étapes de validation seront prises en compte pour la notation. Lorsqu'il y aura assez d'instructions, vous pourrez valider le processeur par de petites applications graphiques écrites en langage C.

2.1 Calendrier

2.1.1 Organisation en séances

La progression du projet est organisée par famille d'instructions. Chaque séance est consacrée à une ou plusieurs familles d'instructions. Chaque famille est représentée par au moins une instruction typique, qu'il faut réaliser au cours de la séance.

2.1.2 Objectifs par séance

Séance	Instruction typique	Famille	Programme fourni
1	lui, addi		
	add	and, or, ori, andi,	compteur.s
2		xor, xori, sub	
	sll	srl, sra, srai, slli, srli	chenillard_minimaliste.s
	auipc		
3	PO : composant CPU_CND (JCOND/SLT)		
	beq	bne, blt, bge, bltu, bgeu	
	slt	slti, sltu, sltiu	
4	lw, sw	lb, lbu, lh, lhu, sb, sh	
	jal	jalr	droite.s invader

2.2 Evaluation

La note de votre projet tiendra compte de la fonctionnalité de votre implémentation (nombre d'instructions fonctionnelles à la fin du projet), de votre progression (réalisation des instructions typiques dans les temps), de votre base de tests (quantité, pertinence, progression), de la qualité de votre rendu et des extensions réalisées.

2.2.1 Auto-évaluation

Pour évaluer vous-même votre projet, un mécanisme d'auto-évaluation vous est fourni et décrit en annexe D.3. Il vous aidera à définir votre base de test au cours du projet et nous permettra de l'évaluer.

2.2.2 Format du rendu

Vous devez rendre votre réalisation dans votre dépôt Git (voir annexe A). Vous devez bien veiller à ce que la bonne version soit disponible dans la branche master. En pratique, on doit y trouver :

- un fichier README.TXT à la racine du dépôt dans lequel vous décrirez :
 - · tout ce que vous avez implanté (étapes validées, extensions réalisées, etc.);
 - · en cas d'extension, où elles sont réalisées (dans quels fichiers) et comment les valider;
 - · toutes les informations que vous jugerez pertinentes pour aider le correcteur à évaluer votre travail.
- dans le répertoire vhd, vos sources vhdl qui compilent correctement et implantent une réalisation validant le plus grand nombre de points verts sur l'application de validation;
- dans le répertoire program, tous les tests intermédiaires et programmes que vous avez écrits pendant le projet pour tester votre réalisation. Donnez des noms à vos fichiers qui précisent l'instruction testée ou le programme (e.g. test lui.s, test chenillard.s).
- dans votre présentation, ou dans un autre document, le graphe de contrôle (Finite State Machine, FSM) de toutes les instructions implémentées (c'est-à-dire la Figure 2 et le tableau complétées pour toutes les instructions).

Attention: l'équipe d'enseignants a l'habitude d'utiliser des logiciels de détection de la fraude très efficace. Les copies avérées entre différentes équipes sont sanctionnées d'un 0/20 pour tous les membres des équipes impliquées.

3 Architecture du processeur et son environnement

Le processeur est construit sur le modèle PC/PO. Les signaux échangés entre la PC et la PO sont regroupés dans des types enregistrement. Ces derniers sont décrits dans l'annexe C.2. Par exemple, tous les signaux terminant par « _sel » correspondent à un fonctionnement similaire à un multiplexeur.

3.1 Partie Contrôle

Le graphe de contrôle de la PC initiale peut être représenté par la figure 2 :




FIGURE 2 : Partie contrôle

États	Opérations entre registres
S_Init	$PC \leftarrow 0x1000$
S_Pre_Fetch	$mem_addr \leftarrow mem[PC]^{a}$
S_Fetch	$IR \leftarrow mem_datain$
S_Decode	$PC \leftarrow PC + 4^b$
S_LUI	$RD \leftarrow IR_{3112} 0^{12};$
	$mem_addr \leftarrow mem[PC]$
•••	

 $[^]a$ Un accès mémoire nécessite un cycle. On demande un accès à la valeur mem[PC] qui sera fournie au cycle suivant sur le bus mem_datain .

Par défaut le décodage d'une instruction non implantée conduit à un état d'erreur qui relance l'exécution de l'instruction à l'adresse 0x1000. Cela permet d'obtenir un comportement de type boucle infinie, sans avoir à implanter d'instruction de saut.

 $[^]b$ Attention, les instructions de branchement et auipc n'incrémentent pas PC dans cet état.

3.2 Partie Opérative

La figure 3 décrit l'architecture de la partie opérative fournie. Les blocs en jaune sont les deux composants (CPU_CND et CPU_CSR) à ajouter pour la gestion des sauts et des interruptions.

CS 2023_2024: Les blocs concernant les interruptions ne font pas partie de ce TP.




FIGURE 3 : Partie opérative et son interface avec la mémoire

3.2.1 La gestion des sauts

La figure 4 décrit le bloc responsable de la gestion des conditions de saut du processeur, dans le cas des instructions de branchement conditionnel (beq, bne, blt, bge, bltu, bgeu) différenciées entre elles par les bits IR[14:12] et des instructions de comparaison signée ou non-signée (slt/slti, sltu/sltiu) différenciées des précédentes par le bit IR[6].




FIGURE 4: Bloc pour la gestion des sauts dans le processeur

3.3 Système complet

La figure 1 représente le système complet. Ce dernier intègre une mémoire, ainsi que des périphériques d'entrée sorties. Ces périphériques sont des connections aux LEDs, interrupteurs et boutons poussoirs de la carte et au HDMI. Ce système est implanté dans le fichier PROC.vhd.

Les différents périphériques (ou entrées/sorties) sont vus comme de la mémoire par le processeur. Il n'est possible d'utiliser les périphériques que si on a réalisé les instructions sw et lw, respectivement d'écriture du contenu d'un registre vers la mémoire et de lecture d'un mot mémoire vers un registre.

Ces périphériques sont interfacés avec le processeur par un *bus* qui réalise un décodage des adresses. Lorsque le processeur réalise un accès vers une adresse particulière, le bus redirige l'accès vers le périphérique qui correspond à l'adresse indiquée.

La connexion des périphériques au bus et la configuration du décodage des adresses sont déjà effectuées (voir détails dans le fichier PROC.vhd) et les explications dans la section 5).

Tant que les instructions d'accès mémoire ne sont pas implantées, un mécanisme de debug vous permet d'utiliser les périphériques et, en particulier, l'affichage sur les LEDs. Le debug, aussi bien en simulation que sur la carte, est permis grâce au signal pout qui sort de la PO. Ce signal est connecté au registre x31 : une écriture dans ce registre met la valeur écrite sur le signal pout. Comme indiqué sur le tableau 1, ce signal étant sur 32 bits et comme il n'y a que 4 LEDs, les interrupteurs permettent de sélectionner un des 8 mots de 4 bits de pout à afficher.

int_2	int_1	int_0	LED_{30}
0	0	0	pout ₃₀
0	0	1	pout ₇₄
0	1	0	pout ₁₁₈
0	1	1	$pout_{1512}$
1	0	0	pout ₁₉₁₆
1	0	1	pout ₂₃₂₀
1	1	0	pout ₂₇₂₄
1	1	1	pout ₃₁₂₈

TABLE 1: Configuration des interrupteurs pour affichage sur LEDs

4 Méthode de conception

Cette section décrit étape par étape la démarche à suivre pour implanter une instruction ou groupe d'instructions. L'instruction lui est prise comme exemple.

4.1 Identification de l'instruction

Accédez à la description de l'instruction dans l'annexe F.4, par exemple en utilisant les hyperliens du tableau de la section F.3. La description vous renseigne sur le format de l'instruction à implanter, son action, sa syntaxe et les opérations à réaliser.

Pour illustrer, l'analyse de la description de l'instruction lui nous apprend que, pour implémenter cette instruction, il faut mettre les 20 bits de poids fort du registre IR (champ imm[31:12] dans le format U) dans les 20 bits de poids fort du registre rd et mettre à zéro ses bits de poids faible. Il faut aussi effectuer $mem\ addr \leftarrow mem[PC]$ pour commencer le chargement de l'instruction suivante.

4.2 Projection sur la PO

Il s'agit ensuite de décomposer les opérations à réaliser sur les composants (registres et opérateurs) de la PO (voir figure 3). Pour cela, il faut identifier les composants impliqués, trouver un chemin permettant de les relier, puis identifier les opérations à réaliser. L'annexe C.2 décrit l'interface complète de la PO. On y trouvera donc pour chaque opérateur les opérations possibles. A l'issue de cette étape, l'opération décrite par l'instruction est décomposée en une suite d'opérations RTL (i.e. opérations de registres à registres, qui se déroulent donc en un seul cycle).

Pour ajouter 4 à pc, il faut identifier un 4 à l'entrée d'un multiplexeur qui passe par un additionneur dont une entrée sera pc et dont la sortie se retrouve sur l'entrée du registre pc. On voit sur la figure 3 qu'il s'agit de l'additionneur du bas, et qu'il faut sélectionner la valeur cst_x04 grâce à T0_PC_Y_sel, et diriger ce qui sort de l'additionneur sur le registre grâce à PC_sel. Pour le comportement de l'instruction lui en tant que telle, on peut repérer l'immédiat au format U (signal immU dans la figure 3) et le banc de registres. Le seul chemin les reliant passe par un additionneur. Par une addition du champ immédiat avec la constante 0, cet additionneur peut fournir le résultat escompté. L'annexe C.2 permet de valider ce choix, car l'opérande Y de cet additionneur (PC_Y_select) peut prendre la valeur immU (PC_Y_immU) et l'opérande (PC_X_select) peut prendre la valeur 0 (PC_X_cst_x00). De plus, on peut aussi vérifier que le signal sortant du même additionneur (PC_X + PC_Y) est bien une source valable du multiplexeur en entrée du banc de registre RF. L'écriture dans RF, de la donnée sélectionnée selon la valeur du type DATA_select, est toujours faite dans le registre destination rd. L'opération RTL identifiée est donc rd $\leftarrow 0 + (immU)$, équivalent à rd $\leftarrow 0 + (IR_{31...12} \parallel 0^{12})$.

À noter que les constantes extraites de IR (notées immX où X est le format de l'instruction) peuvent apparaître plusieurs fois dans la PO, il faudra choisir le bon point d'entrée selon l'utilisation souhaitée.

4.3 Ajout d'états dans la PC

Chaque opération RTL est réalisée en un cycle et doit donc être associée à un état de la PC. Pour les instructions où plusieurs opérations RTL ont été identifiées à l'étape précédente, il faudra éventuellement les répartir sur plusieurs états consécutifs. Dans l'automate de la PC (figure 2), cette suite d'états sera connectée à l'état S_Decode et rebouclera vers un état existant, qui permettra de charger correctement l'instruction suivante. Le passage de l'état S_Decode au premier état de l'instruction est décidé en fonction de l'encodage des instructions. L'annexe F.3 donne le code correspondant à chaque instruction.

Avant de poser une question à un professeur sur une instruction, il est impératif d'avoir dessiné sur papier les états impliqués et les opérations RTL que vous comptez y réaliser.

Dans le cas de lui, il faut tout d'abord faire l'incrémentation de pc dans l'état S_Decode¹.

¹Attention, si cela est vrai pour lui et une vaste majorité d'instructions, ce n'est pas le cas pour les instructions de branchement et auipc.

Ensuite, on n'a besoin que d'un seul état pour réaliser l'opération RTL identifiée. La détection du code 0110111 sur les 7 bits de poids faible de IR suffit pour entrer dans cet état. De cet état, on peut passer à l'état S_Pre_Fetch, qui initiera correctement l'instruction suivante en demandant un accès en lecture à l'adresse PC de la mémoire.

On peut remarquer que cette opération peut être aussi réalisée sans conflit dans notre état S_LUI en validant une transaction de lecture vers la mémoire (voir mem_ce dans la section C.2). Cette opération devra récupérer la prochaine instruction à exécuter (pointée par PC). En faisant ce choix, on peut directement passer à l'état S_Fetch comme proposé dans la section 3.1, au lieu de passer par l'état S_Pre_Fetch.

4.4 Mise en œuvre de l'instruction

Il s'agit de décrire dans le fichier VHDL *CPU_PC.vhd* le comportement spécifié dans les étapes précédentes. Dans ce fichier, il faut ajouter des noms d'états au type *State_type*, modifier l'état S_Decode pour qu'il détecte le codage de l'instruction concernée pour passer dans l'état correspondant et, ajouter pour tous les nouveaux états un ensemble de commandes qui feront réaliser à la PO les opérations RTL concernées.

Pour lui, après avoir déclaré S_LUI au type *State_type*, on pourra insérer le code VHDL ci-dessous dans le processus qui décrit les fonctions de transition et de sortie :

```
when S_Decode =>
   -- On peut aussi utiliser un case, ...
   -- et ne pas le faire juste pour les branchements et auipc
   if status.IR(6 downto 0) = "0110111" then
        cmd.TO_PC_Y_sel <= TO_PC_Y_cst_x04;</pre>
       cmd.PC_sel <= PC_from_pc;</pre>
       cmd.PC_we <= '1';</pre>
       state_d <= S_LUI;</pre>
   else
       state_d <= S_Error; -- Pour détecter les ratés du décodage
   end if;
when S LUI =>
   -- rd <- ImmU + 0
   cmd.PC_X_sel <= PC_X_cst_x00;</pre>
   cmd.PC_Y_sel <= PC_Y_immU;</pre>
   cmd.RF_we <= '1';</pre>
   cmd.DATA_sel <= DATA_from_pc;</pre>
   -- lecture mem[PC]
   cmd.ADDR_sel <= ADDR_from_pc;</pre>
   cmd.mem_ce <= '1';</pre>
   cmd.mem_we <= '0';</pre>
   -- next state
   state_d <= S_Fetch;</pre>
```

Les champs, types et valeurs utilisés sont décrits dans l'annexe C.2. La description explicite complètement l'opération RTL définie à l'étape 2 en précisant la valeur prise par l'opérande X, celle de l'opérande Y, l'opération réalisée par l'additionneur, la sélection du signal en entrée du banc de registre et l'activation du banc de registre en écriture.

On notera qu'il est judicieux de commenter l'opération RTL réalisée en amont d'un groupe d'instructions VHDL.

Attention: avant de coder vos instructions il est indispensable de sélectionner les valeurs par défaut qui seront affectées aux signaux de commande (cmd). Au début du projet, ces signaux sont fixés à une valeur indéfinie (U ou UNDEFINED). Une fois vos valeurs par défaut choisies, vous pouvez coder par exemple votre état S_LUI qui mettra à jour seulement les signaux de commande spécifiés précédemment.

4.5 Écriture d'un programme de test en langage d'assemblage

Cette étape peut aussi être réalisée juste après l'étape 1, car il suffit de comprendre la syntaxe de l'instruction pour pouvoir la tester. Pour écrire vos tests, il faut utiliser le registre x31, qui est connecté sur pout dans votre projet. N'oubliez pas d'indiquer dans votre fichier de test les sorties attendues de manière à pouvoir utiliser le mécanisme d'autotest (annexe D.3).

Le fichier lui.s dans le répertoire program vous est donné à titre d'exemple.

4.6 Validation: simulation et carte

Chacun de vos tests doit être validé au minimum en simulation.

CS 2023 2024 : La validation sur carte vous donnera une note supplémentaire..

Pour lancer la simulation, depuis le répertoire racine de votre projet, exécutez :

make simulation PROG=lui

Vous pourrez alors comparer dans le simulateur les valeurs obtenues à celles espérées. En cas d'erreur, le simulateur vous permettra d'inspecter les signaux et de remonter à la source de l'erreur. En utilisant le mécanisme d'autotest, vous n'aurez à utiliser le simulateur que pour débusquer des erreurs dans votre code.

Vous pouvez peut être remarquer que parmi les signaux en simulation un grand ensemble d'entre eux sont "undefined". N'oubliez pas que dans le *process* FSM_comb de la PC ces signaux n'ont pas été intialisés. Vous devez leur choisir des valeurs par défaut dès maintenant ou au fur et à mesure du projet, en fonction des besoins.

Pour tester sur la carte, exécutez :

make fpga PROG=lui

Sur les LEDs de la carte, on voit les deux valeurs du test "en même temps" car les LEDs changent à une fréquence de l'ordre de la dizaine de MHz et la persistance rétinienne produit une apparence de superposition des valeurs. Il vaut mieux afficher une seule valeur sur les LEDs.

5 Spécification des périphériques

CS 2023_2024 : Les blocs concernant les interruptions ne font pas partie de ce TP. En conséquence, pour simplifier, nous supprimons de cette section les informations sur les interruptions.

5.1 Les périphériques

L'ajout de périphériques au système est relativement simple. Chaque périphérique est considéré comme de la mémoire du point de vue du processeur. Concrètement, accéder à un périphérique consiste à réaliser des accès en lecture et écriture à des adresses spécifiques. Afin de différencier les accès à la mémoire de ceux aux périphériques, un élément dénommé PROC_bus est ajouté au système. Ce bus intercepte les accès mémoire et sélectionne le périphérique concerné selon l'adresse de l'accès. Pour éviter les conflits, chaque périphérique se voit attribuer une plage d'adresses entre une adresse basse et une adresse haute. Le bus a connaissance de la liste des plages de tous les périphériques.

Pour insérer un périphérique dans le système, il suffit de lui associer une plage d'adresses et de modifier le paramétrage du bus. Tous les périphériques respectent un canevas d'interface, ce qui permet de les connecter directement au bus.

5.2 Organisation de la mémoire

La carte mémoire des périphériques est la suivante :

Périphérique	Accès	Plage d'adresses	Action	
RAM32 RW 0x00001000 - M		0x00001000 -	Mémoire RAM pour les programmes, données	
		0x00008FFF	et traitant d'interruption (optionnel).	
IP_LED	W	0x30000000 -	Mot de 32 bits à afficher sur les LED	
		0x30000003		
IP_PIN			Valeur des 4 interrupteurs dans l'octet de poids faible,	
(interrupteurs +	R	0x30000008	valeur des 3 boutons poussoirs aux bits 16,17,18	
boutons poussoirs)			et 0 sur les autres bits	
IP_PLIC	RW	0x0C000000 -	Contrôleur d'interruptions au niveau de la plateforme	
		0x10000000	Génère le signal meip.	
		0x0C001000	Bit 2 est à 1 si une interruption de IP_PIN est en attente	
		0x0C002000	Bit 2 doit être mis à 1 pour autoriser les interruptions	
			provenant de IP_PIN	
		0x0C200004	Doit être lu pour acquitter la demande d'interruption	
			en cours (plus de détails dans IP_PLIC.vhd)	
IP_CLINT	RW	0x02000000 -	Contrôleur d'interruptions local : timer	
		0x0200C000	Génère le signal mtip.	
			(plus de détails dans IP_CLINT.vhd)	
PS_Link	W	0x80000000 -	DDR	
		0x8FFFFFFF		

5.3 Le bus

Description

Le bus permet de connecter des périphériques au processeur. Il intercepte tous les signaux de lecture et écriture vers la mémoire et les redirige vers le périphérique adressé. Le bus sélectionne le périphérique adressé selon l'adresse émise par le processeur. Il envoie un signal de sélection vers le périphérique et lui transmet l'adresse et les données sortantes du processeur. En lecture, le bus sélectionne le mot qui provient du périphérique adressé pour l'envoyer vers le processeur.

Du point de vue du processeur, le bus se comporte comme une mémoire et respecte le chronogramme d'une mémoire. Lors d'une lecture, le périphérique doit envoyer la donnée lue au cycle suivant l'adresse (mémoire synchrone).

Le bus réalise le décodage d'adresse *global* et un périphérique est identifié par son adresse de base et son adresse haute, dite la *plage* d'adresses. Si un périphérique a plusieurs registres entre ces deux adresses, c'est au périphérique de réaliser le décodage *local*. Le périphérique peut utiliser les bits de poids faible de l'adresse pour sélectionner le registre adéquat. Tous les périphériques doivent donc avoir l'interface suivante :

Port	Sens	Туре	Description
clk	In	std_logic	Horloge
rst	In	std_logic	Reset
addr	In	waddr	Adresse en provenance du bus
size	In	RF_size_select	Taille de la donnée (mot, demi-mot, octet)
datai	In	w32	Donnée en provenance du bus
datao	Out	w32	Donnée vers le bus
we	In	std_logic	Signale une écriture '1' ou une lecture '0'
ce	In	std_logic	Habilite une écriture ou une lecture

Paramétrage

Le bus est paramétré par les plages d'adresses des périphériques. Pour comprendre l'implantation du bus dans le fichier PROC.vhd), voici quelques clés :

- La constante BUS_N_SLAVE correspond au nombre de périphériques
- La plage d'adresses a été configurée sur le bus. C'est-à-dire les adresses de base et haute ont été ajoutées aux tableaux base et high du bus.
- Les périphériques ont été instanciés et connectés aux signaux internes : connexion à un périphérique via les signaux bus_datai, bus_ce, et bus_we, d'indice adéquat, ainsi que les signaux mem_addr, mem_d_size et mem_dataout en provenance du processeur.

Attention : ces signaux sont vus du bus : les entrées du bus sont donc les sorties du périphérique!

A Gestion du dépôt

Vous devrez utiliser Git pour récupérer les sources de départ ainsi que pour rendre le travail réalisé en TP. Pour cela, vous devez d'abord vous connecter sur l'interface Web du serveur https://gitlab-student.centralesupelec.fr/. Vous devez normalement avoir accès au projet processeur du groupe comparch : https://gitlab-student.centralesupelec.fr/comparch/processeur. Vous devez créer un fork du projet dans votre propre namespace (qui correspond au compte de l'un des membres du binôme). Cela va créer une copie du projet par groupe d'étudiant. Vous devez ensuite cloner ce nouveau projet sur votre machine. Attention : ne pas travailler directement sur le projet fourni par les enseignants. Le rendu du TP se fera via GIT. Vous devez ajouter les enseignant à votre projet pour qu'ils puissent le cloner. N'oubliez pas de réaliser régulièrement des commit et des push.

B Notations

=	test d'égalité			
+	addition entière en complément à deux			
_	soustraction entière en complément à deux			
×	multiplication entière en complément à deux			
÷	division entière en complément à deux			
mod	reste de la division entière en complément à deux			
and	opérateur et bit-à-bit			
or	opérateur ou bit-à-bit			
nor	opérateur non-ou bit-à-bit			
xor	opérateur ou-exclusif bit-à-bit			
mem[a]	contenu de la mémoire à l'adresse a			
←	assignation			
\Rightarrow	implication			
	concaténation de chaînes de bits			
x^n	réplication du bit x dans une chaîne de n bits. Notons que x est un			
	unique bit			
x_{pq}	sélection des bits p à q de la chaîne de bits x			

Certains opérateurs n'étant pas évidents, nous donnons ici quelques exemples.

```
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
```

Posons 0 0 0 1 1 0 1 1 0 1 0 0 0 la chaîne de bit x, qui a une longueur de 16 bits, le bit le plus à droite étant le bit de poids faible et de numéro zéro, et le bit le plus à gauche étant le bit de poids fort et de numéro 15. $x_{6...3}$ est la chaîne 1001. x_{15}^{16} crée une chaîne de 16 bits de long dupliquant le bit 15 de x, zéro dans le cas présent. $x_{15}^{16} \parallel x_{15...0}$ est la valeur 32 bits avec extension de signe de l'immédiat en complément à deux de 16 bits x.

C Organisation du projet

C.1 Répertoires et fichiers

Les différents fichiers du projet sont rangés dans les répertoires suivants :

Répertoires utiles				
vhd Les sources VHDL du processeur RISC-V et ses périphériques				
vhd/bench	Les sources VHDL des environnements de simulation			
program	Les sources des programmes en langage d'assemblage			
logiciel	Les sources des applications graphiques en langage C			
Divers (à ne pas modifier)				
bin Différents scripts et programmes pour gérer le projet				
config	Fichiers de configurations des outils de CAO			
.CEPcache Répertoire caché de travail				

Les fichiers VHDL de la liste ci-dessous sont utilisés au cours du projet. La mention **top** indique les fichiers qui contiennent une entité de plus haut niveau. Une entité "top" correspond à l'interface externe du FPGA. Elle contient les entités internes du projet. À chaque fichier "top" correspond un environnement de simulation. Certains fichiers seront à compléter au fur et à mesure du projet.

Module			Docarintian	
Module			Description	
PKG.vhd			Bibliothèque contenant les déclarations des types utilisés	
			dans le projet	
CPU. vhd			Assemblage PC+PO	
CPU_PC.vhd		A compléter	Partie contrôle	
CPU_PO.vhd		A compléter	Partie opérative	
CPU_CND.vhd		A compléter	Entité gérant la condition de saut du processeur	
CPU_CSR.vhd		A compléter	Entité gérant le registre de control/status du processeur	
			(CSR) et les interruptions.	
PROC. vhd	top		Processeur RISC-V + Périphériques	
PROC_bus.vhd			Gère le décodage d'adresse pour les périphériques	
Compléments/Périphériques (à ne pas modifier)				
RAM32.vhd			Mémoire RAM (block mémoire Xilinx)	
IP_LED.vhd			Périphériques sortie LED	
IP_PIN.vhd			Périphérique bouton poussoir+interrupteurs	
IP_CLINT.vhd			Contrôleur d'interruptions local au processeur	
IP_PLIC.vhd			Contrôleur d'interruptions au niveau de la plateforme	
1	I		complète	

Le fichier CPU_PC.vhd contient le début de la machine à état du processeur.

Dans l'objectif de laisser à la synthèse logique le choix de l'encodage optimal, les commandes des multiplexeurs sont implantées de façon « abstraite » à l'aide de types énumérés. Cela permet également d'analyser simplement les chronogrammes car les valeurs énumérées « parlent d'elles-mêmes ».

CS 2023_2024 : Le module CPU_CSR. vhd n'est pas complété, mais il n'est pas l'objectif de ce TP.

C.2 Interface à la PO

Les signaux de commandes de la PO (figure 3) sont regroupés dans une structure de type PO_cmd, définie dans le fichier PKG.vhd. Voici les différents champs de cette structure :

Champ	Type VHDL	Valeurs possibles	Rôle
ALU_op	ALU_op_type	ALU_plus, ALU_minus	Sélection de l'opération arithmetique effectuée par l'ALU
LOGICAL_op	LOGICAL_op_type	LOGICAL_and, LOGICAL_or, LOGICAL_xor	Sélection de l'opération logique effec- tuée par l'ALU
ALU_Y_sel	ALU_Y_select	ALU_Y_rf_rs2, ALU_Y_immI	Sélection de l'opérande Y (arithmetique/logique) sur l'ALU
SHIFTER_op	SHIFTER_op_type	SHIFT_rl, SHIFT_ra, SHIFT_11	Sélection de l'opération de décalage ef- fectuée par l'ALU
SHIFTER_Y_sel	SHIFTER_Y_select	SHIFTER_Y_rs2, SHIFTER_Y_ir_sh	Sélection de l'opérande Y (de décalage) sur l'ALU
RF_we	boolean	true, false	Valide l'écriture dans RF
RF_SIGN_enable	boolean	true, false	Valide l'extension de signe pendant un accès au banc de registres
RF_SIZE_sel	RF_SIZE_select	RF_SIZE_word,	Sélection du mot, demi-mot ou octet
		RF_SIZE_half,	à écrire dans le banc de registres ou à
		RF_SIZE_byte	écrire en mémoire
DATA_sel	DATA_select	DATA_from_alu,	Sélection de la provenance de la don-
		DATA_from_logical,	née à écrire dans le banc de registres
		DATA_from_mem,	
		DATA_from_pc,	
		DATA_from_slt,	
		DATA_from_shifter,	
		DATA_from_csr	
PC_we	boolean	true, false	Valide l'écriture dans PC
PC_sel	PC_select	PC_from_alu,	Sélection de la provenance de la don-
		PC_mtvec, PC_rstvec,	née à écrire dans PC
		PC_from_pc,	
		PC_from_mepc	
PC_X_sel	PC_X_select	PC_X_cst_x00,	Sélection de l'opérande X sur l'addition-
		PC_X_pc	neur vers le banc de registres
PC_Y_sel	PC_Y_select	PC_Y_cst_x04,	Sélection de l'opérande Y sur l'addition-
		PC_Y_immU	neur vers le banc de registres
TO_PC_Y_sel	TO_PC_Y_select	TO_PC_Y_immB,	Sélection de l'opérande Y sur l'addition-
		TO_PC_Y_immJ,	neur de PC
		TO_PC_Y_cst_x04	
AD_we	boolean	true, false	Valide l'écriture dans AD
AD_Y_sel	AD_Y_select	AD_Y_immI,	Sélection de l'opérande Y sur l'addition-
		AD_Y_immS	neur de AD
IR_we	boolean	true, false	Valide l'écriture dans IR
ADDR_sel	ADDR_select	ADDR_from_pc, ADDR_from_ad	Sélection de l'adresse vers la mémoire
mem_we	boolean	true, false	Valide une écriture dans la mémoire
mem_ce	boolean	true, false	Valide une transaction vers la mémoire (lecture ou écriture)
CS	PO_cs_cmd	voir détail	Interface aux registres de contrôle/statut (CSR "Control Status Register")

Les types utilisés dans cette structure sont également définis dans le fichier PKG. vhd comme spécifié cidessous :

• ALU_op_type est le type énuméré utilisé pour sélectionner l'opération arithmetique à réaliser par l'ALU.

Valeur	Sémantique
ALU_plus	$\texttt{ALU_res} \Leftarrow X + Y$
ALU_minus	$\texttt{ALU_res} \Leftarrow X - Y$

- · L'opérateur X prend toujours la valeur du registre rs1.
- · L'opérateur Y peut prendre la valeur du registre rs2 ou la valeur d'une constante immédiate de type I selon le signal ALU_Y_sel.
- LOGICAL_op_type est le type énuméré utilisé pour sélectionner l'opération logique à réaliser par l'ALU.

Valeur	Sémantique
LOGICAL_and	$\texttt{LOGICAL_res} \Leftarrow X and Y$
LOGICAL_or	$\texttt{LOGICAL_res} \Leftarrow X or Y$
LOGICAL_xor	$\texttt{LOGICAL_res} \Leftarrow X \oplus Y$

- · L'opérateur *X* prend toujours la valeur du registre rs1.
- · L'opérateur Y peut prendre la valeur du registre rs2 ou la valeur d'une constante immédiate de type I selon le signal ALU_Y_sel.
- ALU_Y_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande Y de l'ALU dans le cas d'une opération arithmetique/logique.

Valeur	Sémantique
ALU_Y_rf_rs2	Port B du banc de registre pointé par IR ₂₄₂₀ (rs2)
ALU_Y_immI	$\mathtt{IR}_{31}^{20}\parallel\mathtt{IR}_{3120}$ (constante immédiate I)

• SHIFTER_op_type est le type énuméré utilisé pour sélectionner l'opération de décalage à réaliser par l'ALU.

Valeur	Sémantique
SHIFT_rl	SHIFTER_res $\Leftarrow X >> Y_{40}$ (logique)
SHIFT_ra	SHIFTER_res $\Leftarrow X >>> Y_{40}$ (arithmétique)
SHIFT_11	SHIFTER_res $\Leftarrow X << Y_{40}$ (logique)

- \cdot L'opérateur X prend toujours la valeur du registre rs1.
- · L'opérateur Y prend la valeur d'une constante de décalage selon le signal SHIFTER_Y_sel.
- SHIFTER_Y_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande Y de l'ALU dans le cas d'une opération de décalage.

Valeur	Sémantique	
SHIFTER_Y_rs2	Les 5 bits de poids faible du registre rs2	
SHIFTER_Y_ir_sh	$ ext{IR}_{2420}$ (shamt)	

• RF_SIZE_select est le type énuméré utilisé pour sélectionner le mot, le demi-mot ou l'octet à écrire dans le banc de registres. Cette sélection n'est nécessaire que lorsque la donnée provient de la mémoire.

Valeur	Sémantique
RF_SIZE_word	Le mot disponible sur mem_datain
RF_SIZE_half	Un demi-mot choisi sur mem_datain en fonction de la valeur du registre \mathtt{AD}_1
RF_SIZE_byte	Un octet choisi sur mem_datain en fonction de la valeur du registre \mathtt{AD}_{10}

- · Dans le cas d'une écriture d'un demi-mot ou d'un octet, une extension de signe est faite en fonction de la valeur du RF_SIGN_enable.
- · Cette commande est également utilisée lors d'une écriture en mémoire (instructions sb, sh, sw) pour indiquer le nombre de bits à écrire effectivement en mémoire.

• DATA_select est le type énuméré utilisé pour sélectionner la provenance de la donnée à écrire dans le banc de registres.

Valeur	Sémantique
DATA_from_alu	$ exttt{RF} \Leftarrow exttt{ALU_res}$
DATA_from_logical	$\mathtt{RF} \Leftarrow \mathtt{LOGICAL_res}$
DATA_from_mem	$RF \Leftarrow REG_to_load$
DATA_from_pc	$RF \Leftarrow PC_X + PC_Y$
DATA_from_slt	$ ext{RF} \Leftarrow ext{O}^{31} \mid\mid ext{SLT}$
DATA_from_shifter	$\mathtt{RF} \Leftarrow \mathtt{SHIFTER_res}$
DATA_from_csr	$\mathtt{RF} \Leftarrow \mathtt{CSR}$

• PC_select est le type énuméré utilisé pour sélectionner la provenance de la donnée à écrire dans PC.

Valeur	Sémantique
PC_from_alu	$ t PC \Leftarrow t ALU_{ t res}_{311} \parallel t 0$
PC_mtvec	$PC \Leftarrow MTVEC$
PC_rstvec	$PC \Leftarrow RST_VEC$
PC_from_pc	$PC \Leftarrow PC + TO_PC_Y$
PC_from_mepc	$PC \Leftarrow MEPC$

• PC_X_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande X de l'additionneur vers le banc de registres.

Valeur	Sémantique
PC_X_cst_x00	Constante 0x00000000
PC_X_pc	PC

• PC_Y_select est le type énuméré utilisé pour sélectionner la valeur à fournir sur l'opérande Y de l'additionneur vers le banc de registres.

Valeur	Sémantique
PC_Y_cst_x04	Constante 0x00000004
PC_Y_immU	$IR_{3112} \parallel 0^{12}$

• TO_PC_Y_select est le type énuméré utilisé pour sélectionner l'opérande Y sur l'additionneur de PC.

Valeur	Sémantique
TO_PC_Y_immB	$ ext{IR}_{31}^{20} \parallel ext{IR}_7 \parallel ext{IR}_{3025} \parallel ext{IR}_{118} \parallel 0$
TO_PC_Y_immJ	\parallel IR $_{31}^{12}$ \parallel IR $_{1912}$ \parallel IR $_{20}$ \parallel IR $_{3025}$ \parallel IR $_{2421}$ \parallel 0
TO_PC_Y_cst_x04	Constante 0x00000004

• AD_Y_sel est le type énuméré utilisé pour sélectionner l'opérande Y de l'additionneur vers le registre AD.

	Sémantique	
AD_Y_immI	$1R_{31}^{20} \parallel 1R_{3120}$	
AD_Y_immS	$oxed{IR^{20}_{31} \parallel IR_{3125} \parallel IR_{117}}$	

• ADDR_select est le type énuméré utilisé pour sélectionner l'origine de l'adresse vers la mémoire.

Valeur	Sémantique
ADDR_from_pc	$mem_addr \Leftarrow PC$
ADDR_from_ad	$mem_addr \Leftarrow AD$

C.3 Interface aux registres de contrôle/statut (CSR)

CS 2023_2024 : Cette section ne fait pas partie de ce TP. Les signaux/structures dans le code qui se réfèrent à cette section ne doivent pas être pris en compte.

Les signaux de commandes vers les CSR sont regroupés dans une structure de type PO_cs_cmd, définie dans le fichier PKG.vhd. Voici les différents champs de cette structure :

Champ	Type VHDL	Rôle
CSR_we	CSR_write_enable	Valide l'écriture sur l'un des registres de contrôle/statut
TO_CSR_Sel	TO_CSR_select	Sélection de la provenance de la donnée à écrire dans l'un
		des registres de contrôle/statut
CSR_sel	CSR_select	Sélection du registre de contrôle/statut à envoyer au banc
		de registres
MEPC_sel	MEPC_select	Sélection de la provenance de la donnée à écrire dans le
		registre mepc
MSTATUS_mie_set	boolean	Valide l'écriture de la valeur 1 dans le bit 3 du registre
		mstatus (même sans avoir CSR_we = CSR_mstatus)
MSTATUS_mie_reset	boolean	Valide l'écriture de la valeur 0 dans le bit 3 du registre
		mstatus (même sans avoir CSR_we = CSR_mstatus)
CSR_WRITE_mode	CSR_WRITE_mode_type	Sélection du mode d'écriture dans l'un des registres de
		contrôle/statut

Les types utilisés dans cette structure sont également définis dans le fichier PKG.vhd.

C.4 Signaux d'états de la PO

La PO retourne un ensemble de signaux d'états (*status*), regroupés dans une structure de type PO_status, définie dans le fichier PKG.vhd. Les différents champs sont les suivants :

Champ	Type VHDL	Valeur
IR	w32	L'instruction en cours
JCOND	boolean	Valide un saut
IT	boolean	Valide une interruption

Le type w32 est un vecteur de 32 bits.

D Environnement de conception

D.1 Utilisation du Makefile

D.1.1 La commande make

Un **Makefile** regroupe l'ensemble des actions effectuées au cours du projet. Ces commandes sont à lancer dans le répertoire racine du projet. Par exemple, la commande

make clean

permet de nettoyer votre répertoire de travail.

D.1.2 Simulation avec make

Pour lancer la simulation de l'entité <top>, depuis le répertoire racine du projet, exécutez la commande :

```
make simulation [TOP=<top>] [PROG=op>]
```

ou, pour simplement compiler le VHDL sans lancer le simulateur :

```
make compile [TOP=<top>] [PROG=<prop>]
```

Les arguments entre [] sont optionnels :

- TOP=<top> sélectionne l'entité à simuler. Pour le projet, une seule entité <top> est disponible : PROC qui est également la valeur par défaut. Ainsi, il est inutile de préciser TOP=PROC dans vos lignes de commandes.
- PROG=<prog> initialise la mémoire programme avec le programme <prog>

 - · S'il existe un exécutable <prog>.elf, ce dernier est directement utilisé.
 - · Valeur par défaut : PROG=lui
 - · Exemple: PROG=compteur

D.2 Programmation du FPGA avec make

Les arguments optionnels utilisés dans les commandes suivantes ont la même signification que dans la section précédente.

Pour télécharger le fichier de configuration sur le FPGA, lancer :

```
make fpga [TOP=<top>] [PROG=op>]
```

Pour générer le fichier de configuration (bitfile), sans lancer la configuration du FPGA, pour faire des essais.

```
make synthesis [TOP=<top>] [PROG=cprog>]
```

D.3 Fonctionnement de l'autotest

D.3.1 Principe

L'autotest permet de vérifier automatiquement que votre processeur exécute correctement un programme en langage d'assemblage. Ce dernier est enrichi de commentaires indiquant l'étiquette de la fonctionnalité testée et les valeurs attendues en sortie.

Le mécanisme d'autotest vérifie que les valeurs produites à l'exécution du programme sont conformes à celles attendues. Si c'est le cas, l'autotest signale que le test est passé (PASSED). Si une valeur en sortie du processeur est différente de la valeur attendue, la simulation s'arrête et signale une erreur (FAILED). Enfin, si les résultats n'arrivent pas dans le temps imparti, le test terminera avec le message TIMEOUT.

D.3.2 Syntaxe des commentaires à ajouter

• Etiquette du test (INDISPENSABLE)

```
# TAG = <etiquette>
```

À mettre en début de fichier de test, elle permet d'indiquer que ce test permet de valider le cahier des charges identifié par l'étiquette <etiquette>.

Afin de tester tous les tests identifiés par une étiquette donnée, il faut également ajouter cette <etiquette> dans le fichier program/sequence_tag

Exemple dans le fichier program/autotest/lui.s:

```
# TAG = LUI
```

Exemple dans le fichier program/sequence_tag :

LUI

• Nombre de cycles maximal de la simulation

```
# max_cycle <n>
```

La simulation s'arrête au bout de <n> cycles d'horloge.

Exemple:

```
# max_cycle 50
```

• Spécification d'une suite de valeurs de sorties attendues

```
# pout_start
# <s0> [x]
# <s1> [x]
# ...
# pout_end
```

La suite peut être vide. Les valeurs <sn> sont en hexadécimal sur 32 bits. Ces valeurs sont comparées aux valeurs en sortie de pout à chaque écriture du registre 31.

Le caractère x est optionnel. Sa présence indique que la valeur peut être répétée plusieurs fois (par exemple si on écrit dans le registre 31 dans une boucle d'attente).

Exemple:

```
# pout_start
# 000000AD
# 000000EF x
# 0000000A
# 000000FA
# pout_end
```

D.3.3 Base de test et regression

Pour définir votre base de test, il suffit d'écrire ligne par ligne dans le fichier program/sequence_tag les noms des fonctionnalités (TAG), qui respectent la syntaxe ci-dessus. Dès lors, il devient possible de vérifier le bon fonctionnement de toute votre base de test sans ouvrir le simulateur simplement en tapant :

make autotest

Le fichier de résultat autotest.res indique l'état de chaque test, ce qui permet de se concentrer sur les tests qui ne fonctionnent pas. Cette stratégie, appelée tests de régression, permet de s'assurer que les modifications apportées à un développement (ici, votre processeur) n'introduisent pas d'erreurs sur des parties déjà fonctionnelles.

À utiliser donc sans modération avant de faire un push sur votre dépot GIT.

Notez qu'il est possible d'avoir plusieurs fichiers de tests avec la même étiquette, qui seront alors tous passés si l'étiquette correspondante se trouve dans program/sequence_tag. Donnez-leur tout de même des noms explicites pour faciliter le rôle de votre correcteur (qui aurait envie de le fâcher?).

D.4 Le simulateur VHDL

Lors de l'exécution de la commande permettant de lancer la simulation (voir section D.1.2), le simulateur **XSIM** de Vivado se présente sous la forme de la figure 5.




FIGURE 5: Simulateur XSIM de Vivado (2019.1)

Afin de visualiser un signal, il faut naviguer dans la hiérarchie, le sélectionner dans la fenêtre des signaux puis le glisser/déposer dans la fenêtre des chronogrammes. Dans cette fenêtre, il est possible de sélectionner une zone, faire des zooms et contre-zooms.

Si vous voulez visualiser un signal qui n'est pas dans la fenêtre, vous devez le chercher dans la hiérarchie, l'ajouter au chronogramme, redémarrer la simulation, puis la faire avancer à nouveau à l'aide des boutons montrés dans la figure 5.

Les boutons "Zoom" permettent de voir le chronogramme sur la durée complète de la simulation, ou bien visualiser une zone en particulier.

E Documentation

- L'organisation en charge du maintien du standard et de la norme VHDL : https://www.accellera.org/downloads/ieee
- La norme du VHDL : IEEE Standard VHDL LRM
- Un site web très complet sur le VHDL : Hamburg VHDL archive
- La fameuse bible de la syntaxe du VHDL, le "VHDL-Cookbook" : VHDL-Cookbook
- Le site web officiel du RISC-V: https://riscv.org/
- Les livres autour du RISC-V: https://riscv.org/risc-v-books/
- Les pages Wikipédia sur les sujets : VHDL, RISC-V (Attention : Wikipédia n'est pas exempte d'erreurs!)

F Les instructions RISC-V (RV32IM)


F.1 Format des instructions

Les tables suivantes présentent sous forme compacte les 6 formats des instructions rv32im codées sur 32 bits : le format R pour les opérations registre-registre, le format I pour les opérations immédiates courtes et les « loads », le format S pour les « stores », le format B pour les opérations de saut conditionnel, le format U pour les opérations immédiates longues, et le format J pour les opérations de saut inconditionnel.

	31 25	24 20	19	15 14 12	11 7	6 0
Format R	funct7	rs2	rs1	funct3	rd	opcode
	31	20	19	15 14 12	11 7	6 0
Format I	imm[11:	0]	rs1	funct3	rd	opcode
	31 25	24 20	19	15 14 12	11 7	6 0
Format S	imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode
	31 30 25	24 20	19	15 14 12	11 8 7	6 0
Format B	imm[12 10:5]	rs2	rs1	funct3	imm[4:1 11]	opcode
	31			12	11 7	6 0
Format U		imm[31:12]			rd	opcode
	31			12	11 7	6 0
Format J	imm	[20 10:1 11	19:12]		rd	opcode

F.2 Construction des constantes immédiates

Ci-dessous sont présentés sous forme compacte les 5 types de constantes immédiates produites à partir des instructions rv32im. Dans le RISC-V les constantes immédiates sont toujours étendues de signe. Certains formats construisent la valeur de la constante à partir de la valeur immédiate contenue dans l'instruction de manière assez peu conventionnelle. C'est pourquoi, dans le descriptif des instructions est introduit une constante intermédiaire (cst) pour faciliter la description.



F.3 Encodage des instructions

Les instructions sont toutes codées sur 32 bits. Les tables suivantes présentent sous forme compacte le codage des différentes instructions.

CS 2023 2024 : Dans ce TP, nous ne sommes concernés que par le sous-ensemble RV32I.

Sous-ensemble RV32I

31 25			14 12	11 7	6 0	
	imm[3	1:12]		rd	0110111	U lui
	imm[3	1:12]		rd	0010111	U auipc
	imm[20 10:	1 11 19:12]		rd	1101111	J jal
imm[11	[0]	rs1	000	rd	1100111	I jalr
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	B beq
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	B bne
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	B blt
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	B bge
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	B bltu
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	B bgeu
imm[11		rs1	000	rd	0000011	I lb
imm[11		rs1	001	rd	0000011	I lh
imm[11		rs1	010	rd	0000011	I lw
imm[11	[0]	rs1	100	rd	0000011	I lbu
imm[11	[0]	rs1	101	rd	0000011	I lhu
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011	S sb
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	S sh
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	S sw
imm[11		rs1	000	rd	0010011	I addi
imm[11		rs1	010	rd	0010011	I slti
imm[11	_	rs1	011	rd	0010011	I sltiu
imm[11		rs1	100	rd	0010011	I xori
imm[11		rs1	110	rd	0010011	I ori
imm[11	[0:	rs1	111	rd	0010011	I andi
0000000	shamt	rs1	001	rd	0010011	R slli
0000000	shamt	rs1	101	rd	0010011	R srli
0100000	shamt	rs1	101	rd	0010011	R srai
0000000	rs2	rs1	000	rd	0110011	R add
0100000	rs2	rs1	000	rd	0110011	R sub
0000000	rs2	rs1	001	rd	0110011	R sll
0000000	rs2	rs1	010	rd	0110011	R slt
0000000	rs2	rs1	011	rd	0110011	R sltu
0000000	rs2	rs1	100	rd	0110011	R xor
0000000	rs2	rs1	101	rd	0110011	R srl
0100000	rs2	rs1	101	rd	0110011	R sra
0000000	rs2	rs1	110	rd	0110011	R or
0000000	rs2	rs1	111	rd	0110011	R and

Sous-ensemble RV32M

		Sous-clisci	HDIC KV 32IVI			
0000001	rs2	rs1	000	rd	0110011	R mul
0000001	rs2	rs1	001	rd	0110011	R mulh
0000001	rs2	rs1	010	rd	0110011	R mulhsu
0000001	rs2	rs1	011	rd	0110011	R mulhu
0000001	rs2	rs1	100	rd	0110011	R div
0000001	rs2	rs1	101	rd	0110011	R divu
0000001	rs2	rs1	110	rd	0110011	R rem
0000001	rs2	rs1	111	rd	0110011	R remu

Sous-ensemble privilégié

bous ensemble privilegie										
	0011000	00010	00000	000	00000	1110011	- mret			
	csr		rs1	001	rd	1110011	I csrrw			
csr		rs1	010	rd	1110011	I csrrs				
csr		rs1	011	rd	1110011	I csrrc				
csr		zimm	101	rd	1110011	I csrrwi				
csr		zimm	110	rd	1110011	I csrrsi				
	csr		zimm	111	rd	1110011	I csrrci			

Valeur champ csr	Registre concerné	Permissions
0x300	mstatus	lecture/écriture
0x304	mie	lecture/écriture
0x305	mtvec	lecture/écriture
0x341	mepc	lecture/écriture
0x342	mcause	lecture seule
0x344	mip	lecture seule

F.4 Description des instructions

Cette section décrit les instructions du RISC-V (RV32IM) :

- le processeur possède 32 registres de 32 bits chacun, notés x0 à x31;
- aucune instruction n'utilise de registre implicite;
- le registre x0 peut être écrit, mais il vaut néanmoins toujours '0'.

CS 2023_2024 : Dans ce TP, nous ne sommes concernés que par le sous-ensemble RV32I (pas le sous-ensemble 'M').

— add —

encodage

31	25	24 2	0 19	15	14 1	2 11	7	6	0
0000000		rs2		rs1	000		rd	01:	10011

action

Addition registre registre signée.

syntaxe

add rd, rs1, rs2

description

Les contenus des registres rs1 et rs2 sont ajoutés pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$$\texttt{rd} \leftarrow \texttt{rs1} + \texttt{rs2}$$

format R

— addi —

encodage

31	20	19 15	14 12	11 7	6 0	1
	imm[11:0]	rs1	000	rd	0010011	7

action

Addition registre immédiat signée.

svntaxe

description

Le contenu du registre rs1 est ajouté à l'immédiat sur 12 bits étendu de signe pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1} + \left(\mathtt{IR}^{20}_{31} \parallel \mathtt{IR}_{31\dots 20}\right)$$

format I

— and —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	111	rd	0110011

action

Et bit-à-bit registre registre

syntaxe

and rd, rs1, rs2

description

Un et bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

 $rd \leftarrow rs1$ and rs2

format R

— andi —

encodage

31	20 19 1	5 14 12	11 7	6 0
imm[11:0]	rs1	111	rd	0010011

action

Et bit-à-bit registre immédiat

syntaxe

andi rd, rs1, imm

description

La valeur immédiate sur 12 bits subit une extension de zéros. Un et bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

$$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20})$$
 and rs1

format I

— auipc —

encodage



action

Addition d'un immédiat aux bits de poids fort de pc.

syntaxe

auipc rd, imm

description

La valeur immédiate sur 20 bits décalée à gauche de 12 bits, avec injection de zéros. La constante ainsi obtenue est ajoutée à pc et le résultat est stocké dans rd.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31...12} \parallel 0^{12}) + \mathtt{pc}$$

format U

— beq —

encodage

31	25	24 20	19 15		11	7	6	0
imm[12	10:5]	rs2	rs1	000	imm[4:1	11]	1100011	

action

Branchement si registre égal registre

syntaxe

beq rs1, rs2, label

description

Les contenus des registres rs1 et rs2 sont comparés. S'ils sont égaux, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

```
\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)

\mathtt{rs1} = \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}
```

format B

— bge —

encodage

31	25 24 20	19 15	14 12	11 7	6	0
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	

action

Branchement si supérieur ou égal, comparaison signée

syntaxe

bge rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme signées. Si le contenu du registre rs1 est supérieur ou égal à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)$$

$$\mathtt{rs1} \ge \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}$$

format B

— bgeu —

encodage

31 25	24 20	19 15	14 12	11 7	6 0
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011

action

Branchement si supérieur ou égal, comparaison non-signée

syntaxe

bgeu rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est supérieur ou égal à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)$$
$$\mathtt{rs1} \geq \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}$$

format B

— blt —

encodage

31 25	24 20	19 15	14 12	11 7	6	0
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	

action

Branchement si strictement inférieur, comparaison signée

syntaxe

blt rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\begin{split} \mathtt{cst} &= (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0) \\ \mathtt{rs1} &< \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{split}$$

format B

— bltu —

encodage

31	25	24 20	19	15	14	12 11	7	6		0	
imm[12 10:5]		rs2	rs1		110	imm	[4:1 11]		1100011		1

action

Branchement si strictement inférieur, comparaison non-signée

syntaxe

bltu rs1, rs2, label

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\begin{array}{c} \mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0) \\ \mathtt{rs1} < \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}$$

format B

— bne —

encodage

31	25	24 20	19 15	14 12	11	7 6	j	0	
i	mm[12 10:5]	rs2	rs1	001	imm[4:1 1	1]	1100011		

action

Branchement si registre différent de registre

syntaxe

bne rs1, rs2, label

description

Les contenus des registres rs1 et rs2 sont comparés. S'ils sont différents, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\begin{array}{l} \mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0) \\ \mathtt{rs1} \neq \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}$$

format B

— div —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000001	rs2	rs1	100	rd	0110011	

action

Division entière signée

syntaxe

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le quotien resultant de la division est placé dans le registre rd.

opération

$$rd \leftarrow \frac{rs1}{rs2}$$

 $\quad \text{format} \quad \begin{matrix} R \end{matrix}$

— divu —

encodage

3	1 25		0 19	15 14 12	11 7	6	0
Г	0000001	rs2	rs1	101	rd	0110011	

action

Division entière non-signée

syntaxe

divu rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le quotien resultant de la division est placé dans le registre rd.

opération

$$rd \leftarrow \frac{0 \| rs1}{0 \| rs2}$$

format R

— jal —

encodage

31	12 11 7	6 0
imm[20 10:1 11 19:12]	rd	1101111

action

Saut ou appel de fonction inconditionnel immédiat

syntaxe

```
jal rd, label
```

description

L'adresse de l'instruction suivant le jal est sauvée dans le registre rd. On effectue un simple saut (sans sauvegarder l'adresse de retour) en choissisant x0 pour rd. Le programme saute inconditionnellement à l'adresse correspondant à l'étiquette. La constante cst construite (de manière tout aussi exotique mais cependant différente de celle des branchements) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

```
\begin{array}{l} \mathtt{rd} \leftarrow \mathtt{pc} + 4 \\ \mathtt{cst} = (\mathtt{IR}_{31}^{12} \parallel \mathtt{IR}_{19...12} \parallel \mathtt{IR}_{20} \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{24...21} \parallel 0) \\ \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}
```

format J

— jalr —

encodage

3	31 20	19	15 1	4 12	11	7	6	0	
	imm[11:0]	rs1		000	rd		1100111		

action

Saut ou appel de fonction inconditionnel registre plus immédiat

syntaxe

```
jalr rd, imm(rs1)
```

description

Le programme saute à l'adresse contenue dans le registre rs1 auquel la constante sur 12 bits étandue de signe a été ajoutée, puis le bit de poids faible mis à zéro. L'adresse de l'instruction suivant le jalr est sauvée dans le registre rd. Si rd est x0, l'instruction est un simple saut.

opération

$$\begin{array}{l} \mathtt{rd} \leftarrow \mathtt{pc} + 4 \\ \mathtt{pc} \leftarrow (\mathtt{rs1} + (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}))_{31...1} \parallel 0 \end{array}$$

format I

— lb —

encodage

31 2	0 19 15	14 12	11 7	6 0
imm[11:0]	rs1	000	rd	0000011

action

Lecture d'un octet signé de la mémoire

syntaxe

lb rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse subit une extension de signe et est ensuite placé dans le registre rd.

opération

```
\texttt{rd} \leftarrow \ \mathsf{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_7^{24} \parallel \ \mathsf{mem}[\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20} + \texttt{rs1}]_{7...0}
```

— lbu —

encodage

31	20 19	15 14 12	11 7	6 0
imm[11:0]	rs1	100	rd	0000011

action

Lecture d'un octet non-signé de la mémoire

syntaxe

lbu rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est étendu avec des zéros et est ensuite placé dans le registre rd.

opération

$$\texttt{rd} \leftarrow 0^{24} \parallel \texttt{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_{7...0}$$

 $\quad \text{format} \quad \underline{I}$

— lh —

encodage

31	20 :	19 15		14 12	11	•	7	6	0
imm[11:0]		rs1	Г	001		rd		0000011	

action

Lecture d'un demi-mot signé de la mémoire

syntaxe

lh rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse subit une extension de signe et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.

opération

$$\mathtt{rd} \leftarrow \ \mathsf{mem}[(\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) + \mathtt{rs1}]_{15}^{16} \parallel \ \mathsf{mem}[(\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) + \mathtt{rs1}]_{15...0}$$

format

— lhu —

encodage

31	20 19 15	14 12 11	7	6 0
imm[11:0]	rs1	101	rd	0000011

action

Lecture d'un demi-mot non-signé de la mémoire

syntaxe

lhu rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse est étendu de zéros et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.

opération

$$\mathrm{rd} \leftarrow 0^{16} \parallel \mathrm{mem}[(\mathrm{IR}_{31}^{20} \parallel \mathrm{IR}_{31...20}) + \mathrm{rs1}]_{15...0}$$

format I

— lui —

encodage

31	12 11	7 6 0
imm[31:12]	rd	0110111

action

Lecture d'une constante dans les poids forts

syntaxe

lui rd, imm

description

La constante immédiate de 20 bits est décalée de 12 bits à gauche, et complétée de zéros. La valeur ainsi obtenue est placée dans rd.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31...12} \parallel 0^{12})$$

format **U**

— lw —

encodage

31	20 19	15 14 12	11 7	6 0
imm[11:0]	rs1	010	rd	0000011

action

Lecture d'un mot de la mémoire

syntaxe

lw rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est placé dans le registre rd. Attention, les deux bits de poids faible de l'adresse résultante doivent être à zéro.

```
\label{eq:constraint} \begin{array}{c} \text{op\'eration} \\ \text{rd} \leftarrow \ mem[(\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) + \mathtt{rs1}] \\ \text{format} \ \ I \end{array}
```

— mul —

encodage

31	25	24 20	19 15	14 12	11 7	6)
	0000001	rs2	rs1	000	rd	0110011	٦

action

Multiplication registre registre, poids faibles

syntaxe

```
mul rd, rs1, rs2
```

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, et les 32 bits de poids faible du résultat de l'opération sont placés dans rd.

opération

$$rd \leftarrow [rs1 \times rs2]_{31...0}$$

 $\quad \text{format} \quad \begin{matrix} R \end{matrix}$

— mulh —

encodage

31		25 2	24	20	19		15	14	12	11		7	6		0	
	0000001		rs2			rs1		0(01		rd			0110011		l

action

Multiplication registre registre, opérandes signés, poids forts

syntaxe

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$\mathtt{rd} \leftarrow [\mathtt{rs1} \times \mathtt{rs2}]_{63...32}$$

format R

— mulhsu —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000001	rs2	rs1	010	rd	0110011

action

Multiplication registre registre, premier opérande signé, second non signé, poids forts

syntaxe

description

Le contenu du registre rs1 considéré comme signé est multiplié par le contenu du registre rs2 considéré comme non-signé, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$\mathtt{rd} \leftarrow [\mathtt{rs1} \times (0 \parallel \mathtt{rs2})]_{63...32}$$

format R

— mulhu —

encodage

31	25	24 20	19 15	14 12	11 7	6 0	
	0000001	rs2	rs1	011	rd	0110011	1

action

Multiplication registre registre, opérandes non-signés, poids forts

syntaxe

```
mulhu rd, rs1, rs2
```

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme non-signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$\mathtt{rd} \leftarrow [(0 \parallel \mathtt{rs1}) \times (0 \parallel \mathtt{rs2})]_{63...32}$$

 $\quad \text{format} \quad \begin{matrix} R \end{matrix}$

— or —

encodage

31		25	24		20	19		15	14	1	2	11		7	6		0	
	0000000		1	rs2			rs1		1	110			rd			0110011		l

action

Ou bit-à-bit registre registre

syntaxe

description

Un ou bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

 $\texttt{rd} \leftarrow \texttt{rs1} \ or \ \texttt{rs2}$

format R

— ori —

encodage

31	20 19 1	5 14 12	11 7	6 0
imm[11:0]	rs1	110	rd	0010011

action

Ou bit-à-bit registre immédiat

syntaxe

description

La valeur immédiate sur 12 bits est étendue de signe. Un ou bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) \ \mathtt{or} \ \mathtt{rs1}$$

format I

— rem —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000001	rs2	rs1	110	rd	0110011	

action

Reste de la division entière signée

syntaxe

```
rem rd, rs1, rs2
```

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le reste de la division est placé dans le registre rd.

opération

 $rd \leftarrow rs1 \mod rs2$

format R

— remu —

encodage

	31 25	24 20	19 15	14 12	11 7	6 0
ſ	0000001	rs2	rs1	111	rd	0110011

action

Reste de la division entière non-signée

syntaxe

remu rd, rs1, rs2

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le reste de la division est placé dans le registre rd.

opération

$$rd \leftarrow (0 \parallel rs1) \mod (0 \parallel rs2)$$

format R

— sb —

encodage

31	25	24	20	19		15	14	12	11	7	6		0	
imm[11:5]		rs2			rs1		00	0	imm[4	4:0]		0100011		

action

Écriture d'un octet en mémoire

syntaxe

description

La constante cst construite à partir de l'imm est étendue de signe et sommé avec le contenu du registre rs1. L'octet de poids faible du registre rs2 est écrit à l'adresse ainsi calculée.

```
\begin{split} \text{op\'eration} \\ \text{cst} &= (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...25} \parallel \mathtt{IR}_{11...7}) \\ \text{mem}[\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2}_{7...0} \end{split} format S
```

— sh —

encodage

3	1 25	24 20	19 15	14 12	11 7	6	0
	imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	

action

Écriture d'un demi-mot en mémoire

syntaxe

```
sh rs2, imm(rs1)
```

description

La constante cst construite à partir de l'imm est étendue de signe et sommée avec le contenu du registre rs1. Les deux octets de poids faible du registre rs2 sont écrit à l'adresse ainsi calculée. Le bit de poids faible de cette adresse doit être à zéro.

opération

$$\begin{array}{l} \mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...25} \parallel \mathtt{IR}_{11...7}) \\ \mathtt{mem}[\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2}_{15...0} \\ \end{array}$$

format S

— sll —

encodage

31	25		20 19		15	14	12 11	L	7	6		0	
000	0000	rs2		rs1		001		rd			0110011		l

action

Décalage à gauche

syntaxe

description

Le registre rs1 est décalé à gauche de la valeur immédiate codée dans les 5 bits du rs2, des zéros étant introduits dans les bits de poids faibles. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}_{31-\mathtt{rs2}_{4...0}...0} \parallel 0^{\mathtt{rs2}_{4...0}}$$

 $\quad \text{format} \quad \begin{matrix} R \end{matrix}$

- slli -

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	shamt	rs1	001	rd	0010011

action

Décalage à gauche immédiat

syntaxe

slli rd, rs1, imm

description

Le registre rs1 est décalé à gauche du nombre de bits spécifiés par l'immédiat shamt, des zéros étant introduits dans les bits de poids faibles. L'immédiat shamt occupe les bits habituellement utilisés pour coder rs2. Le résultat est placé dans le registre rd.

opération

$$\mathsf{rd} \leftarrow \mathsf{rs2}_{31-shamt...0} \parallel 0^{shamt}$$

format R

— slt —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	010	rd	0110011

action

Comparaison signée registre registre

syntaxe

description

Le contenu du registre rs1 est comparé au contenu du registre rs2, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans rs1 est inférieure à celle contenue dans rs2, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

```
\begin{array}{l} \texttt{rs1} < \texttt{rs2} \Rightarrow \texttt{rd} \leftarrow 0^{31} \parallel 1 \\ \texttt{rs1} \geq \texttt{rs2} \Rightarrow \texttt{rd} \leftarrow 0^{32} \end{array}
```

format R

— slti —

encodage

31	20 19 1	5 14 12	11 7	6 0
imm[11:0]	rs1	010	rd	0010011

action

Comparaison signée registre immédiat

syntaxe

description

Le contenu du registre rs1 est comparé à la valeur immédiate sur 12 bits qui a subit une extension de signe, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans rs1 est inférieure à celle de l'immédiat étendu, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

$$\begin{split} &\texttt{rs1} < (\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) \Rightarrow \texttt{rd} \leftarrow 0^{31} \parallel 1 \\ &\texttt{rs1} \geq (\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) \Rightarrow \texttt{rd} \leftarrow 0^{32} \end{split}$$

format I

— sltiu —

encodage

31	20 19	15 14 12 11	7	6 0
imm[11:0]	rs1	011	rd	0010011

action

Comparaison non-signée registre immédiat

syntaxe

sltiu rd, rs1, imm

description

Le contenu du registre rs1 est comparé à la valeur immédiate sur 12 bits qui a subit une extension de signe. Les deux valeurs sont considérées comme des quantités non-signées. Si la valeur contenue dans rs1 est inférieure à celle de l'immédiat étendu, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

$$\begin{array}{l} (0 \parallel \mathtt{rs1}) < (0 \parallel (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31\dots 20})) \Rightarrow \mathtt{rd} \leftarrow 0^{31} \parallel 1 \\ (0 \parallel \mathtt{rs1} \geq 0 \parallel (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31\dots 20})) \Rightarrow \mathtt{rd} \leftarrow 0^{32} \end{array}$$

format I

— sltu —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	011	rd	0110011

action

Comparaison non-signée registre registre

syntaxe

sltu rd, rs1, rs2

description

Le contenu du registre rs1 est comparé au contenu du registre rs2, les deux valeurs étant considérés comme des quantités non-signées. Si la valeur contenue dans rs1 est inférieure à celle contenue dans rs2, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opératior

$$(0 \parallel \mathtt{rs1}) < (0 \parallel \mathtt{rs2}) \Rightarrow \mathtt{rd} \leftarrow 0^{31} \parallel 1$$
 $(0 \parallel \mathtt{rs1}) \geq (0 \parallel \mathtt{rs2}) \Rightarrow \mathtt{rd} \leftarrow 0^{32}$

format R

— sra —

encodage

31	25		20 19	9	15	14 12	11	7	6		0	
	0100000	rs2		rs1		101	rd			0110011		

action

Décalage à droite arithmétique registre

syntaxe

description

Le registre rs1 est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre rs2, le signe de rs1 étant introduit dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}_{31}^{\mathtt{rs2}_4...0} \parallel \mathtt{rs1}_{31...\mathtt{rs2}_4...0}...0$$

format R

— srai —

encodage

31	25	5 24 20	19 15	14 12	11 7	6)
	0100000	shamt	rs1	101	rd	0010011	

action

Décalage à droite arithmétique immédiat

svntaxe

```
srai rd, rs1, shamt
```

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, le bit de signe du registre étant introduit dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}_{31}^{shamt} \parallel \mathtt{rs1}_{31...shamt}$$

format R

— srl —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000000	rs2	rs1	101	rd	0110011	

action

Décalage à droite logique registre

syntaxe

description

Le registre rs1 est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre rs2, des zéros étant introduits dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow 0^{\mathtt{rs2}_{4...0}} \parallel \mathtt{rs1}_{31...\mathtt{rs2}_{4...0}}$$

format R

— srli —

encodage

31	25 24	20 19	15 14	12 11	7 6	0
00000	00 sh	amt r	31 10)1 ro		0010011

action

Décalage à droite logique immédiat

svntaxe

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, des zéros étant introduits dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow 0^{shamt} \parallel \mathtt{rs1}_{31...shamt}$$

format R

— sub —

encodage

31	25 24	20 19 15	14 12	11 7	6 0
0100000	rs2	rs1	000	rd	0110011

action

Soustraction registre registre signée

syntaxe

```
sub rd, rs1, rs2
```

description

Le contenu du registre rs2 est soustrait du contenu du registre rs1 pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1} - \mathtt{rs2}$$

format R

— sw —

encodage

31	25 24	20 19	15 14	12 11	7 6		0
imm[11:5]	rs2	rs1	L 01	0 imm[4:	0]	0100011	

action

Écriture d'un mot en mémoire

syntaxe

description

La constante cst construite à partir de l'imm est étendue de signe et sommé avec le contenu du registre rs1. La mot contenu dans le registre rs2 est écrit à l'adresse ainsi calculée.

opération

$$\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...25} \parallel \mathtt{IR}_{11...7})$$
$$\mathtt{mem}[\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2}$$

format S

— xor —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	100	rd	0110011

action

Ou-exclusif bit-à-bit registre registre

svntaxe

```
xor rd, rs1, rs2
```

description

Un ou-exclusif bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

$$\texttt{rd} \leftarrow \texttt{rs1} \; xor \; \texttt{rs2}$$

format R

— xori —

encodage

31 20	19 15	14 12	11 7	6 0	
imm[11:0]	rs1	100	rd	0010011]

action

Ou-exclusif bit-à-bit registre immédiat

svntaxe

```
xori rd, rs1, imm
```

description

La valeur immédiate sur 12 bits subit une extension de signe. Un ou-exclusif bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

```
\mathtt{rd} \leftarrow (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) \ \mathtt{xor} \ \mathtt{rs1}
```

format I

— mret —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0011000	00010	00000	000	00000	1110011	٦

action

Retour d'exception (ou d'interruption)

syntaxe

mret

description

Le programme saute à l'adresse stockée dans le registre mepc. Le bit mie du registre mstatus prend la valeur '1' pour réautoriser les interruptions².

opération

```
\mathtt{pc} \leftarrow \mathtt{mepc} \mathtt{mstatus}_3 \leftarrow \mathtt{1}
```

format -

— csrrw —

encodage

31		20 19	1	5 14	12	11	7	6	0
	csr		rs1	00	01	rd		1110011	

action

Ecriture et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrw rd,csr,rs1

description

La valeur présente dans le registre csr est enregistrée dans rd. La valeur présente dans le registre rs1 est enregistrée dans csr.

²On utilisera cette simplification, en vrai la valeur du bit mie prend la valeur d'un bit mpie du même registre, et c'est le bit mpie qui passe à 1

```
opération
```

 $\mathtt{rd} \leftarrow \mathtt{csr}$

 $\mathtt{csr} \leftarrow \mathtt{rs1}$

format spécifique CSR proche de I

— csrrs —

encodage

31	20 19 15	14 12	11 7	6 0
csr	rs1	010	rd	1110011

action

Mise à 1 de certains bits et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrs rd,csr,rs1

description

La valeur présente dans le registre csr est enregistrée dans rd. Les bits à 1 du registre rs1 sont mis à 1 dans csr.

opération

 $\mathtt{rd} \leftarrow \mathtt{csr}$

 $csr \leftarrow csr \text{ or } rs1$

format spécifique CSR proche de I

— csrrc —

encodage

31	20	19	15	14 1	12 1	11	7	6	0
csr		rs1		011		rd		1110011	

action

Mise à 0 de certains bits et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrc rd,csr,rs1

description

La valeur présente dans le registre csr est enregistrée dans rd. Les bits à 1 du registre rs1 sont mis à 0 dans csr.

opération


 $\mathtt{rd} \leftarrow \mathtt{csr}$

 $\mathtt{csr} \leftarrow \mathtt{csr} \text{ and } \overline{\mathtt{rs1}}$

format spécifique CSR proche de I

— csrrwi —

encodage



action

Ecriture et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrwi rd,csr,zimm

description

La valeur présente dans le registre csr est enregistrée dans rd. Les 5 bits zimm sont mis dans les 5 bits de poids faible csr, les autres sont mis à 0.

opération

```
\begin{array}{l} \texttt{rd} \leftarrow \texttt{csr} \\ \texttt{csr} \leftarrow 0^{27} \parallel zimm \end{array}
```

format spécifique CSR proche de I

— csrrsi —

encodage

31	20 19 15	14 12	11 7	6 0
csr	zimm	110	rd	1110011

action

Mise à 1 de certains bits et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrsi rd,csr,zimm

description

La valeur présente dans le registre csr est enregistrée dans rd. Pour les 5 bits de poids faible du registre csr les bits à 1 de zimm sont mis à 1, les autres bits sont inchangés.

opération


```
rd \leftarrow csr

csr \leftarrow csr or (0^{27} \parallel zimm)
```

format spécifique CSR proche de I

— csrrci —

encodage



action

Mise à 0 de certains bits et récupération d'un registre csr (Control and Status Register)

syntaxe

csrrci rd,csr,zimm

description

La valeur présente dans le registre csr est enregistrée dans rd. Pour les 5 bits de poids faible du registre csr les bits à 1 de zimm sont mis à 0, les autres bits sont inchangés.

opération

```
rd \leftarrow csr
csr \leftarrow csr \text{ and } \overline{(0^{27} \parallel zimm)}
```

format spécifique CSR proche de I